board/gateworks/gw_ventana/common.c

   1 /*
   2  * Copyright (C) 2013 Gateworks Corporation
   3  *
   4  * Author: Tim Harvey <tharvey@gateworks.com>
   5  *
   6  * SPDX-License-Identifier: GPL-2.0+
   7  */
   8
   9 #include <asm/arch/mx6-pins.h>
  10 #include <asm/arch/sys_proto.h>
  11 #include <asm/gpio.h>
  12 #include <asm/imx-common/mxc_i2c.h>
  13 #include <hwconfig.h>
  14 #include <power/pmic.h>
  15 #include <power/ltc3676_pmic.h>
  16 #include <power/pfuze100_pmic.h>
  17
  18 #include "common.h"
  19
  20 /* UART1: Function varies per baseboard */
  21 static iomux_v3_cfg_t const uart1_pads[] = {
  22         IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  23         IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  24 };
  25
  26 /* UART2: Serial Console */
  27 static iomux_v3_cfg_t const uart2_pads[] = {
  28         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  29         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  30 };
  31
  32 void setup_iomux_uart(void)
  33 {
  34         SETUP_IOMUX_PADS(uart1_pads);
  35         SETUP_IOMUX_PADS(uart2_pads);
  36 }
  37
  38 /* I2C1: GSC */
  39 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
  40         .scl = {
  41                 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  42                 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  43                 .gp = IMX_GPIO_NR(3, 21)
  44         },
  45         .sda = {
  46                 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  47                 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  48                 .gp = IMX_GPIO_NR(3, 28)
  49         }
  50 };
  51 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
  52         .scl = {
  53                 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
  54                 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
  55                 .gp = IMX_GPIO_NR(3, 21)
  56         },
  57         .sda = {
  58                 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
  59                 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
  60                 .gp = IMX_GPIO_NR(3, 28)
  61         }
  62 };
  63
  64 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
  65 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
  66         .scl = {
  67                 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
  68                 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
  69                 .gp = IMX_GPIO_NR(4, 12)
  70         },
  71         .sda = {
  72                 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
  73                 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  74                 .gp = IMX_GPIO_NR(4, 13)
  75         }
  76 };
  77 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
  78         .scl = {
  79                 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
  80                 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
  81                 .gp = IMX_GPIO_NR(4, 12)
  82         },
  83         .sda = {
  84                 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
  85                 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  86                 .gp = IMX_GPIO_NR(4, 13)
  87         }
  88 };
  89
  90 /* I2C3: Misc/Expansion */
  91 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
  92         .scl = {
  93                 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
  94                 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
  95                 .gp = IMX_GPIO_NR(1, 3)
  96         },
  97         .sda = {
  98                 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
  99                 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 100                 .gp = IMX_GPIO_NR(1, 6)
 101         }
 102 };
 103 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
 104         .scl = {
 105                 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 106                 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 107                 .gp = IMX_GPIO_NR(1, 3)
 108         },
 109         .sda = {
 110                 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 111                 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 112                 .gp = IMX_GPIO_NR(1, 6)
 113         }
 114 };
 115
 116 void setup_ventana_i2c(void)
 117 {
 118         if (is_cpu_type(MXC_CPU_MX6Q)) {
 119                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
 120                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
 121                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
 122         } else {
 123                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
 124                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
 125                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
 126         }
 127 }
 128
 129 /*
 130  * Baseboard specific GPIO
 131  */
 132
 133 /* common to add baseboards */
 134 static iomux_v3_cfg_t const gw_gpio_pads[] = {
 135         /* RS232_EN# */
 136         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 137 };
 138
 139 /* prototype */
 140 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
 141         /* PANLEDG# */
 142         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 143         /* PANLEDR# */
 144         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 145         /* LOCLED# */
 146         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 147         /* RS485_EN */
 148         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 149         /* IOEXP_PWREN# */
 150         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 151         /* IOEXP_IRQ# */
 152         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 153         /* VID_EN */
 154         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 155         /* DIOI2C_DIS# */
 156         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 157         /* PCICK_SSON */
 158         IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
 159         /* PCI_RST# */
 160         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 161 };
 162
 163 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 164         /* PANLEDG# */
 165         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 166         /* PANLEDR# */
 167         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 168         /* IOEXP_PWREN# */
 169         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 170         /* IOEXP_IRQ# */
 171         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 172
 173         /* GPS_SHDN */
 174         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 175         /* VID_PWR */
 176         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 177         /* PCI_RST# */
 178         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 179         /* PCIESKT_WDIS# */
 180         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 181 };
 182
 183 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 184         /* MSATA_EN */
 185         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 186         /* PANLEDG# */
 187         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 188         /* PANLEDR# */
 189         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 190         /* IOEXP_PWREN# */
 191         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 192         /* IOEXP_IRQ# */
 193         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 194         /* CAN_STBY */
 195         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 196         /* MX6_LOCLED# */
 197         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 198         /* GPS_SHDN */
 199         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 200         /* USBOTG_SEL */
 201         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 202         /* VID_PWR */
 203         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 204         /* PCI_RST# */
 205         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 206         /* PCI_RST# (GW522x) */
 207         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 208         /* RS485_EN */
 209         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 210         /* PCIESKT_WDIS# */
 211         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 212 };
 213
 214 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 215         /* MSATA_EN */
 216         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 217         /* CAN_STBY */
 218         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 219         /* USB_HUBRST# */
 220         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 221         /* PANLEDG# */
 222         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 223         /* PANLEDR# */
 224         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 225         /* MX6_LOCLED# */
 226         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 227         /* IOEXP_PWREN# */
 228         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 229         /* IOEXP_IRQ# */
 230         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 231         /* DIOI2C_DIS# */
 232         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 233         /* GPS_SHDN */
 234         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 235         /* VID_EN */
 236         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 237         /* PCI_RST# */
 238         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 239         /* RS485_EN */
 240         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 241         /* PCIESKT_WDIS# */
 242         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 243 };
 244
 245 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 246         /* MSATA_EN */
 247         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 248         /* CAN_STBY */
 249         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 250         /* PANLEDG# */
 251         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 252         /* PANLEDR# */
 253         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 254         /* MX6_LOCLED# */
 255         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 256         /* USB_HUBRST# */
 257         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 258         /* MIPI_DIO */
 259         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 260         /* RS485_EN */
 261         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 262         /* IOEXP_PWREN# */
 263         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 264         /* IOEXP_IRQ# */
 265         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 266         /* DIOI2C_DIS# */
 267         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 268         /* PCI_RST# */
 269         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 270         /* VID_EN */
 271         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 272         /* RS485_EN */
 273         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 274         /* PCIESKT_WDIS# */
 275         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 276 };
 277
 278 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 279         /* CAN_STBY */
 280         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 281         /* PANLED# */
 282         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 283         /* PCI_RST# */
 284         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 285         /* PCIESKT_WDIS# */
 286         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 287 };
 288
 289 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 290         /* MSATA_EN */
 291         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 292         /* USBOTG_SEL */
 293         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 294         /* USB_HUBRST# */
 295         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 296         /* PANLEDG# */
 297         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 298         /* PANLEDR# */
 299         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 300         /* MX6_LOCLED# */
 301         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 302         /* PCI_RST# */
 303         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 304         /* MX6_DIO[4:9] */
 305         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 306         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 307         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 308         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 309         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 310         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 311         /* PCIEGBE1_OFF# */
 312         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 313         /* PCIEGBE2_OFF# */
 314         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 315         /* PCIESKT_WDIS# */
 316         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 317 };
 318
 319 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 320         /* PANLEDG# */
 321         IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
 322         /* PANLEDR# */
 323         IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
 324
 325         /* VID_PWR */
 326         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 327         /* PCI_RST# */
 328         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 329         /* PCIESKT_WDIS# */
 330         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 331 };
 332
 333
 334 /*
 335  * Board Specific GPIO
 336  */
 337 struct ventana gpio_cfg[GW_UNKNOWN] = {
 338         /* GW5400proto */
 339         {
 340                 .gpio_pads = gw54xx_gpio_pads,
 341                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 342                 .dio_cfg = {
 343                         {
 344                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 345                                 IMX_GPIO_NR(1, 9),
 346                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 347                                 1
 348                         },
 349                         {
 350                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 351                                 IMX_GPIO_NR(1, 19),
 352                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 353                                 2
 354                         },
 355                         {
 356                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 357                                 IMX_GPIO_NR(2, 9),
 358                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 359                                 3
 360                         },
 361                         {
 362                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 363                                 IMX_GPIO_NR(2, 10),
 364                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 365                                 4
 366                         },
 367                 },
 368                 .num_gpios = 4,
 369                 .leds = {
 370                         IMX_GPIO_NR(4, 6),
 371                         IMX_GPIO_NR(4, 10),
 372                         IMX_GPIO_NR(4, 15),
 373                 },
 374                 .pcie_rst = IMX_GPIO_NR(1, 29),
 375                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 376                 .mezz_irq = IMX_GPIO_NR(4, 9),
 377                 .rs485en = IMX_GPIO_NR(3, 24),
 378                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 379                 .pcie_sson = IMX_GPIO_NR(1, 20),
 380         },
 381
 382         /* GW51xx */
 383         {
 384                 .gpio_pads = gw51xx_gpio_pads,
 385                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 386                 .dio_cfg = {
 387                         {
 388                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 389                                 IMX_GPIO_NR(1, 16),
 390                                 { 0, 0 },
 391                                 0
 392                         },
 393                         {
 394                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 395                                 IMX_GPIO_NR(1, 19),
 396                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 397                                 2
 398                         },
 399                         {
 400                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 401                                 IMX_GPIO_NR(1, 17),
 402                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 403                                 3
 404                         },
 405                         {
 406                                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 407                                 IMX_GPIO_NR(1, 18),
 408                                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 409                                 4
 410                         },
 411                 },
 412                 .num_gpios = 4,
 413                 .leds = {
 414                         IMX_GPIO_NR(4, 6),
 415                         IMX_GPIO_NR(4, 10),
 416                 },
 417                 .pcie_rst = IMX_GPIO_NR(1, 0),
 418                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 419                 .mezz_irq = IMX_GPIO_NR(2, 18),
 420                 .gps_shdn = IMX_GPIO_NR(1, 2),
 421                 .vidin_en = IMX_GPIO_NR(5, 20),
 422                 .wdis = IMX_GPIO_NR(7, 12),
 423         },
 424
 425         /* GW52xx */
 426         {
 427                 .gpio_pads = gw52xx_gpio_pads,
 428                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 429                 .dio_cfg = {
 430                         {
 431                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 432                                 IMX_GPIO_NR(1, 16),
 433                                 { 0, 0 },
 434                                 0
 435                         },
 436                         {
 437                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 438                                 IMX_GPIO_NR(1, 19),
 439                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 440                                 2
 441                         },
 442                         {
 443                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 444                                 IMX_GPIO_NR(1, 17),
 445                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 446                                 3
 447                         },
 448                         {
 449                                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 450                                 IMX_GPIO_NR(1, 20),
 451                                 { 0, 0 },
 452                                 0
 453                         },
 454                 },
 455                 .num_gpios = 4,
 456                 .leds = {
 457                         IMX_GPIO_NR(4, 6),
 458                         IMX_GPIO_NR(4, 7),
 459                         IMX_GPIO_NR(4, 15),
 460                 },
 461                 .pcie_rst = IMX_GPIO_NR(1, 29),
 462                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 463                 .mezz_irq = IMX_GPIO_NR(2, 18),
 464                 .gps_shdn = IMX_GPIO_NR(1, 27),
 465                 .vidin_en = IMX_GPIO_NR(3, 31),
 466                 .usb_sel = IMX_GPIO_NR(1, 2),
 467                 .wdis = IMX_GPIO_NR(7, 12),
 468                 .msata_en = GP_MSATA_SEL,
 469         },
 470
 471         /* GW53xx */
 472         {
 473                 .gpio_pads = gw53xx_gpio_pads,
 474                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
 475                 .dio_cfg = {
 476                         {
 477                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 478                                 IMX_GPIO_NR(1, 16),
 479                                 { 0, 0 },
 480                                 0
 481                         },
 482                         {
 483                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 484                                 IMX_GPIO_NR(1, 19),
 485                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 486                                 2
 487                         },
 488                         {
 489                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 490                                 IMX_GPIO_NR(1, 17),
 491                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 492                                 3
 493                         },
 494                         {
 495                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 496                                 IMX_GPIO_NR(1, 20),
 497                                 { 0, 0 },
 498                                 0
 499                         },
 500                 },
 501                 .num_gpios = 4,
 502                 .leds = {
 503                         IMX_GPIO_NR(4, 6),
 504                         IMX_GPIO_NR(4, 7),
 505                         IMX_GPIO_NR(4, 15),
 506                 },
 507                 .pcie_rst = IMX_GPIO_NR(1, 29),
 508                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 509                 .mezz_irq = IMX_GPIO_NR(2, 18),
 510                 .gps_shdn = IMX_GPIO_NR(1, 27),
 511                 .vidin_en = IMX_GPIO_NR(3, 31),
 512                 .wdis = IMX_GPIO_NR(7, 12),
 513                 .msata_en = GP_MSATA_SEL,
 514         },
 515
 516         /* GW54xx */
 517         {
 518                 .gpio_pads = gw54xx_gpio_pads,
 519                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 520                 .dio_cfg = {
 521                         {
 522                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 523                                 IMX_GPIO_NR(1, 9),
 524                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 525                                 1
 526                         },
 527                         {
 528                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 529                                 IMX_GPIO_NR(1, 19),
 530                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 531                                 2
 532                         },
 533                         {
 534                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 535                                 IMX_GPIO_NR(2, 9),
 536                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 537                                 3
 538                         },
 539                         {
 540                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 541                                 IMX_GPIO_NR(2, 10),
 542                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 543                                 4
 544                         },
 545                 },
 546                 .num_gpios = 4,
 547                 .leds = {
 548                         IMX_GPIO_NR(4, 6),
 549                         IMX_GPIO_NR(4, 7),
 550                         IMX_GPIO_NR(4, 15),
 551                 },
 552                 .pcie_rst = IMX_GPIO_NR(1, 29),
 553                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 554                 .mezz_irq = IMX_GPIO_NR(2, 18),
 555                 .rs485en = IMX_GPIO_NR(7, 1),
 556                 .vidin_en = IMX_GPIO_NR(3, 31),
 557                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 558                 .pcie_sson = IMX_GPIO_NR(1, 20),
 559                 .wdis = IMX_GPIO_NR(5, 17),
 560                 .msata_en = GP_MSATA_SEL,
 561         },
 562
 563         /* GW551x */
 564         {
 565                 .gpio_pads = gw551x_gpio_pads,
 566                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
 567                 .dio_cfg = {
 568                         {
 569                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 570                                 IMX_GPIO_NR(1, 19),
 571                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 572                                 2
 573                         },
 574                         {
 575                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 576                                 IMX_GPIO_NR(1, 17),
 577                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 578                                 3
 579                         },
 580                 },
 581                 .num_gpios = 2,
 582                 .leds = {
 583                         IMX_GPIO_NR(4, 7),
 584                 },
 585                 .pcie_rst = IMX_GPIO_NR(1, 0),
 586                 .wdis = IMX_GPIO_NR(7, 12),
 587         },
 588
 589         /* GW552x */
 590         {
 591                 .gpio_pads = gw552x_gpio_pads,
 592                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
 593                 .dio_cfg = {
 594                         {
 595                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 596                                 IMX_GPIO_NR(1, 16),
 597                                 { 0, 0 },
 598                                 0
 599                         },
 600                         {
 601                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 602                                 IMX_GPIO_NR(1, 19),
 603                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 604                                 2
 605                         },
 606                         {
 607                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 608                                 IMX_GPIO_NR(1, 17),
 609                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 610                                 3
 611                         },
 612                         {
 613                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 614                                 IMX_GPIO_NR(1, 20),
 615                                 { 0, 0 },
 616                                 0
 617                         },
 618                 },
 619                 .num_gpios = 4,
 620                 .leds = {
 621                         IMX_GPIO_NR(4, 6),
 622                         IMX_GPIO_NR(4, 7),
 623                         IMX_GPIO_NR(4, 15),
 624                 },
 625                 .pcie_rst = IMX_GPIO_NR(1, 29),
 626                 .usb_sel = IMX_GPIO_NR(1, 7),
 627                 .wdis = IMX_GPIO_NR(7, 12),
 628                 .msata_en = GP_MSATA_SEL,
 629         },
 630
 631         /* GW553x */
 632         {
 633                 .gpio_pads = gw553x_gpio_pads,
 634                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
 635                 .dio_cfg = {
 636                         {
 637                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 638                                 IMX_GPIO_NR(1, 16),
 639                                 { 0, 0 },
 640                                 0
 641                         },
 642                         {
 643                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 644                                 IMX_GPIO_NR(1, 19),
 645                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 646                                 2
 647                         },
 648                         {
 649                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 650                                 IMX_GPIO_NR(1, 17),
 651                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 652                                 3
 653                         },
 654                         {
 655                                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 656                                 IMX_GPIO_NR(1, 18),
 657                                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 658                                 4
 659                         },
 660                 },
 661                 .num_gpios = 4,
 662                 .leds = {
 663                         IMX_GPIO_NR(4, 10),
 664                         IMX_GPIO_NR(4, 11),
 665                 },
 666                 .pcie_rst = IMX_GPIO_NR(1, 0),
 667                 .vidin_en = IMX_GPIO_NR(5, 20),
 668                 .wdis = IMX_GPIO_NR(7, 12),
 669         },
 670 };
 671
 672 void setup_iomux_gpio(int board, struct ventana_board_info *info)
 673 {
 674         int i;
 675
 676         /* iomux common to all Ventana boards */
 677         SETUP_IOMUX_PADS(gw_gpio_pads);
 678
 679         /* OTG power off */
 680         gpio_request(GP_USB_OTG_PWR, "usbotg_pwr");
 681         gpio_direction_output(GP_USB_OTG_PWR, 0);
 682
 683         /* RS232_EN# */
 684         gpio_request(GP_RS232_EN, "rs232_en");
 685         gpio_direction_output(GP_RS232_EN, 0);
 686
 687         if (board >= GW_UNKNOWN)
 688                 return;
 689
 690         /* board specific iomux */
 691         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
 692                                          gpio_cfg[board].num_pads);
 693
 694         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
 695         if (board == GW52xx && info->model[4] == '2')
 696                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
 697
 698         /* assert PCI_RST# */
 699         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
 700         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
 701
 702         /* turn off (active-high) user LED's */
 703         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
 704                 char name[16];
 705                 if (gpio_cfg[board].leds[i]) {
 706                         sprintf(name, "led_user%d", i);
 707                         gpio_request(gpio_cfg[board].leds[i], name);
 708                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
 709                 }
 710         }
 711
 712         /* MSATA Enable - default to PCI */
 713         if (gpio_cfg[board].msata_en) {
 714                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
 715                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
 716         }
 717
 718         /* Expansion Mezzanine IO */
 719         if (gpio_cfg[board].mezz_pwren) {
 720                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
 721                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
 722         }
 723         if (gpio_cfg[board].mezz_irq) {
 724                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
 725                 gpio_direction_input(gpio_cfg[board].mezz_irq);
 726         }
 727
 728         /* RS485 Transmit Enable */
 729         if (gpio_cfg[board].rs485en) {
 730                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
 731                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
 732         }
 733
 734         /* GPS_SHDN */
 735         if (gpio_cfg[board].gps_shdn) {
 736                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
 737                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
 738         }
 739
 740         /* Analog video codec power enable */
 741         if (gpio_cfg[board].vidin_en) {
 742                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
 743                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
 744         }
 745
 746         /* DIOI2C_DIS# */
 747         if (gpio_cfg[board].dioi2c_en) {
 748                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
 749                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
 750         }
 751
 752         /* PCICK_SSON: disable spread-spectrum clock */
 753         if (gpio_cfg[board].pcie_sson) {
 754                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
 755                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
 756         }
 757
 758         /* USBOTG mux routing */
 759         if (gpio_cfg[board].usb_sel) {
 760                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
 761                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
 762         }
 763
 764         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
 765         if (gpio_cfg[board].wdis) {
 766                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
 767                 gpio_direction_output(gpio_cfg[board].wdis, 1);
 768         }
 769 }
 770
 771 /* setup GPIO pinmux and default configuration per baseboard and env */
 772 void setup_board_gpio(int board, struct ventana_board_info *info)
 773 {
 774         const char *s;
 775         char arg[10];
 776         size_t len;
 777         int i;
 778         int quiet = simple_strtol(getenv("quiet"), NULL, 10);
 779
 780         if (board >= GW_UNKNOWN)
 781                 return;
 782
 783         /* RS232_EN# */
 784         gpio_direction_output(GP_RS232_EN, (hwconfig("rs232")) ? 0 : 1);
 785
 786         /* MSATA Enable */
 787         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 788                 gpio_direction_output(GP_MSATA_SEL,
 789                                       (hwconfig("msata")) ? 1 : 0);
 790         }
 791
 792         /* USBOTG Select (PCISKT or FrontPanel) */
 793         if (gpio_cfg[board].usb_sel) {
 794                 gpio_direction_output(gpio_cfg[board].usb_sel,
 795                                       (hwconfig("usb_pcisel")) ? 1 : 0);
 796         }
 797
 798         /*
 799          * Configure DIO pinmux/padctl registers
 800          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
 801          */
 802         for (i = 0; i < gpio_cfg[board].num_gpios; i++) {
 803                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
 804                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
 805                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
 806
 807                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
 808                         continue;
 809                 sprintf(arg, "dio%d", i);
 810                 if (!hwconfig(arg))
 811                         continue;
 812                 s = hwconfig_subarg(arg, "padctrl", &len);
 813                 if (s) {
 814                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
 815                                             & 0x1ffff) | MUX_MODE_SION;
 816                 }
 817                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
 818                         if (!quiet) {
 819                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
 820                                        (cfg->gpio_param/32)+1,
 821                                        cfg->gpio_param%32,
 822                                        cfg->gpio_param);
 823                         }
 824                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
 825                                                ctrl);
 826                         gpio_requestf(cfg->gpio_param, "dio%d", i);
 827                         gpio_direction_input(cfg->gpio_param);
 828                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
 829                            cfg->pwm_padmux) {
 830                         if (!cfg->pwm_param) {
 831                                 printf("DIO%d:  Error: pwm config invalid\n",
 832                                         i);
 833                                 continue;
 834                         }
 835                         if (!quiet)
 836                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
 837                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
 838                                                MUX_PAD_CTRL(ctrl));
 839                 }
 840         }
 841
 842         if (!quiet) {
 843                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 844                         printf("MSATA: %s\n", (hwconfig("msata") ?
 845                                "enabled" : "disabled"));
 846                 }
 847                 printf("RS232: %s\n", (hwconfig("rs232")) ?
 848                        "enabled" : "disabled");
 849         }
 850 }
 851
 852 /* setup board specific PMIC */
 853 void setup_pmic(void)
 854 {
 855         struct pmic *p;
 856         u32 reg;
 857
 858         i2c_set_bus_num(CONFIG_I2C_PMIC);
 859
 860         /* configure PFUZE100 PMIC */
 861         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
 862                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
 863                 power_pfuze100_init(CONFIG_I2C_PMIC);
 864                 p = pmic_get("PFUZE100");
 865                 if (p && !pmic_probe(p)) {
 866                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
 867                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
 868
 869                         /* Set VGEN1 to 1.5V and enable */
 870                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
 871                         reg &= ~(LDO_VOL_MASK);
 872                         reg |= (LDOA_1_50V | LDO_EN);
 873                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
 874
 875                         /* Set SWBST to 5.0V and enable */
 876                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
 877                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
 878                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
 879                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
 880                 }
 881         }
 882
 883         /* configure LTC3676 PMIC */
 884         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
 885                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
 886                 power_ltc3676_init(CONFIG_I2C_PMIC);
 887                 p = pmic_get("LTC3676_PMIC");
 888                 if (p && !pmic_probe(p)) {
 889                         puts("PMIC:  LTC3676\n");
 890                         /*
 891                          * set board-specific scalar for max CPU frequency
 892                          * per CPU based on the LDO enabled Operating Ranges
 893                          * defined in the respective IMX6DQ and IMX6SDL
 894                          * datasheets. The voltage resulting from the R1/R2
 895                          * feedback inputs on Ventana is 1308mV. Note that this
 896                          * is a bit shy of the Vmin of 1350mV in the datasheet
 897                          * for LDO enabled mode but is as high as we can go.
 898                          *
 899                          * We will rely on an OS kernel driver to properly
 900                          * regulate these per CPU operating point and use LDO
 901                          * bypass mode when using the higher frequency
 902                          * operating points to compensate as LDO bypass mode
 903                          * allows the rails be 125mV lower.
 904                          */
 905                         /* mask PGOOD during SW1 transition */
 906                         pmic_reg_write(p, LTC3676_DVB1B,
 907                                        0x1f | LTC3676_PGOOD_MASK);
 908                         /* set SW1 (VDD_SOC) */
 909                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
 910
 911                         /* mask PGOOD during SW3 transition */
 912                         pmic_reg_write(p, LTC3676_DVB3B,
 913                                        0x1f | LTC3676_PGOOD_MASK);
 914                         /* set SW3 (VDD_ARM) */
 915                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
 916                 }
 917         }
 918 }