board/freescale/t4qds/ddr.h

   1 /*
   2  * Copyright 2013 Freescale Semiconductor, Inc.
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #ifndef __DDR_H__
   8 #define __DDR_H__
   9 struct board_specific_parameters {
  10         u32 n_ranks;
  11         u32 datarate_mhz_high;
  12         u32 rank_gb;
  13         u32 clk_adjust;
  14         u32 wrlvl_start;
  15         u32 wrlvl_ctl_2;
  16         u32 wrlvl_ctl_3;
  17         u32 cpo;
  18         u32 write_data_delay;
  19         u32 force_2T;
  20 };
  21
  22 /*
  23  * These tables contain all valid speeds we want to override with board
  24  * specific parameters. datarate_mhz_high values need to be in ascending order
  25  * for each n_ranks group.
  26  */
  27
  28 #ifdef CONFIG_T4240QDS
  29 static const struct board_specific_parameters udimm0[] = {
  30         /*
  31          * memory controller 0
  32          *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
  33          * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
  34          */
  35         {2,  1350, 4, 4,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
  36         {2,  1350, 0, 5,     7, 0x0709090b, 0x0c0c0d09,   0xff,    2,  0},
  37         {2,  1666, 4, 4,     8, 0x080a0a0d, 0x0d10100b,   0xff,    2,  0},
  38         {2,  1666, 0, 5,     7, 0x080a0a0c, 0x0d0d0e0a,   0xff,    2,  0},
  39         {2,  1900, 0, 4,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
  40         {2,  2140, 0, 4,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
  41         {1,  1350, 0, 5,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
  42         {1,  1700, 0, 5,     8, 0x080a0a0c, 0x0c0d0e0a,   0xff,    2,  0},
  43         {1,  1900, 0, 4,     8, 0x080a0a0c, 0x0e0e0f0a,   0xff,    2,  0},
  44         {1,  2140, 0, 4,     8, 0x090a0b0c, 0x0e0f100b,   0xff,    2,  0},
  45         {}
  46 };
  47
  48 static const struct board_specific_parameters rdimm0[] = {
  49         /*
  50          * memory controller 0
  51          *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
  52          * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
  53          */
  54         {4,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
  55         {4,  1666, 0, 5,    11, 0x0a080706, 0x07090906,   0xff,    2,  0},
  56         {4,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
  57         {2,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
  58         {2,  1666, 0, 5,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
  59         {2,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
  60         {1,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
  61         {1,  1666, 0, 5,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
  62         {1,  2140, 0, 4,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
  63         {}
  64 };
  65
  66 #else   /* CONFIG_T4240EMU */
  67 static const struct board_specific_parameters udimm0[] = {
  68         /*
  69          * memory controller 0
  70          *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
  71          * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
  72          */
  73         {2,  2140, 0, 4,     8, 0x0, 0x0,   0xff,    2,  0},
  74         {1,  2140, 0, 4,     8, 0x0, 0x0,   0xff,    2,  0},
  75         {}
  76 };
  77
  78 static const struct board_specific_parameters rdimm0[] = {
  79         /*
  80          * memory controller 0
  81          *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
  82          * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
  83          */
  84         {4,  2140, 0, 5,     8, 0x0, 0x0,   0xff,    2,  0},
  85         {2,  2140, 0, 5,     8, 0x0, 0x0,   0xff,    2,  0},
  86         {1,  2140, 0, 4,     8, 0x0, 0x0,   0xff,    2,  0},
  87         {}
  88 };
  89 #endif  /* CONFIG_T4240EMU */
  90
  91 /*
  92  * The three slots have slightly different timing. The center values are good
  93  * for all slots. We use identical speed tables for them. In future use, if
  94  * DIMMs require separated tables, make more entries as needed.
  95  */
  96 static const struct board_specific_parameters *udimms[] = {
  97         udimm0,
  98 };
  99
 100 /*
 101  * The three slots have slightly different timing. See comments above.
 102  */
 103 static const struct board_specific_parameters *rdimms[] = {
 104         rdimm0,
 105 };
 106
 107
 108 #endif