board/freescale/t104xrdb/t104xrdb.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2013 Freescale Semiconductor, Inc.
   4  * Copyright 2023 NXP
   5  */
   6
   7 #include <common.h>
   8 #include <command.h>
   9 #include <env.h>
  10 #include <fdt_support.h>
  11 #include <hwconfig.h>
  12 #include <image.h>
  13 #include <init.h>
  14 #include <log.h>
  15 #include <netdev.h>
  16 #include <asm/global_data.h>
  17 #include <linux/compiler.h>
  18 #include <asm/mmu.h>
  19 #include <asm/processor.h>
  20 #include <asm/cache.h>
  21 #include <asm/immap_85xx.h>
  22 #include <asm/fsl_fdt.h>
  23 #include <asm/fsl_law.h>
  24 #include <asm/fsl_serdes.h>
  25 #include <asm/fsl_liodn.h>
  26 #include <clock_legacy.h>
  27 #include <fm_eth.h>
  28 #include "../common/sleep.h"
  29 #include "t104xrdb.h"
  30 #include "cpld.h"
  31
  32 DECLARE_GLOBAL_DATA_PTR;
  33
  34 #if CONFIG_IS_ENABLED(DM_SERIAL)
  35 int get_serial_clock(void)
  36 {
  37         return get_bus_freq(0) / 2;
  38 }
  39 #endif
  40
  41 int checkboard(void)
  42 {
  43         struct cpu_type *cpu = gd->arch.cpu;
  44         u8 sw;
  45
  46 #if defined(CONFIG_TARGET_T1042D4RDB)
  47         printf("Board: %sD4RDB\n", cpu->name);
  48 #else
  49         printf("Board: %sRDB\n", cpu->name);
  50 #endif
  51         printf("Board rev: 0x%02x CPLD ver: 0x%02x, ",
  52                CPLD_READ(hw_ver), CPLD_READ(sw_ver));
  53
  54         sw = CPLD_READ(flash_ctl_status);
  55         sw = ((sw & CPLD_LBMAP_MASK) >> CPLD_LBMAP_SHIFT);
  56
  57         printf("vBank: %d\n", sw);
  58
  59         return 0;
  60 }
  61
  62 int board_early_init_f(void)
  63 {
  64 #if defined(CONFIG_DEEP_SLEEP)
  65         if (is_warm_boot())
  66                 fsl_dp_disable_console();
  67 #endif
  68
  69         return 0;
  70 }
  71
  72 int board_early_init_r(void)
  73 {
  74 #ifdef CFG_SYS_FLASH_BASE
  75         const unsigned int flashbase = CFG_SYS_FLASH_BASE;
  76         int flash_esel = find_tlb_idx((void *)flashbase, 1);
  77
  78         /*
  79          * Remap Boot flash region to caching-inhibited
  80          * so that flash can be erased properly.
  81          */
  82
  83         /* Flush d-cache and invalidate i-cache of any FLASH data */
  84         flush_dcache();
  85         invalidate_icache();
  86
  87         if (flash_esel == -1) {
  88                 /* very unlikely unless something is messed up */
  89                 puts("Error: Could not find TLB for FLASH BASE\n");
  90                 flash_esel = 2; /* give our best effort to continue */
  91         } else {
  92                 /* invalidate existing TLB entry for flash */
  93                 disable_tlb(flash_esel);
  94         }
  95
  96         set_tlb(1, flashbase, CFG_SYS_FLASH_BASE_PHYS,
  97                 MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
  98                 0, flash_esel, BOOKE_PAGESZ_256M, 1);
  99 #endif
 100
 101         pci_init();
 102
 103         return 0;
 104 }
 105
 106 int misc_init_r(void)
 107 {
 108         ccsr_gur_t __iomem *gur = (void *)(CFG_SYS_MPC85xx_GUTS_ADDR);
 109         u32 srds_s1;
 110
 111         srds_s1 = in_be32(&gur->rcwsr[4]) >> 24;
 112
 113         printf("SERDES Reference : 0x%X\n", srds_s1);
 114
 115         /* select SGMII*/
 116         if (srds_s1 == 0x86)
 117                 CPLD_WRITE(misc_ctl_status, CPLD_READ(misc_ctl_status) |
 118                                          MISC_CTL_SG_SEL);
 119
 120         /* select SGMII and Aurora*/
 121         if (srds_s1 == 0x8E)
 122                 CPLD_WRITE(misc_ctl_status, CPLD_READ(misc_ctl_status) |
 123                                          MISC_CTL_SG_SEL | MISC_CTL_AURORA_SEL);
 124
 125         return 0;
 126 }
 127
 128 int ft_board_setup(void *blob, struct bd_info *bd)
 129 {
 130         phys_addr_t base;
 131         phys_size_t size;
 132
 133         ft_cpu_setup(blob, bd);
 134
 135         base = env_get_bootm_low();
 136         size = env_get_bootm_size();
 137
 138         fdt_fixup_memory(blob, (u64)base, (u64)size);
 139
 140 #ifdef CONFIG_PCI
 141         pci_of_setup(blob, bd);
 142 #endif
 143
 144         fdt_fixup_liodn(blob);
 145
 146 #ifdef CONFIG_HAS_FSL_DR_USB
 147         fsl_fdt_fixup_dr_usb(blob, bd);
 148 #endif
 149
 150 #ifdef CONFIG_SYS_DPAA_FMAN
 151 #ifndef CONFIG_DM_ETH
 152         fdt_fixup_fman_ethernet(blob);
 153 #endif
 154 #endif
 155
 156         if (hwconfig("qe-tdm"))
 157                 fdt_del_diu(blob);
 158         return 0;
 159 }