board/freescale/t102xqds/t102xqds.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2014 Freescale Semiconductor, Inc.
   4  * Copyright 2020 NXP
   5  */
   6
   7 #include <common.h>
   8 #include <command.h>
   9 #include <env.h>
  10 #include <fdt_support.h>
  11 #include <i2c.h>
  12 #include <image.h>
  13 #include <init.h>
  14 #include <netdev.h>
  15 #include <linux/compiler.h>
  16 #include <asm/mmu.h>
  17 #include <asm/processor.h>
  18 #include <asm/cache.h>
  19 #include <asm/immap_85xx.h>
  20 #include <asm/fsl_law.h>
  21 #include <asm/fsl_serdes.h>
  22 #include <asm/fsl_liodn.h>
  23 #include <fm_eth.h>
  24 #include <hwconfig.h>
  25 #include "../common/qixis.h"
  26 #include "t102xqds.h"
  27 #include "t102xqds_qixis.h"
  28 #include "../common/sleep.h"
  29
  30 DECLARE_GLOBAL_DATA_PTR;
  31
  32 int checkboard(void)
  33 {
  34         char buf[64];
  35         struct cpu_type *cpu = gd->arch.cpu;
  36         static const char *const freq[] = {"100", "125", "156.25", "100.0"};
  37         int clock;
  38         u8 sw = QIXIS_READ(arch);
  39
  40         printf("Board: %sQDS, ", cpu->name);
  41         printf("Sys ID: 0x%02x, Board Arch: V%d, ", QIXIS_READ(id), sw >> 4);
  42         printf("Board Version: %c, boot from ", (sw & 0xf) + 'A' - 1);
  43
  44 #ifdef CONFIG_SDCARD
  45         puts("SD/MMC\n");
  46 #elif CONFIG_SPIFLASH
  47         puts("SPI\n");
  48 #else
  49         sw = QIXIS_READ(brdcfg[0]);
  50         sw = (sw & QIXIS_LBMAP_MASK) >> QIXIS_LBMAP_SHIFT;
  51
  52         if (sw < 0x8)
  53                 printf("vBank: %d\n", sw);
  54         else if (sw == 0x8)
  55                 puts("PromJet\n");
  56         else if (sw == 0x9)
  57                 puts("NAND\n");
  58         else if (sw == 0x15)
  59                 printf("IFC Card\n");
  60         else
  61                 printf("invalid setting of SW%u\n", QIXIS_LBMAP_SWITCH);
  62 #endif
  63
  64         printf("FPGA: v%d (%s), build %d",
  65                (int)QIXIS_READ(scver), qixis_read_tag(buf),
  66                (int)qixis_read_minor());
  67         /* the timestamp string contains "\n" at the end */
  68         printf(" on %s", qixis_read_time(buf));
  69
  70         puts("SERDES Reference: ");
  71         sw = QIXIS_READ(brdcfg[2]);
  72         clock = (sw >> 6) & 3;
  73         printf("Clock1=%sMHz ", freq[clock]);
  74         clock = (sw >> 4) & 3;
  75         printf("Clock2=%sMHz\n", freq[clock]);
  76
  77         return 0;
  78 }
  79
  80 int select_i2c_ch_pca9547(u8 ch, int bus_num)
  81 {
  82         int ret;
  83 #ifdef CONFIG_DM_I2C
  84         struct udevice *dev;
  85
  86         ret = i2c_get_chip_for_busnum(bus_num, I2C_MUX_PCA_ADDR_PRI,
  87                                       1, &dev);
  88         if (ret) {
  89                 printf("%s: Cannot find udev for a bus %d\n", __func__,
  90                        bus_num);
  91                 return ret;
  92         }
  93
  94         ret = dm_i2c_write(dev, 0, &ch, 1);
  95 #else
  96         ret = i2c_write(I2C_MUX_PCA_ADDR_PRI, 0, 1, &ch, 1);
  97 #endif
  98         if (ret) {
  99                 puts("PCA: failed to select proper channel\n");
 100                 return ret;
 101         }
 102
 103         return 0;
 104 }
 105
 106 static int board_mux_lane_to_slot(void)
 107 {
 108         ccsr_gur_t __iomem *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 109         u32 srds_prtcl_s1;
 110         u8 brdcfg9;
 111
 112         srds_prtcl_s1 = in_be32(&gur->rcwsr[4]) &
 113                                 FSL_CORENET2_RCWSR4_SRDS1_PRTCL;
 114         srds_prtcl_s1 >>= FSL_CORENET2_RCWSR4_SRDS1_PRTCL_SHIFT;
 115
 116
 117         brdcfg9 = QIXIS_READ(brdcfg[9]);
 118         QIXIS_WRITE(brdcfg[9], brdcfg9 | BRDCFG9_XFI_TX_DISABLE);
 119
 120         switch (srds_prtcl_s1) {
 121         case 0:
 122                 /* SerDes1 is not enabled */
 123                 break;
 124         case 0xd5:
 125         case 0x5b:
 126         case 0x6b:
 127         case 0x77:
 128         case 0x6f:
 129         case 0x7f:
 130                 QIXIS_WRITE(brdcfg[12], 0x8c);
 131                 break;
 132         case 0x40:
 133                 QIXIS_WRITE(brdcfg[12], 0xfc);
 134                 break;
 135         case 0xd6:
 136         case 0x5a:
 137         case 0x6a:
 138         case 0x56:
 139                 QIXIS_WRITE(brdcfg[12], 0x88);
 140                 break;
 141         case 0x47:
 142                 QIXIS_WRITE(brdcfg[12], 0xcc);
 143                 break;
 144         case 0x46:
 145                 QIXIS_WRITE(brdcfg[12], 0xc8);
 146                 break;
 147         case 0x95:
 148         case 0x99:
 149                 brdcfg9 &= ~BRDCFG9_XFI_TX_DISABLE;
 150                 QIXIS_WRITE(brdcfg[9], brdcfg9);
 151                 QIXIS_WRITE(brdcfg[12], 0x8c);
 152                 break;
 153         case 0x116:
 154                 QIXIS_WRITE(brdcfg[12], 0x00);
 155                 break;
 156         case 0x115:
 157         case 0x119:
 158         case 0x129:
 159         case 0x12b:
 160                 /* Aurora, PCIe, SGMII, SATA */
 161                 QIXIS_WRITE(brdcfg[12], 0x04);
 162                 break;
 163         default:
 164                 printf("WARNING: unsupported for SerDes Protocol %d\n",
 165                        srds_prtcl_s1);
 166                 return -1;
 167         }
 168
 169         return 0;
 170 }
 171
 172 #ifdef CONFIG_ARCH_T1024
 173 static void board_mux_setup(void)
 174 {
 175         u8 brdcfg15;
 176
 177         brdcfg15 = QIXIS_READ(brdcfg[15]);
 178         brdcfg15 &= ~BRDCFG15_DIUSEL_MASK;
 179
 180         if (hwconfig_arg_cmp("pin_mux", "tdm")) {
 181                 /* Route QE_TDM multiplexed signals to TDM Riser slot */
 182                 QIXIS_WRITE(brdcfg[15], brdcfg15 | BRDCFG15_DIUSEL_TDM);
 183                 QIXIS_WRITE(brdcfg[13], BRDCFG13_TDM_INTERFACE << 2);
 184                 QIXIS_WRITE(brdcfg[5], (QIXIS_READ(brdcfg[5]) &
 185                             ~BRDCFG5_SPIRTE_MASK) | BRDCFG5_SPIRTE_TDM);
 186         } else if (hwconfig_arg_cmp("pin_mux", "ucc")) {
 187                 /* to UCC (ProfiBus) interface */
 188                 QIXIS_WRITE(brdcfg[15], brdcfg15 | BRDCFG15_DIUSEL_UCC);
 189         } else if (hwconfig_arg_cmp("pin_mux", "hdmi")) {
 190                 /* to DVI (HDMI) encoder */
 191                 QIXIS_WRITE(brdcfg[15], brdcfg15 | BRDCFG15_DIUSEL_HDMI);
 192         } else if (hwconfig_arg_cmp("pin_mux", "lcd")) {
 193                 /* to DFP (LCD) encoder */
 194                 QIXIS_WRITE(brdcfg[15], brdcfg15 | BRDCFG15_LCDFM |
 195                             BRDCFG15_LCDPD | BRDCFG15_DIUSEL_LCD);
 196         }
 197
 198         if (hwconfig_arg_cmp("adaptor", "sdxc"))
 199                 /* Route SPI_CS multiplexed signals to SD slot */
 200                 QIXIS_WRITE(brdcfg[5], (QIXIS_READ(brdcfg[5]) &
 201                             ~BRDCFG5_SPIRTE_MASK) | BRDCFG5_SPIRTE_SDHC);
 202 }
 203 #endif
 204
 205 void board_retimer_ds125df111_init(void)
 206 {
 207         u8 reg;
 208
 209 #ifdef CONFIG_DM_I2C
 210         struct udevice *dev;
 211         int ret, bus_num = 0;
 212
 213         ret = i2c_get_chip_for_busnum(bus_num, I2C_MUX_PCA_ADDR_PRI,
 214                                       1, &dev);
 215         if (ret)
 216                 goto failed;
 217
 218         /* Retimer DS125DF111 is connected to I2C1_CH7_CH5 */
 219         reg = I2C_MUX_CH7;
 220         dm_i2c_write(dev, 0, &reg, 1);
 221
 222         ret = i2c_get_chip_for_busnum(bus_num, I2C_MUX_PCA_ADDR_SEC,
 223                                       1, &dev);
 224         if (ret)
 225                 goto failed;
 226
 227         reg = I2C_MUX_CH5;
 228         dm_i2c_write(dev, 0, &reg, 1);
 229
 230         /* Access to Control/Shared register */
 231         ret = i2c_get_chip_for_busnum(bus_num, I2C_RETIMER_ADDR,
 232                                       1, &dev);
 233         if (ret)
 234                 goto failed;
 235         reg = 0x0;
 236         dm_i2c_write(dev, 0xff, &reg, 1);
 237
 238         /* Read device revision and ID */
 239         dm_i2c_read(dev, 1, &reg, 1);
 240         debug("Retimer version id = 0x%x\n", reg);
 241
 242         /* Enable Broadcast */
 243         reg = 0x0c;
 244         dm_i2c_write(dev, 0xff, &reg, 1);
 245
 246         /* Reset Channel Registers */
 247         dm_i2c_read(dev, 0, &reg, 1);
 248         reg |= 0x4;
 249         dm_i2c_write(dev, 0, &reg, 1);
 250
 251         /* Enable override divider select and Enable Override Output Mux */
 252         dm_i2c_read(dev, 9, &reg, 1);
 253         reg |= 0x24;
 254         dm_i2c_write(dev, 9, &reg, 1);
 255
 256         /* Select VCO Divider to full rate (000) */
 257         dm_i2c_read(dev, 0x18, &reg, 1);
 258         reg &= 0x8f;
 259         dm_i2c_write(dev, 0x18, &reg, 1);
 260
 261         /* Select active PFD MUX input as re-timed data (001) */
 262         dm_i2c_read(dev, 0x1e, &reg, 1);
 263         reg &= 0x3f;
 264         reg |= 0x20;
 265         dm_i2c_write(dev, 0x1e, &reg, 1);
 266
 267         /* Set data rate as 10.3125 Gbps */
 268         reg = 0x0;
 269         dm_i2c_write(dev, 0x60, &reg, 1);
 270         reg = 0xb2;
 271         dm_i2c_write(dev, 0x61, &reg, 1);
 272         reg = 0x90;
 273         dm_i2c_write(dev, 0x62, &reg, 1);
 274         reg = 0xb3;
 275         dm_i2c_write(dev, 0x63, &reg, 1);
 276         reg = 0xcd;
 277         dm_i2c_write(dev, 0x64, &reg, 1);
 278         return;
 279
 280 failed:
 281         printf("%s: Cannot find udev for a bus %d\n", __func__,
 282                bus_num);
 283         return;
 284 #else
 285         /* Retimer DS125DF111 is connected to I2C1_CH7_CH5 */
 286         reg = I2C_MUX_CH7;
 287         i2c_write(I2C_MUX_PCA_ADDR_PRI, 0, 1, &reg, 1);
 288         reg = I2C_MUX_CH5;
 289         i2c_write(I2C_MUX_PCA_ADDR_SEC, 0, 1, &reg, 1);
 290
 291         /* Access to Control/Shared register */
 292         reg = 0x0;
 293         i2c_write(I2C_RETIMER_ADDR, 0xff, 1, &reg, 1);
 294
 295         /* Read device revision and ID */
 296         i2c_read(I2C_RETIMER_ADDR, 1, 1, &reg, 1);
 297         debug("Retimer version id = 0x%x\n", reg);
 298
 299         /* Enable Broadcast */
 300         reg = 0x0c;
 301         i2c_write(I2C_RETIMER_ADDR, 0xff, 1, &reg, 1);
 302
 303         /* Reset Channel Registers */
 304         i2c_read(I2C_RETIMER_ADDR, 0, 1, &reg, 1);
 305         reg |= 0x4;
 306         i2c_write(I2C_RETIMER_ADDR, 0, 1, &reg, 1);
 307
 308         /* Enable override divider select and Enable Override Output Mux */
 309         i2c_read(I2C_RETIMER_ADDR, 9, 1, &reg, 1);
 310         reg |= 0x24;
 311         i2c_write(I2C_RETIMER_ADDR, 9, 1, &reg, 1);
 312
 313         /* Select VCO Divider to full rate (000) */
 314         i2c_read(I2C_RETIMER_ADDR, 0x18, 1, &reg, 1);
 315         reg &= 0x8f;
 316         i2c_write(I2C_RETIMER_ADDR, 0x18, 1, &reg, 1);
 317
 318         /* Select active PFD MUX input as re-timed data (001) */
 319         i2c_read(I2C_RETIMER_ADDR, 0x1e, 1, &reg, 1);
 320         reg &= 0x3f;
 321         reg |= 0x20;
 322         i2c_write(I2C_RETIMER_ADDR, 0x1e, 1, &reg, 1);
 323
 324         /* Set data rate as 10.3125 Gbps */
 325         reg = 0x0;
 326         i2c_write(I2C_RETIMER_ADDR, 0x60, 1, &reg, 1);
 327         reg = 0xb2;
 328         i2c_write(I2C_RETIMER_ADDR, 0x61, 1, &reg, 1);
 329         reg = 0x90;
 330         i2c_write(I2C_RETIMER_ADDR, 0x62, 1, &reg, 1);
 331         reg = 0xb3;
 332         i2c_write(I2C_RETIMER_ADDR, 0x63, 1, &reg, 1);
 333         reg = 0xcd;
 334         i2c_write(I2C_RETIMER_ADDR, 0x64, 1, &reg, 1);
 335 #endif
 336 }
 337
 338 int board_early_init_f(void)
 339 {
 340 #if defined(CONFIG_DEEP_SLEEP)
 341         if (is_warm_boot())
 342                 fsl_dp_disable_console();
 343 #endif
 344
 345         return 0;
 346 }
 347
 348 int board_early_init_r(void)
 349 {
 350 #ifdef CONFIG_SYS_FLASH_BASE
 351         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 352         int flash_esel = find_tlb_idx((void *)flashbase, 1);
 353
 354         /*
 355          * Remap Boot flash + PROMJET region to caching-inhibited
 356          * so that flash can be erased properly.
 357          */
 358
 359         /* Flush d-cache and invalidate i-cache of any FLASH data */
 360         flush_dcache();
 361         invalidate_icache();
 362
 363         if (flash_esel == -1) {
 364                 /* very unlikely unless something is messed up */
 365                 puts("Error: Could not find TLB for FLASH BASE\n");
 366                 flash_esel = 2; /* give our best effort to continue */
 367         } else {
 368                 /* invalidate existing TLB entry for flash + promjet */
 369                 disable_tlb(flash_esel);
 370         }
 371
 372         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
 373                 MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
 374                 0, flash_esel, BOOKE_PAGESZ_256M, 1);
 375 #endif
 376         select_i2c_ch_pca9547(I2C_MUX_CH_DEFAULT, 0);
 377         board_mux_lane_to_slot();
 378         board_retimer_ds125df111_init();
 379
 380         /* Increase IO drive strength to address FCS error on RGMII */
 381         out_be32((unsigned *)CONFIG_SYS_FSL_SCFG_IODSECR1_ADDR, 0xbfdb7800);
 382
 383         return 0;
 384 }
 385
 386 unsigned long get_board_sys_clk(void)
 387 {
 388         u8 sysclk_conf = QIXIS_READ(brdcfg[1]);
 389
 390         switch (sysclk_conf & 0x0F) {
 391         case QIXIS_SYSCLK_64:
 392                 return 64000000;
 393         case QIXIS_SYSCLK_83:
 394                 return 83333333;
 395         case QIXIS_SYSCLK_100:
 396                 return 100000000;
 397         case QIXIS_SYSCLK_125:
 398                 return 125000000;
 399         case QIXIS_SYSCLK_133:
 400                 return 133333333;
 401         case QIXIS_SYSCLK_150:
 402                 return 150000000;
 403         case QIXIS_SYSCLK_160:
 404                 return 160000000;
 405         case QIXIS_SYSCLK_166:
 406                 return 166666666;
 407         }
 408         return 66666666;
 409 }
 410
 411 unsigned long get_board_ddr_clk(void)
 412 {
 413         u8 ddrclk_conf = QIXIS_READ(brdcfg[1]);
 414
 415         switch ((ddrclk_conf & 0x30) >> 4) {
 416         case QIXIS_DDRCLK_100:
 417                 return 100000000;
 418         case QIXIS_DDRCLK_125:
 419                 return 125000000;
 420         case QIXIS_DDRCLK_133:
 421                 return 133333333;
 422         }
 423         return 66666666;
 424 }
 425
 426 #define NUM_SRDS_PLL    2
 427 int misc_init_r(void)
 428 {
 429 #ifdef CONFIG_ARCH_T1024
 430         board_mux_setup();
 431 #endif
 432         return 0;
 433 }
 434
 435 void fdt_fixup_spi_mux(void *blob)
 436 {
 437         int nodeoff = 0;
 438
 439         if (hwconfig_arg_cmp("pin_mux", "tdm")) {
 440                 while ((nodeoff = fdt_node_offset_by_compatible(blob, 0,
 441                         "eon,en25s64")) >= 0) {
 442                         fdt_del_node(blob, nodeoff);
 443                 }
 444         } else {
 445                 /* remove tdm node */
 446                 while ((nodeoff = fdt_node_offset_by_compatible(blob, 0,
 447                         "maxim,ds26522")) >= 0) {
 448                         fdt_del_node(blob, nodeoff);
 449                 }
 450         }
 451 }
 452
 453 int ft_board_setup(void *blob, bd_t *bd)
 454 {
 455         phys_addr_t base;
 456         phys_size_t size;
 457
 458         ft_cpu_setup(blob, bd);
 459
 460         base = env_get_bootm_low();
 461         size = env_get_bootm_size();
 462
 463         fdt_fixup_memory(blob, (u64)base, (u64)size);
 464
 465 #ifdef CONFIG_PCI
 466         pci_of_setup(blob, bd);
 467 #endif
 468
 469         fdt_fixup_liodn(blob);
 470
 471 #ifdef CONFIG_HAS_FSL_DR_USB
 472         fsl_fdt_fixup_dr_usb(blob, bd);
 473 #endif
 474
 475 #ifdef CONFIG_SYS_DPAA_FMAN
 476         fdt_fixup_fman_ethernet(blob);
 477         fdt_fixup_board_enet(blob);
 478 #endif
 479         fdt_fixup_spi_mux(blob);
 480
 481         return 0;
 482 }
 483
 484 void qixis_dump_switch(void)
 485 {
 486         int i, nr_of_cfgsw;
 487
 488         QIXIS_WRITE(cms[0], 0x00);
 489         nr_of_cfgsw = QIXIS_READ(cms[1]);
 490
 491         puts("DIP switch settings dump:\n");
 492         for (i = 1; i <= nr_of_cfgsw; i++) {
 493                 QIXIS_WRITE(cms[0], i);
 494                 printf("SW%d = (0x%02x)\n", i, QIXIS_READ(cms[1]));
 495         }
 496 }