board/freescale/t102xqds/spl.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /* Copyright 2014 Freescale Semiconductor, Inc.
   3  */
   4
   5 #include <common.h>
   6 #include <clock_legacy.h>
   7 #include <console.h>
   8 #include <env_internal.h>
   9 #include <init.h>
  10 #include <malloc.h>
  11 #include <ns16550.h>
  12 #include <nand.h>
  13 #include <i2c.h>
  14 #include <mmc.h>
  15 #include <fsl_esdhc.h>
  16 #include <spi_flash.h>
  17 #include "../common/qixis.h"
  18 #include "t102xqds_qixis.h"
  19 #include "../common/spl.h"
  20
  21 DECLARE_GLOBAL_DATA_PTR;
  22
  23 phys_size_t get_effective_memsize(void)
  24 {
  25         return CONFIG_SYS_L3_SIZE;
  26 }
  27
  28 unsigned long get_board_sys_clk(void)
  29 {
  30         u8 sysclk_conf = QIXIS_READ(brdcfg[1]);
  31
  32         switch (sysclk_conf & 0x0F) {
  33         case QIXIS_SYSCLK_83:
  34                 return 83333333;
  35         case QIXIS_SYSCLK_100:
  36                 return 100000000;
  37         case QIXIS_SYSCLK_125:
  38                 return 125000000;
  39         case QIXIS_SYSCLK_133:
  40                 return 133333333;
  41         case QIXIS_SYSCLK_150:
  42                 return 150000000;
  43         case QIXIS_SYSCLK_160:
  44                 return 160000000;
  45         case QIXIS_SYSCLK_166:
  46                 return 166666666;
  47         }
  48         return 66666666;
  49 }
  50
  51 unsigned long get_board_ddr_clk(void)
  52 {
  53         u8 ddrclk_conf = QIXIS_READ(brdcfg[1]);
  54
  55         switch ((ddrclk_conf & 0x30) >> 4) {
  56         case QIXIS_DDRCLK_100:
  57                 return 100000000;
  58         case QIXIS_DDRCLK_125:
  59                 return 125000000;
  60         case QIXIS_DDRCLK_133:
  61                 return 133333333;
  62         }
  63         return 66666666;
  64 }
  65
  66 void board_init_f(ulong bootflag)
  67 {
  68         u32 plat_ratio, sys_clk, ccb_clk;
  69         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
  70
  71 #if defined(CONFIG_ARCH_T1040) && defined(CONFIG_SPL_NAND_BOOT)
  72         /*
  73          * There is T1040 SoC issue where NOR, FPGA are inaccessible during
  74          * NAND boot because IFC signals > IFC_AD7 are not enabled.
  75          * This workaround changes RCW source to make all signals enabled.
  76          */
  77         u32 porsr1, pinctl;
  78 #define FSL_CORENET_CCSR_PORSR1_RCW_MASK        0xFF800000
  79
  80         porsr1 = in_be32(&gur->porsr1);
  81         pinctl = ((porsr1 & ~(FSL_CORENET_CCSR_PORSR1_RCW_MASK)) | 0x24800000);
  82         out_be32((unsigned int *)(CONFIG_SYS_DCSRBAR + 0x20000), pinctl);
  83 #endif
  84
  85         /* Memcpy existing GD at CONFIG_SPL_GD_ADDR */
  86         memcpy((void *)CONFIG_SPL_GD_ADDR, (void *)gd, sizeof(gd_t));
  87
  88         /* Update GD pointer */
  89         gd = (gd_t *)(CONFIG_SPL_GD_ADDR);
  90
  91         console_init_f();
  92
  93         /* initialize selected port with appropriate baud rate */
  94         sys_clk = get_board_sys_clk();
  95         plat_ratio = (in_be32(&gur->rcwsr[0]) >> 25) & 0x1f;
  96         ccb_clk = sys_clk * plat_ratio / 2;
  97
  98         NS16550_init((NS16550_t)CONFIG_SYS_NS16550_COM1,
  99                      ccb_clk / 16 / CONFIG_BAUDRATE);
 100
 101 #if defined(CONFIG_SPL_MMC_BOOT)
 102         puts("\nSD boot...\n");
 103 #elif defined(CONFIG_SPL_SPI_BOOT)
 104         puts("\nSPI boot...\n");
 105 #elif defined(CONFIG_SPL_NAND_BOOT)
 106         puts("\nNAND boot...\n");
 107 #endif
 108
 109         relocate_code(CONFIG_SPL_RELOC_STACK, (gd_t *)CONFIG_SPL_GD_ADDR, 0x0);
 110 }
 111
 112 void board_init_r(gd_t *gd, ulong dest_addr)
 113 {
 114         bd_t *bd;
 115
 116         bd = (bd_t *)(gd + sizeof(gd_t));
 117         memset(bd, 0, sizeof(bd_t));
 118         gd->bd = bd;
 119         bd->bi_memstart = CONFIG_SYS_INIT_L3_ADDR;
 120         bd->bi_memsize = CONFIG_SYS_L3_SIZE;
 121
 122         arch_cpu_init();
 123         get_clocks();
 124         mem_malloc_init(CONFIG_SPL_RELOC_MALLOC_ADDR,
 125                         CONFIG_SPL_RELOC_MALLOC_SIZE);
 126         gd->flags |= GD_FLG_FULL_MALLOC_INIT;
 127
 128 #ifdef CONFIG_SPL_NAND_BOOT
 129         nand_spl_load_image(CONFIG_ENV_OFFSET, CONFIG_ENV_SIZE,
 130                             (uchar *)SPL_ENV_ADDR);
 131 #endif
 132 #ifdef CONFIG_SPL_MMC_BOOT
 133         mmc_initialize(bd);
 134         mmc_spl_load_image(CONFIG_ENV_OFFSET, CONFIG_ENV_SIZE,
 135                            (uchar *)SPL_ENV_ADDR);
 136 #endif
 137 #ifdef CONFIG_SPL_SPI_BOOT
 138         fsl_spi_spl_load_image(CONFIG_ENV_OFFSET, CONFIG_ENV_SIZE,
 139                                (uchar *)SPL_ENV_ADDR);
 140 #endif
 141
 142         gd->env_addr  = (ulong)(SPL_ENV_ADDR);
 143         gd->env_valid = ENV_VALID;
 144
 145         i2c_init_all();
 146
 147         dram_init();
 148
 149 #ifdef CONFIG_SPL_MMC_BOOT
 150         mmc_boot();
 151 #elif defined(CONFIG_SPL_SPI_BOOT)
 152         fsl_spi_boot();
 153 #elif defined(CONFIG_SPL_NAND_BOOT)
 154         nand_boot();
 155 #endif
 156 }