board/freescale/p1022ds/p1022ds.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2010-2012 Freescale Semiconductor, Inc.
   4  * Authors: Srikanth Srinivasan <srikanth.srinivasan@freescale.com>
   5  *          Timur Tabi <timur@freescale.com>
   6  */
   7
   8 #include <common.h>
   9 #include <command.h>
  10 #include <env.h>
  11 #include <image.h>
  12 #include <init.h>
  13 #include <log.h>
  14 #include <net.h>
  15 #include <pci.h>
  16 #include <asm/processor.h>
  17 #include <asm/mmu.h>
  18 #include <asm/cache.h>
  19 #include <asm/immap_85xx.h>
  20 #include <asm/fsl_pci.h>
  21 #include <fsl_ddr_sdram.h>
  22 #include <asm/fsl_serdes.h>
  23 #include <asm/io.h>
  24 #include <linux/libfdt.h>
  25 #include <fdt_support.h>
  26 #include <fsl_mdio.h>
  27 #include <tsec.h>
  28 #include <asm/fsl_law.h>
  29 #include <netdev.h>
  30 #include <i2c.h>
  31 #include <hwconfig.h>
  32
  33 #include "../common/ngpixis.h"
  34
  35 int board_early_init_f(void)
  36 {
  37         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
  38
  39         /* Set pmuxcr to allow both i2c1 and i2c2 */
  40         setbits_be32(&gur->pmuxcr, 0x1000);
  41 #ifdef CONFIG_SYS_RAMBOOT
  42         setbits_be32(&gur->pmuxcr,
  43                 in_be32(&gur->pmuxcr) | MPC85xx_PMUXCR_SD_DATA);
  44 #endif
  45
  46         /* Read back the register to synchronize the write. */
  47         in_be32(&gur->pmuxcr);
  48
  49         /* Set the pin muxing to enable ETSEC2. */
  50         clrbits_be32(&gur->pmuxcr2, 0x001F8000);
  51
  52         /* Enable the SPI */
  53         clrsetbits_8(&pixis->brdcfg0, PIXIS_ELBC_SPI_MASK, PIXIS_SPI);
  54
  55         return 0;
  56 }
  57
  58 int checkboard(void)
  59 {
  60         u8 sw;
  61
  62         printf("Board: P1022DS Sys ID: 0x%02x, "
  63                "Sys Ver: 0x%02x, FPGA Ver: 0x%02x, ",
  64                 in_8(&pixis->id), in_8(&pixis->arch), in_8(&pixis->scver));
  65
  66         sw = in_8(&PIXIS_SW(PIXIS_LBMAP_SWITCH));
  67
  68         switch ((sw & PIXIS_LBMAP_MASK) >> 6) {
  69         case 0:
  70                 printf ("vBank: %u\n", ((sw & 0x30) >> 4));
  71                 break;
  72         case 1:
  73                 printf ("NAND\n");
  74                 break;
  75         case 2:
  76         case 3:
  77                 puts ("Promjet\n");
  78                 break;
  79         }
  80
  81         return 0;
  82 }
  83
  84 #define CONFIG_TFP410_I2C_ADDR  0x38
  85
  86 /* Masks for the SSI_TDM and AUDCLK bits of the ngPIXIS BRDCFG1 register. */
  87 #define CONFIG_PIXIS_BRDCFG1_SSI_TDM_MASK       0x0c
  88 #define CONFIG_PIXIS_BRDCFG1_AUDCLK_MASK        0x03
  89
  90 /* Route the I2C1 pins to the SSI port instead. */
  91 #define CONFIG_PIXIS_BRDCFG1_SSI_TDM_SSI        0x08
  92
  93 /* Choose the 12.288Mhz codec reference clock */
  94 #define CONFIG_PIXIS_BRDCFG1_AUDCLK_12          0x02
  95
  96 /* Choose the 11.2896Mhz codec reference clock */
  97 #define CONFIG_PIXIS_BRDCFG1_AUDCLK_11          0x01
  98
  99 /* Connect to USB2 */
 100 #define CONFIG_PIXIS_BRDCFG0_USB2               0x10
 101 /* Connect to TFM bus */
 102 #define CONFIG_PIXIS_BRDCFG1_TDM                0x0c
 103 /* Connect to SPI */
 104 #define CONFIG_PIXIS_BRDCFG0_SPI                0x80
 105
 106 int misc_init_r(void)
 107 {
 108         u8 temp;
 109         const char *audclk;
 110         size_t arglen;
 111         ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 112
 113         /* For DVI, enable the TFP410 Encoder. */
 114
 115         temp = 0xBF;
 116         if (i2c_write(CONFIG_TFP410_I2C_ADDR, 0x08, 1, &temp, sizeof(temp)) < 0)
 117                 return -1;
 118         if (i2c_read(CONFIG_TFP410_I2C_ADDR, 0x08, 1, &temp, sizeof(temp)) < 0)
 119                 return -1;
 120         debug("DVI Encoder Read: 0x%02x\n", temp);
 121
 122         temp = 0x10;
 123         if (i2c_write(CONFIG_TFP410_I2C_ADDR, 0x0A, 1, &temp, sizeof(temp)) < 0)
 124                 return -1;
 125         if (i2c_read(CONFIG_TFP410_I2C_ADDR, 0x0A, 1, &temp, sizeof(temp)) < 0)
 126                 return -1;
 127         debug("DVI Encoder Read: 0x%02x\n",temp);
 128
 129         /* Enable the USB2 in PMUXCR2 and FGPA */
 130         if (hwconfig("usb2")) {
 131                 clrsetbits_be32(&gur->pmuxcr2, MPC85xx_PMUXCR2_ETSECUSB_MASK,
 132                         MPC85xx_PMUXCR2_USB);
 133                 setbits_8(&pixis->brdcfg0, CONFIG_PIXIS_BRDCFG0_USB2);
 134         }
 135
 136         /* tdm and audio can not enable simultaneous*/
 137         if (hwconfig("tdm") && hwconfig("audclk")){
 138                 printf("WARNING: TDM and AUDIO can not be enabled simultaneous !\n");
 139                 return -1;
 140         }
 141
 142         /* Enable the TDM in PMUXCR and FGPA */
 143         if (hwconfig("tdm")) {
 144                 clrsetbits_be32(&gur->pmuxcr, MPC85xx_PMUXCR_TDM_MASK,
 145                         MPC85xx_PMUXCR_TDM);
 146                 setbits_8(&pixis->brdcfg1, CONFIG_PIXIS_BRDCFG1_TDM);
 147                 /* TDM need some configration option by SPI */
 148                 clrsetbits_be32(&gur->pmuxcr, MPC85xx_PMUXCR_SPI_MASK,
 149                         MPC85xx_PMUXCR_SPI);
 150                 setbits_8(&pixis->brdcfg0, CONFIG_PIXIS_BRDCFG0_SPI);
 151         }
 152
 153         /*
 154          * Enable the reference clock for the WM8776 codec, and route the MUX
 155          * pins for SSI. The default is the 12.288 MHz clock
 156          */
 157
 158         if (hwconfig("audclk")) {
 159                 temp = in_8(&pixis->brdcfg1) & ~(CONFIG_PIXIS_BRDCFG1_SSI_TDM_MASK |
 160                         CONFIG_PIXIS_BRDCFG1_AUDCLK_MASK);
 161                 temp |= CONFIG_PIXIS_BRDCFG1_SSI_TDM_SSI;
 162
 163                 audclk = hwconfig_arg("audclk", &arglen);
 164                 /* Check the first two chars only */
 165                 if (audclk && (strncmp(audclk, "11", 2) == 0))
 166                         temp |= CONFIG_PIXIS_BRDCFG1_AUDCLK_11;
 167                 else
 168                         temp |= CONFIG_PIXIS_BRDCFG1_AUDCLK_12;
 169                 setbits_8(&pixis->brdcfg1, temp);
 170         }
 171
 172         return 0;
 173 }
 174
 175 /*
 176  * A list of PCI and SATA slots
 177  */
 178 enum slot_id {
 179         SLOT_PCIE1 = 1,
 180         SLOT_PCIE2,
 181         SLOT_PCIE3,
 182         SLOT_PCIE4,
 183         SLOT_PCIE5,
 184         SLOT_SATA1,
 185         SLOT_SATA2
 186 };
 187
 188 /*
 189  * This array maps the slot identifiers to their names on the P1022DS board.
 190  */
 191 static const char *slot_names[] = {
 192         [SLOT_PCIE1] = "Slot 1",
 193         [SLOT_PCIE2] = "Slot 2",
 194         [SLOT_PCIE3] = "Slot 3",
 195         [SLOT_PCIE4] = "Slot 4",
 196         [SLOT_PCIE5] = "Mini-PCIe",
 197         [SLOT_SATA1] = "SATA 1",
 198         [SLOT_SATA2] = "SATA 2",
 199 };
 200
 201 /*
 202  * This array maps a given SERDES configuration and SERDES device to the PCI or
 203  * SATA slot that it connects to.  This mapping is hard-coded in the FPGA.
 204  */
 205 static u8 serdes_dev_slot[][SATA2 + 1] = {
 206         [0x01] = { [PCIE3] = SLOT_PCIE4, [PCIE2] = SLOT_PCIE5 },
 207         [0x02] = { [SATA1] = SLOT_SATA1, [SATA2] = SLOT_SATA2 },
 208         [0x09] = { [PCIE1] = SLOT_PCIE1, [PCIE3] = SLOT_PCIE4,
 209                    [PCIE2] = SLOT_PCIE5 },
 210         [0x16] = { [PCIE1] = SLOT_PCIE1, [PCIE3] = SLOT_PCIE2,
 211                    [PCIE2] = SLOT_PCIE3,
 212                    [SATA1] = SLOT_SATA1, [SATA2] = SLOT_SATA2 },
 213         [0x17] = { [PCIE1] = SLOT_PCIE1, [PCIE3] = SLOT_PCIE2,
 214                    [PCIE2] = SLOT_PCIE3 },
 215         [0x1a] = { [PCIE1] = SLOT_PCIE1, [PCIE2] = SLOT_PCIE3,
 216                    [PCIE2] = SLOT_PCIE3,
 217                    [SATA1] = SLOT_SATA1, [SATA2] = SLOT_SATA2 },
 218         [0x1c] = { [PCIE1] = SLOT_PCIE1,
 219                    [SATA1] = SLOT_SATA1, [SATA2] = SLOT_SATA2 },
 220         [0x1e] = { [PCIE1] = SLOT_PCIE1, [PCIE3] = SLOT_PCIE3 },
 221         [0x1f] = { [PCIE1] = SLOT_PCIE1 },
 222 };
 223
 224
 225 /*
 226  * Returns the name of the slot to which the PCIe or SATA controller is
 227  * connected
 228  */
 229 const char *board_serdes_name(enum srds_prtcl device)
 230 {
 231         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
 232         u32 pordevsr = in_be32(&gur->pordevsr);
 233         unsigned int srds_cfg = (pordevsr & MPC85xx_PORDEVSR_IO_SEL) >>
 234                                 MPC85xx_PORDEVSR_IO_SEL_SHIFT;
 235         enum slot_id slot = serdes_dev_slot[srds_cfg][device];
 236         const char *name = slot_names[slot];
 237
 238         if (name)
 239                 return name;
 240         else
 241                 return "Nothing";
 242 }
 243
 244 #ifdef CONFIG_PCI
 245 void pci_init_board(void)
 246 {
 247         fsl_pcie_init_board(0);
 248 }
 249 #endif
 250
 251 int board_early_init_r(void)
 252 {
 253         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 254         int flash_esel = find_tlb_idx((void *)flashbase, 1);
 255
 256         /*
 257          * Remap Boot flash + PROMJET region to caching-inhibited
 258          * so that flash can be erased properly.
 259          */
 260
 261         /* Flush d-cache and invalidate i-cache of any FLASH data */
 262         flush_dcache();
 263         invalidate_icache();
 264
 265         if (flash_esel == -1) {
 266                 /* very unlikely unless something is messed up */
 267                 puts("Error: Could not find TLB for FLASH BASE\n");
 268                 flash_esel = 2; /* give our best effort to continue */
 269         } else {
 270                 /* invalidate existing TLB entry for flash + promjet */
 271                 disable_tlb(flash_esel);
 272         }
 273
 274         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
 275                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
 276                         0, flash_esel, BOOKE_PAGESZ_256M, 1);
 277
 278         return 0;
 279 }
 280
 281 /*
 282  * Initialize on-board and/or PCI Ethernet devices
 283  *
 284  * Returns:
 285  *      <0, error
 286  *       0, no ethernet devices found
 287  *      >0, number of ethernet devices initialized
 288  */
 289 int board_eth_init(bd_t *bis)
 290 {
 291         struct fsl_pq_mdio_info mdio_info;
 292         struct tsec_info_struct tsec_info[2];
 293         unsigned int num = 0;
 294
 295 #ifdef CONFIG_TSEC1
 296         SET_STD_TSEC_INFO(tsec_info[num], 1);
 297         num++;
 298 #endif
 299 #ifdef CONFIG_TSEC2
 300         SET_STD_TSEC_INFO(tsec_info[num], 2);
 301         num++;
 302 #endif
 303
 304         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 305         mdio_info.name = DEFAULT_MII_NAME;
 306         fsl_pq_mdio_init(bis, &mdio_info);
 307
 308         return tsec_eth_init(bis, tsec_info, num) + pci_eth_init(bis);
 309 }
 310
 311 #ifdef CONFIG_OF_BOARD_SETUP
 312 /**
 313  * ft_codec_setup - fix up the clock-frequency property of the codec node
 314  *
 315  * Update the clock-frequency property based on the value of the 'audclk'
 316  * hwconfig option.  If audclk is not specified, then don't write anything
 317  * to the device tree, because it means that the codec clock is disabled.
 318  */
 319 static void ft_codec_setup(void *blob, const char *compatible)
 320 {
 321         const char *audclk;
 322         size_t arglen;
 323         u32 freq;
 324
 325         audclk = hwconfig_arg("audclk", &arglen);
 326         if (audclk) {
 327                 if (strncmp(audclk, "11", 2) == 0)
 328                         freq = 11289600;
 329                 else
 330                         freq = 12288000;
 331
 332                 do_fixup_by_compat_u32(blob, compatible, "clock-frequency",
 333                                        freq, 1);
 334         }
 335 }
 336
 337 int ft_board_setup(void *blob, bd_t *bd)
 338 {
 339         phys_addr_t base;
 340         phys_size_t size;
 341
 342         ft_cpu_setup(blob, bd);
 343
 344         base = env_get_bootm_low();
 345         size = env_get_bootm_size();
 346
 347         fdt_fixup_memory(blob, (u64)base, (u64)size);
 348
 349 #ifdef CONFIG_HAS_FSL_DR_USB
 350         fsl_fdt_fixup_dr_usb(blob, bd);
 351 #endif
 352
 353         FT_FSL_PCI_SETUP;
 354
 355 #ifdef CONFIG_FSL_SGMII_RISER
 356         fsl_sgmii_riser_fdt_fixup(blob);
 357 #endif
 358
 359         /* Update the WM8776 node's clock frequency property */
 360         ft_codec_setup(blob, "wlf,wm8776");
 361
 362         return 0;
 363 }
 364 #endif