board/freescale/mx31ads/mx31ads.c

   1 /*
   2  * Copyright (C) 2008, Guennadi Liakhovetski <lg@denx.de>
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <netdev.h>
  25 #include <asm/io.h>
  26 #include <asm/arch/mx31.h>
  27 #include <asm/arch/mx31-regs.h>
  28
  29 DECLARE_GLOBAL_DATA_PTR;
  30
  31 int dram_init (void)
  32 {
  33         gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
  34         gd->bd->bi_dram[0].size = PHYS_SDRAM_1_SIZE;
  35
  36         return 0;
  37 }
  38
  39 int board_init (void)
  40 {
  41         int i;
  42
  43         /* CS0: Nor Flash */
  44         /*
  45          * CS0L and CS0A values are from the RedBoot sources by Freescale
  46          * and are also equal to those used by Sascha Hauer for the Phytec
  47          * i.MX31 board. CS0U is just a slightly optimized hardware default:
  48          * the only non-zero field "Wait State Control" is set to half the
  49          * default value.
  50          */
  51         __REG(CSCR_U(0)) = 0x00000f00;
  52         __REG(CSCR_L(0)) = 0x10000D03;
  53         __REG(CSCR_A(0)) = 0x00720900;
  54
  55         /* setup pins for UART1 */
  56         mx31_gpio_mux(MUX_RXD1__UART1_RXD_MUX);
  57         mx31_gpio_mux(MUX_TXD1__UART1_TXD_MUX);
  58         mx31_gpio_mux(MUX_RTS1__UART1_RTS_B);
  59         mx31_gpio_mux(MUX_CTS1__UART1_CTS_B);
  60
  61         /* SPI2 */
  62         mx31_gpio_mux(MUX_CSPI2_SS2__CSPI2_SS2_B);
  63         mx31_gpio_mux(MUX_CSPI2_SCLK__CSPI2_CLK);
  64         mx31_gpio_mux(MUX_CSPI2_SPI_RDY__CSPI2_DATAREADY_B);
  65         mx31_gpio_mux(MUX_CSPI2_MOSI__CSPI2_MOSI);
  66         mx31_gpio_mux(MUX_CSPI2_MISO__CSPI2_MISO);
  67         mx31_gpio_mux(MUX_CSPI2_SS0__CSPI2_SS0_B);
  68         mx31_gpio_mux(MUX_CSPI2_SS1__CSPI2_SS1_B);
  69
  70         /* start SPI2 clock */
  71         __REG(CCM_CGR2) = __REG(CCM_CGR2) | (3 << 4);
  72
  73         /* PBC setup */
  74         /* Enable UART transceivers also reset the Ethernet/external UART */
  75         readw(CS4_BASE + 4);
  76
  77         writew(0x8023, CS4_BASE + 4);
  78
  79         /* RedBoot also has an empty loop with 100000 iterations here -
  80          * clock doesn't run yet */
  81         for (i = 0; i < 100000; i++)
  82                 ;
  83
  84         /* Clear the reset, toggle the LEDs */
  85         writew(0xDF, CS4_BASE + 6);
  86
  87         /* clock still doesn't run */
  88         for (i = 0; i < 100000; i++)
  89                 ;
  90
  91         /* See 1.5.4 in IMX31ADSE_PERI_BUS_CNTRL_CPLD_RM.pdf */
  92         readb(CS4_BASE + 8);
  93         readb(CS4_BASE + 7);
  94         readb(CS4_BASE + 8);
  95         readb(CS4_BASE + 7);
  96
  97         gd->bd->bi_arch_number = MACH_TYPE_MX31ADS;     /* board id for linux */
  98         gd->bd->bi_boot_params = 0x80000100;    /* adress of boot parameters */
  99
 100         return 0;
 101 }
 102
 103 int checkboard (void)
 104 {
 105         printf("Board: MX31ADS\n");
 106         return 0;
 107 }
 108
 109 #ifdef CONFIG_CMD_NET
 110 int board_eth_init(bd_t *bis)
 111 {
 112         int rc = 0;
 113 #ifdef CONFIG_CS8900
 114         rc = cs8900_initialize(0, CONFIG_CS8900_BASE);
 115 #endif
 116         return rc;
 117 }
 118 #endif