board/freescale/mx28evk/mx28evk.c

   1 /*
   2  * Freescale MX28EVK board
   3  *
   4  * (C) Copyright 2011 Freescale Semiconductor, Inc.
   5  *
   6  * Author: Fabio Estevam <fabio.estevam@freescale.com>
   7  *
   8  * Based on m28evk.c:
   9  * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
  10  * on behalf of DENX Software Engineering GmbH
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  23  * GNU General Public License for more details.
  24  */
  25
  26 #include <common.h>
  27 #include <asm/gpio.h>
  28 #include <asm/io.h>
  29 #include <asm/arch/imx-regs.h>
  30 #include <asm/arch/iomux-mx28.h>
  31 #include <asm/arch/clock.h>
  32 #include <asm/arch/sys_proto.h>
  33 #include <linux/mii.h>
  34 #include <miiphy.h>
  35 #include <netdev.h>
  36 #include <errno.h>
  37
  38 DECLARE_GLOBAL_DATA_PTR;
  39
  40 /*
  41  * Functions
  42  */
  43 int board_early_init_f(void)
  44 {
  45         /* IO0 clock at 480MHz */
  46         mx28_set_ioclk(MXC_IOCLK0, 480000);
  47         /* IO1 clock at 480MHz */
  48         mx28_set_ioclk(MXC_IOCLK1, 480000);
  49
  50         /* SSP0 clock at 96MHz */
  51         mx28_set_sspclk(MXC_SSPCLK0, 96000, 0);
  52         /* SSP2 clock at 96MHz */
  53         mx28_set_sspclk(MXC_SSPCLK2, 96000, 0);
  54
  55         return 0;
  56 }
  57
  58 int dram_init(void)
  59 {
  60         return mx28_dram_init();
  61 }
  62
  63 int board_init(void)
  64 {
  65         /* Adress of boot parameters */
  66         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
  67
  68         return 0;
  69 }
  70
  71 #ifdef  CONFIG_CMD_MMC
  72 static int mx28evk_mmc_wp(int id)
  73 {
  74         if (id != 0) {
  75                 printf("MXS MMC: Invalid card selected (card id = %d)\n", id);
  76                 return 1;
  77         }
  78
  79         return gpio_get_value(MX28_PAD_SSP1_SCK__GPIO_2_12);
  80 }
  81
  82 int board_mmc_init(bd_t *bis)
  83 {
  84         /* Configure WP as input */
  85         gpio_direction_input(MX28_PAD_SSP1_SCK__GPIO_2_12);
  86
  87         /* Configure MMC0 Power Enable */
  88         gpio_direction_output(MX28_PAD_PWM3__GPIO_3_28, 0);
  89
  90         return mxsmmc_initialize(bis, 0, mx28evk_mmc_wp);
  91 }
  92 #endif
  93
  94 #ifdef  CONFIG_CMD_NET
  95
  96 #define MII_OPMODE_STRAP_OVERRIDE       0x16
  97 #define MII_PHY_CTRL1                   0x1e
  98 #define MII_PHY_CTRL2                   0x1f
  99
 100 int fecmxc_mii_postcall(int phy)
 101 {
 102         miiphy_write("FEC1", phy, MII_BMCR, 0x9000);
 103         miiphy_write("FEC1", phy, MII_OPMODE_STRAP_OVERRIDE, 0x0202);
 104         if (phy == 3)
 105                 miiphy_write("FEC1", 3, MII_PHY_CTRL2, 0x8180);
 106         return 0;
 107 }
 108
 109 int board_eth_init(bd_t *bis)
 110 {
 111         struct mx28_clkctrl_regs *clkctrl_regs =
 112                 (struct mx28_clkctrl_regs *)MXS_CLKCTRL_BASE;
 113         struct eth_device *dev;
 114         int ret;
 115
 116         ret = cpu_eth_init(bis);
 117
 118         /* MX28EVK uses ENET_CLK PAD to drive FEC clock */
 119         writel(CLKCTRL_ENET_TIME_SEL_RMII_CLK | CLKCTRL_ENET_CLK_OUT_EN,
 120                                         &clkctrl_regs->hw_clkctrl_enet);
 121
 122         /* Power-on FECs */
 123         gpio_direction_output(MX28_PAD_SSP1_DATA3__GPIO_2_15, 0);
 124
 125         /* Reset FEC PHYs */
 126         gpio_direction_output(MX28_PAD_ENET0_RX_CLK__GPIO_4_13, 0);
 127         udelay(200);
 128         gpio_set_value(MX28_PAD_ENET0_RX_CLK__GPIO_4_13, 1);
 129
 130         ret = fecmxc_initialize_multi(bis, 0, 0, MXS_ENET0_BASE);
 131         if (ret) {
 132                 puts("FEC MXS: Unable to init FEC0\n");
 133                 return ret;
 134         }
 135
 136         ret = fecmxc_initialize_multi(bis, 1, 3, MXS_ENET1_BASE);
 137         if (ret) {
 138                 puts("FEC MXS: Unable to init FEC1\n");
 139                 return ret;
 140         }
 141
 142         dev = eth_get_dev_by_name("FEC0");
 143         if (!dev) {
 144                 puts("FEC MXS: Unable to get FEC0 device entry\n");
 145                 return -EINVAL;
 146         }
 147
 148         ret = fecmxc_register_mii_postcall(dev, fecmxc_mii_postcall);
 149         if (ret) {
 150                 puts("FEC MXS: Unable to register FEC0 mii postcall\n");
 151                 return ret;
 152         }
 153
 154         dev = eth_get_dev_by_name("FEC1");
 155         if (!dev) {
 156                 puts("FEC MXS: Unable to get FEC1 device entry\n");
 157                 return -EINVAL;
 158         }
 159
 160         ret = fecmxc_register_mii_postcall(dev, fecmxc_mii_postcall);
 161         if (ret) {
 162                 puts("FEC MXS: Unable to register FEC1 mii postcall\n");
 163                 return ret;
 164         }
 165
 166         return ret;
 167 }
 168
 169 #endif