board/freescale/mpc8641hpcn/mpc8641hpcn.c

   1 /*
   2  * Copyright 2006, 2007 Freescale Semiconductor.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <pci.h>
  25 #include <asm/processor.h>
  26 #include <asm/immap_86xx.h>
  27 #include <asm/immap_fsl_pci.h>
  28 #include <asm/fsl_ddr_sdram.h>
  29 #include <asm/io.h>
  30 #include <libfdt.h>
  31 #include <fdt_support.h>
  32 #include <netdev.h>
  33
  34 #include "../common/pixis.h"
  35
  36 phys_size_t fixed_sdram(void);
  37
  38 int board_early_init_f(void)
  39 {
  40         return 0;
  41 }
  42
  43 int checkboard(void)
  44 {
  45         printf ("Board: MPC8641HPCN, System ID: 0x%02x, "
  46                 "System Version: 0x%02x, FPGA Version: 0x%02x\n",
  47                 in8(PIXIS_BASE + PIXIS_ID), in8(PIXIS_BASE + PIXIS_VER),
  48                 in8(PIXIS_BASE + PIXIS_PVER));
  49         return 0;
  50 }
  51
  52
  53 phys_size_t
  54 initdram(int board_type)
  55 {
  56         phys_size_t dram_size = 0;
  57
  58 #if defined(CONFIG_SPD_EEPROM)
  59         dram_size = fsl_ddr_sdram();
  60 #else
  61         dram_size = fixed_sdram();
  62 #endif
  63
  64 #if defined(CONFIG_SYS_RAMBOOT)
  65         puts("    DDR: ");
  66         return dram_size;
  67 #endif
  68
  69         puts("    DDR: ");
  70         return dram_size;
  71 }
  72
  73
  74 #if !defined(CONFIG_SPD_EEPROM)
  75 /*
  76  * Fixed sdram init -- doesn't use serial presence detect.
  77  */
  78 phys_size_t
  79 fixed_sdram(void)
  80 {
  81 #if !defined(CONFIG_SYS_RAMBOOT)
  82         volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
  83         volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
  84
  85         ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
  86         ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
  87         ddr->timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
  88         ddr->timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
  89         ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
  90         ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
  91         ddr->sdram_mode_1 = CONFIG_SYS_DDR_MODE_1;
  92         ddr->sdram_mode_2 = CONFIG_SYS_DDR_MODE_2;
  93         ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
  94         ddr->sdram_data_init = CONFIG_SYS_DDR_DATA_INIT;
  95         ddr->sdram_clk_cntl = CONFIG_SYS_DDR_CLK_CTRL;
  96         ddr->sdram_ocd_cntl = CONFIG_SYS_DDR_OCD_CTRL;
  97         ddr->sdram_ocd_status = CONFIG_SYS_DDR_OCD_STATUS;
  98
  99 #if defined (CONFIG_DDR_ECC)
 100         ddr->err_disable = 0x0000008D;
 101         ddr->err_sbe = 0x00ff0000;
 102 #endif
 103         asm("sync;isync");
 104
 105         udelay(500);
 106
 107 #if defined (CONFIG_DDR_ECC)
 108         /* Enable ECC checking */
 109         ddr->sdram_cfg_1 = (CONFIG_SYS_DDR_CONTROL | 0x20000000);
 110 #else
 111         ddr->sdram_cfg_1 = CONFIG_SYS_DDR_CONTROL;
 112         ddr->sdram_cfg_2 = CONFIG_SYS_DDR_CONTROL2;
 113 #endif
 114         asm("sync; isync");
 115
 116         udelay(500);
 117 #endif
 118         return CONFIG_SYS_SDRAM_SIZE * 1024 * 1024;
 119 }
 120 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 121
 122
 123 #if defined(CONFIG_PCI)
 124 static struct pci_controller pci1_hose;
 125 #endif /* CONFIG_PCI */
 126
 127 #ifdef CONFIG_PCI2
 128 static struct pci_controller pci2_hose;
 129 #endif  /* CONFIG_PCI2 */
 130
 131 int first_free_busno = 0;
 132
 133 extern int fsl_pci_setup_inbound_windows(struct pci_region *r);
 134 extern void fsl_pci_init(struct pci_controller *hose);
 135
 136 void pci_init_board(void)
 137 {
 138 #ifdef CONFIG_PCI1
 139 {
 140         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI1_ADDR;
 141         struct pci_controller *hose = &pci1_hose;
 142         struct pci_region *r = hose->regions;
 143         volatile immap_t *immap = (immap_t *) CONFIG_SYS_CCSRBAR;
 144         volatile ccsr_gur_t *gur = &immap->im_gur;
 145         uint devdisr = gur->devdisr;
 146         uint io_sel = (gur->pordevsr & MPC8641_PORDEVSR_IO_SEL)
 147                 >> MPC8641_PORDEVSR_IO_SEL_SHIFT;
 148
 149 #ifdef DEBUG
 150         uint host1_agent = (gur->porbmsr & MPC8641_PORBMSR_HA)
 151                 >> MPC8641_PORBMSR_HA_SHIFT;
 152         uint pex1_agent = (host1_agent == 0) || (host1_agent == 1);
 153 #endif
 154         if ((io_sel == 2 || io_sel == 3 || io_sel == 5
 155              || io_sel == 6 || io_sel == 7 || io_sel == 0xF)
 156             && !(devdisr & MPC86xx_DEVDISR_PCIEX1)) {
 157                 debug("PCI-EXPRESS 1: %s \n", pex1_agent ? "Agent" : "Host");
 158                 debug("0x%08x=0x%08x ", &pci->pme_msg_det, pci->pme_msg_det);
 159                 if (pci->pme_msg_det) {
 160                         pci->pme_msg_det = 0xffffffff;
 161                         debug(" with errors.  Clearing.  Now 0x%08x",
 162                               pci->pme_msg_det);
 163                 }
 164                 debug("\n");
 165
 166                 /* inbound */
 167                 r += fsl_pci_setup_inbound_windows(r);
 168
 169                 /* outbound memory */
 170                 pci_set_region(r++,
 171                                CONFIG_SYS_PCI1_MEM_BASE,
 172                                CONFIG_SYS_PCI1_MEM_PHYS,
 173                                CONFIG_SYS_PCI1_MEM_SIZE,
 174                                PCI_REGION_MEM);
 175
 176                 /* outbound io */
 177                 pci_set_region(r++,
 178                                CONFIG_SYS_PCI1_IO_BASE,
 179                                CONFIG_SYS_PCI1_IO_PHYS,
 180                                CONFIG_SYS_PCI1_IO_SIZE,
 181                                PCI_REGION_IO);
 182
 183                 hose->region_count = r - hose->regions;
 184
 185                 hose->first_busno=first_free_busno;
 186                 pci_setup_indirect(hose, (int) &pci->cfg_addr, (int) &pci->cfg_data);
 187
 188                 fsl_pci_init(hose);
 189
 190                 first_free_busno=hose->last_busno+1;
 191                 printf ("    PCI-EXPRESS 1 on bus %02x - %02x\n",
 192                         hose->first_busno,hose->last_busno);
 193
 194                 /*
 195                  * Activate ULI1575 legacy chip by performing a fake
 196                  * memory access.  Needed to make ULI RTC work.
 197                  */
 198                 in_be32((unsigned *) ((char *)(CONFIG_SYS_PCI1_MEM_BASE
 199                                        + CONFIG_SYS_PCI1_MEM_SIZE - 0x1000000)));
 200
 201         } else {
 202                 puts("PCI-EXPRESS 1: Disabled\n");
 203         }
 204 }
 205 #else
 206         puts("PCI-EXPRESS1: Disabled\n");
 207 #endif /* CONFIG_PCI1 */
 208
 209 #ifdef CONFIG_PCI2
 210 {
 211         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI2_ADDR;
 212         struct pci_controller *hose = &pci2_hose;
 213         struct pci_region *r = hose->regions;
 214
 215         /* inbound */
 216         r += fsl_pci_setup_inbound_windows(r);
 217
 218         /* outbound memory */
 219         pci_set_region(r++,
 220                        CONFIG_SYS_PCI2_MEM_BASE,
 221                        CONFIG_SYS_PCI2_MEM_PHYS,
 222                        CONFIG_SYS_PCI2_MEM_SIZE,
 223                        PCI_REGION_MEM);
 224
 225         /* outbound io */
 226         pci_set_region(r++,
 227                        CONFIG_SYS_PCI2_IO_BASE,
 228                        CONFIG_SYS_PCI2_IO_PHYS,
 229                        CONFIG_SYS_PCI2_IO_SIZE,
 230                        PCI_REGION_IO);
 231
 232         hose->region_count = r - hose->regions;
 233
 234         hose->first_busno=first_free_busno;
 235         pci_setup_indirect(hose, (int) &pci->cfg_addr, (int) &pci->cfg_data);
 236
 237         fsl_pci_init(hose);
 238
 239         first_free_busno=hose->last_busno+1;
 240         printf ("    PCI-EXPRESS 2 on bus %02x - %02x\n",
 241                 hose->first_busno,hose->last_busno);
 242 }
 243 #else
 244         puts("PCI-EXPRESS 2: Disabled\n");
 245 #endif /* CONFIG_PCI2 */
 246
 247 }
 248
 249
 250 #if defined(CONFIG_OF_BOARD_SETUP)
 251 extern void ft_fsl_pci_setup(void *blob, const char *pci_alias,
 252                         struct pci_controller *hose);
 253
 254 void
 255 ft_board_setup(void *blob, bd_t *bd)
 256 {
 257         int off;
 258         u64 *tmp;
 259         u32 *addrcells;
 260
 261         ft_cpu_setup(blob, bd);
 262
 263 #ifdef CONFIG_PCI1
 264         ft_fsl_pci_setup(blob, "pci0", &pci1_hose);
 265 #endif
 266 #ifdef CONFIG_PCI2
 267         ft_fsl_pci_setup(blob, "pci1", &pci2_hose);
 268 #endif
 269
 270         /*
 271          * Warn if it looks like the device tree doesn't match u-boot.
 272          * This is just an estimation, based on the location of CCSR,
 273          * which is defined by the "reg" property in the soc node.
 274          */
 275         off = fdt_path_offset(blob, "/soc8641");
 276         addrcells = (u32 *)fdt_getprop(blob, 0, "#address-cells", NULL);
 277         tmp = (u64 *)fdt_getprop(blob, off, "reg", NULL);
 278
 279         if (tmp) {
 280                 u64 addr;
 281                 if (addrcells && (*addrcells == 1))
 282                         addr = *(u32 *)tmp;
 283                 else
 284                         addr = *tmp;
 285
 286                 if (addr != CONFIG_SYS_CCSRBAR_PHYS)
 287                         printf("WARNING: The CCSRBAR address in your .dts "
 288                                "does not match the address of the CCSR "
 289                                "in u-boot.  This means your .dts might "
 290                                "be old.\n");
 291         }
 292 }
 293 #endif
 294
 295
 296 /*
 297  * get_board_sys_clk
 298  *      Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 299  */
 300
 301 unsigned long
 302 get_board_sys_clk(ulong dummy)
 303 {
 304         u8 i, go_bit, rd_clks;
 305         ulong val = 0;
 306
 307         go_bit = in8(PIXIS_BASE + PIXIS_VCTL);
 308         go_bit &= 0x01;
 309
 310         rd_clks = in8(PIXIS_BASE + PIXIS_VCFGEN0);
 311         rd_clks &= 0x1C;
 312
 313         /*
 314          * Only if both go bit and the SCLK bit in VCFGEN0 are set
 315          * should we be using the AUX register. Remember, we also set the
 316          * GO bit to boot from the alternate bank on the on-board flash
 317          */
 318
 319         if (go_bit) {
 320                 if (rd_clks == 0x1c)
 321                         i = in8(PIXIS_BASE + PIXIS_AUX);
 322                 else
 323                         i = in8(PIXIS_BASE + PIXIS_SPD);
 324         } else {
 325                 i = in8(PIXIS_BASE + PIXIS_SPD);
 326         }
 327
 328         i &= 0x07;
 329
 330         switch (i) {
 331         case 0:
 332                 val = 33000000;
 333                 break;
 334         case 1:
 335                 val = 40000000;
 336                 break;
 337         case 2:
 338                 val = 50000000;
 339                 break;
 340         case 3:
 341                 val = 66000000;
 342                 break;
 343         case 4:
 344                 val = 83000000;
 345                 break;
 346         case 5:
 347                 val = 100000000;
 348                 break;
 349         case 6:
 350                 val = 134000000;
 351                 break;
 352         case 7:
 353                 val = 166000000;
 354                 break;
 355         }
 356
 357         return val;
 358 }
 359
 360 int board_eth_init(bd_t *bis)
 361 {
 362         /* Initialize TSECs */
 363         cpu_eth_init(bis);
 364         return pci_eth_init(bis);
 365 }