board/freescale/mpc8610hpcd/mpc8610hpcd.c

   1 /*
   2  * Copyright 2007 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <pci.h>
  26 #include <asm/processor.h>
  27 #include <asm/immap_86xx.h>
  28 #include <asm/immap_fsl_pci.h>
  29 #include <i2c.h>
  30 #include <spd.h>
  31 #include <asm/io.h>
  32 #include <libfdt.h>
  33 #include <fdt_support.h>
  34
  35 #include "../common/pixis.h"
  36
  37 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  38 extern void ddr_enable_ecc(unsigned int dram_size);
  39 #endif
  40
  41 #if defined(CONFIG_SPD_EEPROM)
  42 #include "spd_sdram.h"
  43 #endif
  44
  45 void sdram_init(void);
  46 long int fixed_sdram(void);
  47 void mpc8610hpcd_diu_init(void);
  48
  49
  50 /* called before any console output */
  51 int board_early_init_f(void)
  52 {
  53         volatile immap_t *immap = (immap_t *)CFG_IMMR;
  54         volatile ccsr_gur_t *gur = &immap->im_gur;
  55
  56         gur->gpiocr |= 0x88aa5500; /* DIU16, IR1, UART0, UART2 */
  57
  58         return 0;
  59 }
  60
  61 int misc_init_r(void)
  62 {
  63         u8 tmp_val, version;
  64
  65         /*Do not use 8259PIC*/
  66         tmp_val = in8(PIXIS_BASE + PIXIS_BRDCFG0);
  67         out8(PIXIS_BASE + PIXIS_BRDCFG0, tmp_val | 0x80);
  68
  69         /*For FPGA V7 or higher, set the IRQMAPSEL to 0 to use MAP0 interrupt*/
  70         version = in8(PIXIS_BASE + PIXIS_PVER);
  71         if(version >= 0x07) {
  72                 tmp_val = in8(PIXIS_BASE + PIXIS_BRDCFG0);
  73                 out8(PIXIS_BASE + PIXIS_BRDCFG0, tmp_val & 0xbf);
  74         }
  75
  76         /* Using this for DIU init before the driver in linux takes over
  77          *  Enable the TFP410 Encoder (I2C address 0x38)
  78          */
  79
  80         tmp_val = 0xBF;
  81         i2c_write(0x38, 0x08, 1, &tmp_val, sizeof(tmp_val));
  82         /* Verify if enabled */
  83         tmp_val = 0;
  84         i2c_read(0x38, 0x08, 1, &tmp_val, sizeof(tmp_val));
  85         debug("DVI Encoder Read: 0x%02lx\n",tmp_val);
  86
  87         tmp_val = 0x10;
  88         i2c_write(0x38, 0x0A, 1, &tmp_val, sizeof(tmp_val));
  89         /* Verify if enabled */
  90         tmp_val = 0;
  91         i2c_read(0x38, 0x0A, 1, &tmp_val, sizeof(tmp_val));
  92         debug("DVI Encoder Read: 0x%02lx\n",tmp_val);
  93
  94 #ifdef CONFIG_FSL_DIU_FB
  95         mpc8610hpcd_diu_init();
  96 #endif
  97
  98         return 0;
  99 }
 100
 101 int checkboard(void)
 102 {
 103         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 104         volatile ccsr_local_mcm_t *mcm = &immap->im_local_mcm;
 105
 106         puts("Board: MPC8610HPCD\n");
 107
 108         mcm->abcr |= 0x00010000; /* 0 */
 109         mcm->hpmr3 = 0x80000008; /* 4c */
 110         mcm->hpmr0 = 0;
 111         mcm->hpmr1 = 0;
 112         mcm->hpmr2 = 0;
 113         mcm->hpmr4 = 0;
 114         mcm->hpmr5 = 0;
 115
 116         return 0;
 117 }
 118
 119
 120 long int
 121 initdram(int board_type)
 122 {
 123         long dram_size = 0;
 124
 125 #if defined(CONFIG_SPD_EEPROM)
 126         dram_size = spd_sdram();
 127 #else
 128         dram_size = fixed_sdram();
 129 #endif
 130
 131 #if defined(CFG_RAMBOOT)
 132         puts(" DDR: ");
 133         return dram_size;
 134 #endif
 135
 136 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 137         /*
 138          * Initialize and enable DDR ECC.
 139          */
 140         ddr_enable_ecc(dram_size);
 141 #endif
 142
 143         puts(" DDR: ");
 144         return dram_size;
 145 }
 146
 147
 148 #if defined(CFG_DRAM_TEST)
 149 int
 150 testdram(void)
 151 {
 152         uint *pstart = (uint *) CFG_MEMTEST_START;
 153         uint *pend = (uint *) CFG_MEMTEST_END;
 154         uint *p;
 155
 156         puts("SDRAM test phase 1:\n");
 157         for (p = pstart; p < pend; p++)
 158                 *p = 0xaaaaaaaa;
 159
 160         for (p = pstart; p < pend; p++) {
 161                 if (*p != 0xaaaaaaaa) {
 162                         printf("SDRAM test fails at: %08x\n", (uint) p);
 163                         return 1;
 164                 }
 165         }
 166
 167         puts("SDRAM test phase 2:\n");
 168         for (p = pstart; p < pend; p++)
 169                 *p = 0x55555555;
 170
 171         for (p = pstart; p < pend; p++) {
 172                 if (*p != 0x55555555) {
 173                         printf("SDRAM test fails at: %08x\n", (uint) p);
 174                         return 1;
 175                 }
 176         }
 177
 178         puts("SDRAM test passed.\n");
 179         return 0;
 180 }
 181 #endif
 182
 183
 184 #if !defined(CONFIG_SPD_EEPROM)
 185 /*
 186  * Fixed sdram init -- doesn't use serial presence detect.
 187  */
 188
 189 long int fixed_sdram(void)
 190 {
 191 #if !defined(CFG_RAMBOOT)
 192         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 193         volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
 194         uint d_init;
 195
 196         ddr->cs0_bnds = 0x0000001f;
 197         ddr->cs0_config = 0x80010202;
 198
 199         ddr->ext_refrec = 0x00000000;
 200         ddr->timing_cfg_0 = 0x00260802;
 201         ddr->timing_cfg_1 = 0x3935d322;
 202         ddr->timing_cfg_2 = 0x14904cc8;
 203         ddr->sdram_mode_1 = 0x00480432;
 204         ddr->sdram_mode_2 = 0x00000000;
 205         ddr->sdram_interval = 0x06180fff; /* 0x06180100; */
 206         ddr->sdram_data_init = 0xDEADBEEF;
 207         ddr->sdram_clk_cntl = 0x03800000;
 208         ddr->sdram_cfg_2 = 0x04400010;
 209
 210 #if defined(CONFIG_DDR_ECC)
 211         ddr->err_int_en = 0x0000000d;
 212         ddr->err_disable = 0x00000000;
 213         ddr->err_sbe = 0x00010000;
 214 #endif
 215         asm("sync;isync");
 216
 217         udelay(500);
 218
 219         ddr->sdram_cfg_1 = 0xc3000000; /* 0xe3008000;*/
 220
 221
 222 #if defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 223         d_init = 1;
 224         debug("DDR - 1st controller: memory initializing\n");
 225         /*
 226          * Poll until memory is initialized.
 227          * 512 Meg at 400 might hit this 200 times or so.
 228          */
 229         while ((ddr->sdram_cfg_2 & (d_init << 4)) != 0)
 230                 udelay(1000);
 231
 232         debug("DDR: memory initialized\n\n");
 233         asm("sync; isync");
 234         udelay(500);
 235 #endif
 236
 237         return 512 * 1024 * 1024;
 238 #endif
 239         return CFG_SDRAM_SIZE * 1024 * 1024;
 240 }
 241
 242 #endif
 243
 244 #if defined(CONFIG_PCI)
 245 /*
 246  * Initialize PCI Devices, report devices found.
 247  */
 248
 249 #ifndef CONFIG_PCI_PNP
 250 static struct pci_config_table pci_fsl86xxads_config_table[] = {
 251         {PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 252          PCI_IDSEL_NUMBER, PCI_ANY_ID,
 253          pci_cfgfunc_config_device, {PCI_ENET0_IOADDR,
 254                                  PCI_ENET0_MEMADDR,
 255                                  PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER} },
 256         {}
 257 };
 258 #endif
 259
 260
 261 static struct pci_controller pci1_hose = {
 262 #ifndef CONFIG_PCI_PNP
 263 config_table:pci_mpc86xxcts_config_table
 264 #endif
 265 };
 266 #endif /* CONFIG_PCI */
 267
 268 #ifdef CONFIG_PCIE1
 269 static struct pci_controller pcie1_hose;
 270 #endif
 271
 272 #ifdef CONFIG_PCIE2
 273 static struct pci_controller pcie2_hose;
 274 #endif
 275
 276 int first_free_busno = 0;
 277
 278 void pci_init_board(void)
 279 {
 280         volatile immap_t *immap = (immap_t *) CFG_CCSRBAR;
 281         volatile ccsr_gur_t *gur = &immap->im_gur;
 282         uint devdisr = gur->devdisr;
 283         uint io_sel = (gur->pordevsr & MPC8610_PORDEVSR_IO_SEL)
 284                 >> MPC8610_PORDEVSR_IO_SEL_SHIFT;
 285         uint host_agent = (gur->porbmsr & MPC8610_PORBMSR_HA)
 286                 >> MPC8610_PORBMSR_HA_SHIFT;
 287
 288         printf( " pci_init_board: devdisr=%x, io_sel=%x, host_agent=%x\n",
 289                 devdisr, io_sel, host_agent);
 290
 291 #ifdef CONFIG_PCIE1
 292  {
 293         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CFG_PCIE1_ADDR;
 294         extern void fsl_pci_init(struct pci_controller *hose);
 295         struct pci_controller *hose = &pcie1_hose;
 296         int pcie_configured = (io_sel == 1) || (io_sel == 4);
 297         int pcie_ep = (host_agent == 0) || (host_agent == 2) ||
 298                 (host_agent == 5);
 299
 300         if (pcie_configured && !(devdisr & MPC86xx_DEVDISR_PCIE1)) {
 301                 printf(" PCIe 1 connected to Uli as %s (base address %x)\n",
 302                         pcie_ep ? "End Point" : "Root Complex",
 303                         (uint)pci);
 304                 if (pci->pme_msg_det)
 305                         pci->pme_msg_det = 0xffffffff;
 306
 307                 /* inbound */
 308                 pci_set_region(hose->regions + 0,
 309                          CFG_PCI_MEMORY_BUS,
 310                          CFG_PCI_MEMORY_PHYS,
 311                          CFG_PCI_MEMORY_SIZE,
 312                          PCI_REGION_MEM | PCI_REGION_MEMORY);
 313
 314                 /* outbound memory */
 315                 pci_set_region(hose->regions + 1,
 316                          CFG_PCIE1_MEM_BASE,
 317                          CFG_PCIE1_MEM_PHYS,
 318                          CFG_PCIE1_MEM_SIZE,
 319                          PCI_REGION_MEM);
 320
 321                 /* outbound io */
 322                 pci_set_region(hose->regions + 2,
 323                          CFG_PCIE1_IO_BASE,
 324                          CFG_PCIE1_IO_PHYS,
 325                          CFG_PCIE1_IO_SIZE,
 326                          PCI_REGION_IO);
 327
 328                 hose->region_count = 3;
 329
 330                 hose->first_busno = first_free_busno;
 331                 pci_setup_indirect(hose, (int)&pci->cfg_addr,
 332                                  (int)&pci->cfg_data);
 333
 334                 fsl_pci_init(hose);
 335
 336                 first_free_busno = hose->last_busno + 1;
 337                 printf(" PCI-Express 1 on bus %02x - %02x\n",
 338                         hose->first_busno, hose->last_busno);
 339
 340         } else
 341                 puts(" PCI-Express 1: Disabled\n");
 342  }
 343 #else
 344         puts("PCI-Express 1: Disabled\n");
 345 #endif /* CONFIG_PCIE1 */
 346
 347
 348 #ifdef CONFIG_PCIE2
 349  {
 350         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CFG_PCIE2_ADDR;
 351         extern void fsl_pci_init(struct pci_controller *hose);
 352         struct pci_controller *hose = &pcie2_hose;
 353
 354         int pcie_configured = (io_sel == 0) || (io_sel == 4);
 355         int pcie_ep = (host_agent == 0) || (host_agent == 1) ||
 356                 (host_agent == 4);
 357
 358         if (pcie_configured && !(devdisr & MPC86xx_DEVDISR_PCIE2)) {
 359                 printf(" PCI-Express 2 connected to slot as %s" \
 360                         " (base address %x)\n",
 361                         pcie_ep ? "End Point" : "Root Complex",
 362                         (uint)pci);
 363                 if (pci->pme_msg_det)
 364                         pci->pme_msg_det = 0xffffffff;
 365
 366                 /* inbound */
 367                 pci_set_region(hose->regions + 0,
 368                          CFG_PCI_MEMORY_BUS,
 369                          CFG_PCI_MEMORY_PHYS,
 370                          CFG_PCI_MEMORY_SIZE,
 371                          PCI_REGION_MEM | PCI_REGION_MEMORY);
 372
 373                 /* outbound memory */
 374                 pci_set_region(hose->regions + 1,
 375                          CFG_PCIE2_MEM_BASE,
 376                          CFG_PCIE2_MEM_PHYS,
 377                          CFG_PCIE2_MEM_SIZE,
 378                          PCI_REGION_MEM);
 379
 380                 /* outbound io */
 381                 pci_set_region(hose->regions + 2,
 382                          CFG_PCIE2_IO_BASE,
 383                          CFG_PCIE2_IO_PHYS,
 384                          CFG_PCIE2_IO_SIZE,
 385                          PCI_REGION_IO);
 386
 387                 hose->region_count = 3;
 388
 389                 hose->first_busno = first_free_busno;
 390                 pci_setup_indirect(hose, (int)&pci->cfg_addr,
 391                                  (int)&pci->cfg_data);
 392
 393                 fsl_pci_init(hose);
 394
 395                 first_free_busno = hose->last_busno + 1;
 396                 printf(" PCI-Express 2 on bus %02x - %02x\n",
 397                         hose->first_busno, hose->last_busno);
 398         } else
 399                 puts(" PCI-Express 2: Disabled\n");
 400  }
 401 #else
 402         puts("PCI-Express 2: Disabled\n");
 403 #endif /* CONFIG_PCIE2 */
 404
 405
 406 #ifdef CONFIG_PCI1
 407  {
 408         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CFG_PCI1_ADDR;
 409         extern void fsl_pci_init(struct pci_controller *hose);
 410         struct pci_controller *hose = &pci1_hose;
 411         int pci_agent = (host_agent >= 4) && (host_agent <= 6);
 412
 413         if ( !(devdisr & MPC86xx_DEVDISR_PCI1)) {
 414                 printf(" PCI connected to PCI slots as %s" \
 415                         " (base address %x)\n",
 416                         pci_agent ? "Agent" : "Host",
 417                         (uint)pci);
 418
 419                 /* inbound */
 420                 pci_set_region(hose->regions + 0,
 421                          CFG_PCI_MEMORY_BUS,
 422                          CFG_PCI_MEMORY_PHYS,
 423                          CFG_PCI_MEMORY_SIZE,
 424                          PCI_REGION_MEM | PCI_REGION_MEMORY);
 425
 426                 /* outbound memory */
 427                 pci_set_region(hose->regions + 1,
 428                          CFG_PCI1_MEM_BASE,
 429                          CFG_PCI1_MEM_PHYS,
 430                          CFG_PCI1_MEM_SIZE,
 431                          PCI_REGION_MEM);
 432
 433                 /* outbound io */
 434                 pci_set_region(hose->regions + 2,
 435                          CFG_PCI1_IO_BASE,
 436                          CFG_PCI1_IO_PHYS,
 437                          CFG_PCI1_IO_SIZE,
 438                          PCI_REGION_IO);
 439
 440                 hose->region_count = 3;
 441
 442                 hose->first_busno = first_free_busno;
 443                 pci_setup_indirect(hose, (int) &pci->cfg_addr,
 444                                  (int) &pci->cfg_data);
 445
 446                 fsl_pci_init(hose);
 447
 448                 first_free_busno = hose->last_busno + 1;
 449                 printf(" PCI on bus %02x - %02x\n",
 450                         hose->first_busno, hose->last_busno);
 451
 452
 453         } else
 454                 puts(" PCI: Disabled\n");
 455  }
 456 #endif /* CONFIG_PCI1 */
 457 }
 458
 459 #if defined(CONFIG_OF_BOARD_SETUP)
 460 void
 461 ft_board_setup(void *blob, bd_t *bd)
 462 {
 463         int node, tmp[2];
 464         const char *path;
 465
 466         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 467                              "timebase-frequency", bd->bi_busfreq / 4, 1);
 468         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 469                              "bus-frequency", bd->bi_busfreq, 1);
 470         do_fixup_by_prop_u32(blob, "device_type", "cpu", 4,
 471                              "clock-frequency", bd->bi_intfreq, 1);
 472         do_fixup_by_prop_u32(blob, "device_type", "soc", 4,
 473                              "bus-frequency", bd->bi_busfreq, 1);
 474
 475         do_fixup_by_compat_u32(blob, "ns16550",
 476                                "clock-frequency", bd->bi_busfreq, 1);
 477
 478         fdt_fixup_memory(blob, bd->bi_memstart, bd->bi_memsize);
 479
 480
 481         node = fdt_path_offset(blob, "/aliases");
 482         tmp[0] = 0;
 483         if (node >= 0) {
 484
 485 #ifdef CONFIG_PCI1
 486                 path = fdt_getprop(blob, node, "pci0", NULL);
 487                 if (path) {
 488                         tmp[1] = pci1_hose.last_busno - pci1_hose.first_busno;
 489                         do_fixup_by_path(blob, path, "bus-range", &tmp, 8, 1);
 490                 }
 491
 492 #endif
 493 #ifdef CONFIG_PCIE1
 494                 path = fdt_getprop(blob, node, "pci1", NULL);
 495                 if (path) {
 496                         tmp[1] = pcie1_hose.last_busno
 497                                 - pcie1_hose.first_busno;
 498                         do_fixup_by_path(blob, path, "bus-range", &tmp, 8, 1);
 499         }
 500 #endif
 501 #ifdef CONFIG_PCIE2
 502                 path = fdt_getprop(blob, node, "pci2", NULL);
 503                 if (path) {
 504                         tmp[1] = pcie2_hose.last_busno
 505                                 - pcie2_hose.first_busno;
 506                         do_fixup_by_path(blob, path, "bus-range", &tmp, 8, 1);
 507                 }
 508 #endif
 509         }
 510 }
 511 #endif
 512
 513 /*
 514  * get_board_sys_clk
 515  * Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 516  */
 517
 518 unsigned long
 519 get_board_sys_clk(ulong dummy)
 520 {
 521         u8 i;
 522         ulong val = 0;
 523         ulong a;
 524
 525         a = PIXIS_BASE + PIXIS_SPD;
 526         i = in8(a);
 527         i &= 0x07;
 528
 529         switch (i) {
 530         case 0:
 531                 val = 33333000;
 532                 break;
 533         case 1:
 534                 val = 39999600;
 535                 break;
 536         case 2:
 537                 val = 49999500;
 538                 break;
 539         case 3:
 540                 val = 66666000;
 541                 break;
 542         case 4:
 543                 val = 83332500;
 544                 break;
 545         case 5:
 546                 val = 99999000;
 547                 break;
 548         case 6:
 549                 val = 133332000;
 550                 break;
 551         case 7:
 552                 val = 166665000;
 553                 break;
 554         }
 555
 556         return val;
 557 }