board/freescale/mpc8540ads/mpc8540ads.c

   1 /*
   2  * Copyright 2004 Freescale Semiconductor.
   3  * (C) Copyright 2002,2003, Motorola Inc.
   4  * Xianghua Xiao, (X.Xiao@motorola.com)
   5  *
   6  * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27
  28 #include <common.h>
  29 #include <pci.h>
  30 #include <asm/processor.h>
  31 #include <asm/mmu.h>
  32 #include <asm/immap_85xx.h>
  33 #include <asm/fsl_ddr_sdram.h>
  34 #include <libfdt.h>
  35 #include <fdt_support.h>
  36
  37 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  38 extern void ddr_enable_ecc(unsigned int dram_size);
  39 #endif
  40
  41 void local_bus_init(void);
  42
  43 int checkboard (void)
  44 {
  45         puts("Board: ADS\n");
  46
  47 #ifdef CONFIG_PCI
  48         printf("PCI1: 32 bit, %d MHz (compiled)\n",
  49                CONFIG_SYS_CLK_FREQ / 1000000);
  50 #else
  51         printf("PCI1: disabled\n");
  52 #endif
  53
  54         /*
  55          * Initialize local bus.
  56          */
  57         local_bus_init();
  58
  59         return 0;
  60 }
  61
  62 /*
  63  * Initialize Local Bus
  64  */
  65
  66 void
  67 local_bus_init(void)
  68 {
  69         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
  70         volatile fsl_lbc_t *lbc = LBC_BASE_ADDR;
  71
  72         uint clkdiv;
  73         uint lbc_hz;
  74         sys_info_t sysinfo;
  75
  76         /*
  77          * Errata LBC11.
  78          * Fix Local Bus clock glitch when DLL is enabled.
  79          *
  80          * If localbus freq is < 66MHz, DLL bypass mode must be used.
  81          * If localbus freq is > 133MHz, DLL can be safely enabled.
  82          * Between 66 and 133, the DLL is enabled with an override workaround.
  83          */
  84
  85         get_sys_info(&sysinfo);
  86         clkdiv = lbc->lcrr & LCRR_CLKDIV;
  87         lbc_hz = sysinfo.freqSystemBus / 1000000 / clkdiv;
  88
  89         if (lbc_hz < 66) {
  90                 lbc->lcrr = CONFIG_SYS_LBC_LCRR | 0x80000000;   /* DLL Bypass */
  91
  92         } else if (lbc_hz >= 133) {
  93                 lbc->lcrr = CONFIG_SYS_LBC_LCRR & (~0x80000000); /* DLL Enabled */
  94
  95         } else {
  96                 /*
  97                  * On REV1 boards, need to change CLKDIV before enable DLL.
  98                  * Default CLKDIV is 8, change it to 4 temporarily.
  99                  */
 100                 uint pvr = get_pvr();
 101                 uint temp_lbcdll = 0;
 102
 103                 if (pvr == PVR_85xx_REV1) {
 104                         /* FIXME: Justify the high bit here. */
 105                         lbc->lcrr = 0x10000004;
 106                 }
 107
 108                 lbc->lcrr = CONFIG_SYS_LBC_LCRR & (~0x80000000); /* DLL Enabled */
 109                 udelay(200);
 110
 111                 /*
 112                  * Sample LBC DLL ctrl reg, upshift it to set the
 113                  * override bits.
 114                  */
 115                 temp_lbcdll = gur->lbcdllcr;
 116                 gur->lbcdllcr = (((temp_lbcdll & 0xff) << 16) | 0x80000000);
 117                 asm("sync;isync;msync");
 118         }
 119 }
 120
 121
 122 /*
 123  * Initialize SDRAM memory on the Local Bus.
 124  */
 125
 126 void
 127 sdram_init(void)
 128 {
 129         volatile fsl_lbc_t *lbc = LBC_BASE_ADDR;
 130         uint *sdram_addr = (uint *)CONFIG_SYS_LBC_SDRAM_BASE;
 131
 132         puts("    SDRAM: ");
 133         print_size (CONFIG_SYS_LBC_SDRAM_SIZE * 1024 * 1024, "\n");
 134
 135         /*
 136          * Setup SDRAM Base and Option Registers
 137          */
 138         set_lbc_or(2, CONFIG_SYS_OR2_PRELIM);
 139         set_lbc_br(2, CONFIG_SYS_BR2_PRELIM);
 140         lbc->lbcr = CONFIG_SYS_LBC_LBCR;
 141         asm("msync");
 142
 143         lbc->lsrt = CONFIG_SYS_LBC_LSRT;
 144         lbc->mrtpr = CONFIG_SYS_LBC_MRTPR;
 145         asm("sync");
 146
 147         /*
 148          * Configure the SDRAM controller.
 149          */
 150         lbc->lsdmr = CONFIG_SYS_LBC_LSDMR_1;
 151         asm("sync");
 152         *sdram_addr = 0xff;
 153         ppcDcbf((unsigned long) sdram_addr);
 154         udelay(100);
 155
 156         lbc->lsdmr = CONFIG_SYS_LBC_LSDMR_2;
 157         asm("sync");
 158         *sdram_addr = 0xff;
 159         ppcDcbf((unsigned long) sdram_addr);
 160         udelay(100);
 161
 162         lbc->lsdmr = CONFIG_SYS_LBC_LSDMR_3;
 163         asm("sync");
 164         *sdram_addr = 0xff;
 165         ppcDcbf((unsigned long) sdram_addr);
 166         udelay(100);
 167
 168         lbc->lsdmr = CONFIG_SYS_LBC_LSDMR_4;
 169         asm("sync");
 170         *sdram_addr = 0xff;
 171         ppcDcbf((unsigned long) sdram_addr);
 172         udelay(100);
 173
 174         lbc->lsdmr = CONFIG_SYS_LBC_LSDMR_5;
 175         asm("sync");
 176         *sdram_addr = 0xff;
 177         ppcDcbf((unsigned long) sdram_addr);
 178         udelay(100);
 179 }
 180
 181 #if !defined(CONFIG_SPD_EEPROM)
 182 /*************************************************************************
 183  *  fixed sdram init -- doesn't use serial presence detect.
 184  ************************************************************************/
 185 phys_size_t fixed_sdram(void)
 186 {
 187   #ifndef CONFIG_SYS_RAMBOOT
 188         volatile ccsr_ddr_t *ddr= (void *)(CONFIG_SYS_MPC85xx_DDR_ADDR);
 189
 190         ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
 191         ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
 192         ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
 193         ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
 194         ddr->sdram_mode = CONFIG_SYS_DDR_MODE;
 195         ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
 196     #if defined (CONFIG_DDR_ECC)
 197         ddr->err_disable = 0x0000000D;
 198         ddr->err_sbe = 0x00ff0000;
 199     #endif
 200         asm("sync;isync;msync");
 201         udelay(500);
 202     #if defined (CONFIG_DDR_ECC)
 203         /* Enable ECC checking */
 204         ddr->sdram_cfg = (CONFIG_SYS_DDR_CONTROL | 0x20000000);
 205     #else
 206         ddr->sdram_cfg = CONFIG_SYS_DDR_CONTROL;
 207     #endif
 208         asm("sync; isync; msync");
 209         udelay(500);
 210   #endif
 211         return CONFIG_SYS_SDRAM_SIZE * 1024 * 1024;
 212 }
 213 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 214
 215
 216 #if defined(CONFIG_PCI)
 217 /*
 218  * Initialize PCI Devices, report devices found.
 219  */
 220
 221
 222 static struct pci_controller hose;
 223
 224 #endif  /* CONFIG_PCI */
 225
 226
 227 void
 228 pci_init_board(void)
 229 {
 230 #ifdef CONFIG_PCI
 231         pci_mpc85xx_init(&hose);
 232 #endif /* CONFIG_PCI */
 233 }
 234
 235
 236 #if defined(CONFIG_OF_BOARD_SETUP)
 237 void
 238 ft_board_setup(void *blob, bd_t *bd)
 239 {
 240         int node, tmp[2];
 241         const char *path;
 242
 243         ft_cpu_setup(blob, bd);
 244
 245         node = fdt_path_offset(blob, "/aliases");
 246         tmp[0] = 0;
 247         if (node >= 0) {
 248 #ifdef CONFIG_PCI
 249                 path = fdt_getprop(blob, node, "pci0", NULL);
 250                 if (path) {
 251                         tmp[1] = hose.last_busno - hose.first_busno;
 252                         do_fixup_by_path(blob, path, "bus-range", &tmp, 8, 1);
 253                 }
 254 #endif
 255         }
 256 }
 257 #endif