board/freescale/ls1088a/ls1088a.c

   1 /*
   2  * Copyright 2017 NXP
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6 #include <common.h>
   7 #include <i2c.h>
   8 #include <malloc.h>
   9 #include <errno.h>
  10 #include <netdev.h>
  11 #include <fsl_ifc.h>
  12 #include <fsl_ddr.h>
  13 #include <fsl_sec.h>
  14 #include <asm/io.h>
  15 #include <fdt_support.h>
  16 #include <libfdt.h>
  17 #include <fsl-mc/fsl_mc.h>
  18 #include <environment.h>
  19 #include <asm/arch-fsl-layerscape/soc.h>
  20 #include <asm/arch/ppa.h>
  21 #include <hwconfig.h>
  22 #include <asm/arch/fsl_serdes.h>
  23 #include <asm/arch/soc.h>
  24
  25 #include "../common/qixis.h"
  26 #include "ls1088a_qixis.h"
  27 #include "../common/vid.h"
  28 #include <fsl_immap.h>
  29
  30 DECLARE_GLOBAL_DATA_PTR;
  31
  32 int board_early_init_f(void)
  33 {
  34         fsl_lsch3_early_init_f();
  35         return 0;
  36 }
  37
  38 #ifdef CONFIG_FSL_QIXIS
  39 unsigned long long get_qixis_addr(void)
  40 {
  41         unsigned long long addr;
  42
  43         if (gd->flags & GD_FLG_RELOC)
  44                 addr = QIXIS_BASE_PHYS;
  45         else
  46                 addr = QIXIS_BASE_PHYS_EARLY;
  47
  48         /*
  49          * IFC address under 256MB is mapped to 0x30000000, any address above
  50          * is mapped to 0x5_10000000 up to 4GB.
  51          */
  52         addr = addr  > 0x10000000 ? addr + 0x500000000ULL : addr + 0x30000000;
  53
  54         return addr;
  55 }
  56 #endif
  57
  58 #if defined(CONFIG_VID)
  59 int init_func_vid(void)
  60 {
  61         if (adjust_vdd(0) < 0)
  62                 printf("core voltage not adjusted\n");
  63
  64         return 0;
  65 }
  66 #endif
  67
  68 #if !defined(CONFIG_SPL_BUILD)
  69 int checkboard(void)
  70 {
  71         char buf[64];
  72         u8 sw;
  73         static const char *const freq[] = {"100", "125", "156.25",
  74                                             "100 separate SSCG"};
  75         int clock;
  76
  77 #ifdef CONFIG_TARGET_LS1088AQDS
  78         printf("Board: LS1088A-QDS, ");
  79 #else
  80         printf("Board: LS1088A-RDB, ");
  81 #endif
  82
  83         sw = QIXIS_READ(arch);
  84         printf("Board Arch: V%d, ", sw >> 4);
  85
  86 #ifdef CONFIG_TARGET_LS1088AQDS
  87         printf("Board version: %c, boot from ", (sw & 0xf) + 'A' - 1);
  88 #else
  89         printf("Board version: %c, boot from ", (sw & 0xf) + 'A');
  90 #endif
  91
  92         memset((u8 *)buf, 0x00, ARRAY_SIZE(buf));
  93
  94         sw = QIXIS_READ(brdcfg[0]);
  95         sw = (sw & QIXIS_LBMAP_MASK) >> QIXIS_LBMAP_SHIFT;
  96
  97 #ifdef CONFIG_SD_BOOT
  98         puts("SD card\n");
  99 #endif
 100         switch (sw) {
 101 #ifdef CONFIG_TARGET_LS1088AQDS
 102         case 0:
 103         case 1:
 104         case 2:
 105         case 3:
 106         case 4:
 107         case 5:
 108         case 6:
 109         case 7:
 110                 printf("vBank: %d\n", sw);
 111                 break;
 112         case 8:
 113                 puts("PromJet\n");
 114                 break;
 115         case 15:
 116                 puts("IFCCard\n");
 117                 break;
 118         case 14:
 119 #else
 120         case 0:
 121 #endif
 122                 puts("QSPI:");
 123                 sw = QIXIS_READ(brdcfg[0]);
 124                 sw = (sw & QIXIS_QMAP_MASK) >> QIXIS_QMAP_SHIFT;
 125                 if (sw == 0 || sw == 4)
 126                         puts("0\n");
 127                 else if (sw == 1)
 128                         puts("1\n");
 129                 else
 130                         puts("EMU\n");
 131                 break;
 132
 133         default:
 134                 printf("invalid setting of SW%u\n", QIXIS_LBMAP_SWITCH);
 135                 break;
 136         }
 137
 138 #ifdef CONFIG_TARGET_LS1088AQDS
 139         printf("FPGA: v%d (%s), build %d",
 140                (int)QIXIS_READ(scver), qixis_read_tag(buf),
 141                (int)qixis_read_minor());
 142         /* the timestamp string contains "\n" at the end */
 143         printf(" on %s", qixis_read_time(buf));
 144 #else
 145         printf("CPLD: v%d.%d\n", QIXIS_READ(scver), QIXIS_READ(tagdata));
 146 #endif
 147
 148         /*
 149          * Display the actual SERDES reference clocks as configured by the
 150          * dip switches on the board.  Note that the SWx registers could
 151          * technically be set to force the reference clocks to match the
 152          * values that the SERDES expects (or vice versa).  For now, however,
 153          * we just display both values and hope the user notices when they
 154          * don't match.
 155          */
 156         puts("SERDES1 Reference : ");
 157         sw = QIXIS_READ(brdcfg[2]);
 158         clock = (sw >> 6) & 3;
 159         printf("Clock1 = %sMHz ", freq[clock]);
 160         clock = (sw >> 4) & 3;
 161         printf("Clock2 = %sMHz", freq[clock]);
 162
 163         puts("\nSERDES2 Reference : ");
 164         clock = (sw >> 2) & 3;
 165         printf("Clock1 = %sMHz ", freq[clock]);
 166         clock = (sw >> 0) & 3;
 167         printf("Clock2 = %sMHz\n", freq[clock]);
 168
 169         return 0;
 170 }
 171
 172 bool if_board_diff_clk(void)
 173 {
 174 #ifdef CONFIG_TARGET_LS1088AQDS
 175         u8 diff_conf = QIXIS_READ(brdcfg[11]);
 176         return diff_conf & 0x40;
 177 #else
 178         u8 diff_conf = QIXIS_READ(dutcfg[11]);
 179         return diff_conf & 0x80;
 180 #endif
 181 }
 182
 183 unsigned long get_board_sys_clk(void)
 184 {
 185         u8 sysclk_conf = QIXIS_READ(brdcfg[1]);
 186
 187         switch (sysclk_conf & 0x0f) {
 188         case QIXIS_SYSCLK_83:
 189                 return 83333333;
 190         case QIXIS_SYSCLK_100:
 191                 return 100000000;
 192         case QIXIS_SYSCLK_125:
 193                 return 125000000;
 194         case QIXIS_SYSCLK_133:
 195                 return 133333333;
 196         case QIXIS_SYSCLK_150:
 197                 return 150000000;
 198         case QIXIS_SYSCLK_160:
 199                 return 160000000;
 200         case QIXIS_SYSCLK_166:
 201                 return 166666666;
 202         }
 203
 204         return 66666666;
 205 }
 206
 207 unsigned long get_board_ddr_clk(void)
 208 {
 209         u8 ddrclk_conf = QIXIS_READ(brdcfg[1]);
 210
 211         if (if_board_diff_clk())
 212                 return get_board_sys_clk();
 213         switch ((ddrclk_conf & 0x30) >> 4) {
 214         case QIXIS_DDRCLK_100:
 215                 return 100000000;
 216         case QIXIS_DDRCLK_125:
 217                 return 125000000;
 218         case QIXIS_DDRCLK_133:
 219                 return 133333333;
 220         }
 221
 222         return 66666666;
 223 }
 224
 225 int select_i2c_ch_pca9547(u8 ch)
 226 {
 227         int ret;
 228
 229         ret = i2c_write(I2C_MUX_PCA_ADDR_PRI, 0, 1, &ch, 1);
 230         if (ret) {
 231                 puts("PCA: failed to select proper channel\n");
 232                 return ret;
 233         }
 234
 235         return 0;
 236 }
 237
 238 void board_retimer_init(void)
 239 {
 240         u8 reg;
 241
 242         /* Retimer is connected to I2C1_CH5 */
 243         select_i2c_ch_pca9547(I2C_MUX_CH5);
 244
 245         /* Access to Control/Shared register */
 246         reg = 0x0;
 247         i2c_write(I2C_RETIMER_ADDR, 0xff, 1, &reg, 1);
 248
 249         /* Read device revision and ID */
 250         i2c_read(I2C_RETIMER_ADDR, 1, 1, &reg, 1);
 251         debug("Retimer version id = 0x%x\n", reg);
 252
 253         /* Enable Broadcast. All writes target all channel register sets */
 254         reg = 0x0c;
 255         i2c_write(I2C_RETIMER_ADDR, 0xff, 1, &reg, 1);
 256
 257         /* Reset Channel Registers */
 258         i2c_read(I2C_RETIMER_ADDR, 0, 1, &reg, 1);
 259         reg |= 0x4;
 260         i2c_write(I2C_RETIMER_ADDR, 0, 1, &reg, 1);
 261
 262         /* Set data rate as 10.3125 Gbps */
 263         reg = 0x90;
 264         i2c_write(I2C_RETIMER_ADDR, 0x60, 1, &reg, 1);
 265         reg = 0xb3;
 266         i2c_write(I2C_RETIMER_ADDR, 0x61, 1, &reg, 1);
 267         reg = 0x90;
 268         i2c_write(I2C_RETIMER_ADDR, 0x62, 1, &reg, 1);
 269         reg = 0xb3;
 270         i2c_write(I2C_RETIMER_ADDR, 0x63, 1, &reg, 1);
 271         reg = 0xcd;
 272         i2c_write(I2C_RETIMER_ADDR, 0x64, 1, &reg, 1);
 273
 274         /* Select VCO Divider to full rate (000) */
 275         i2c_read(I2C_RETIMER_ADDR, 0x2F, 1, &reg, 1);
 276         reg &= 0x0f;
 277         reg |= 0x70;
 278         i2c_write(I2C_RETIMER_ADDR, 0x2F, 1, &reg, 1);
 279
 280 #ifdef  CONFIG_TARGET_LS1088AQDS
 281         /* Retimer is connected to I2C1_CH5 */
 282         select_i2c_ch_pca9547(I2C_MUX_CH5);
 283
 284         /* Access to Control/Shared register */
 285         reg = 0x0;
 286         i2c_write(I2C_RETIMER_ADDR2, 0xff, 1, &reg, 1);
 287
 288         /* Read device revision and ID */
 289         i2c_read(I2C_RETIMER_ADDR2, 1, 1, &reg, 1);
 290         debug("Retimer version id = 0x%x\n", reg);
 291
 292         /* Enable Broadcast. All writes target all channel register sets */
 293         reg = 0x0c;
 294         i2c_write(I2C_RETIMER_ADDR2, 0xff, 1, &reg, 1);
 295
 296         /* Reset Channel Registers */
 297         i2c_read(I2C_RETIMER_ADDR2, 0, 1, &reg, 1);
 298         reg |= 0x4;
 299         i2c_write(I2C_RETIMER_ADDR2, 0, 1, &reg, 1);
 300
 301         /* Set data rate as 10.3125 Gbps */
 302         reg = 0x90;
 303         i2c_write(I2C_RETIMER_ADDR2, 0x60, 1, &reg, 1);
 304         reg = 0xb3;
 305         i2c_write(I2C_RETIMER_ADDR2, 0x61, 1, &reg, 1);
 306         reg = 0x90;
 307         i2c_write(I2C_RETIMER_ADDR2, 0x62, 1, &reg, 1);
 308         reg = 0xb3;
 309         i2c_write(I2C_RETIMER_ADDR2, 0x63, 1, &reg, 1);
 310         reg = 0xcd;
 311         i2c_write(I2C_RETIMER_ADDR2, 0x64, 1, &reg, 1);
 312
 313         /* Select VCO Divider to full rate (000) */
 314         i2c_read(I2C_RETIMER_ADDR2, 0x2F, 1, &reg, 1);
 315         reg &= 0x0f;
 316         reg |= 0x70;
 317         i2c_write(I2C_RETIMER_ADDR2, 0x2F, 1, &reg, 1);
 318 #endif
 319         /*return the default channel*/
 320         select_i2c_ch_pca9547(I2C_MUX_CH_DEFAULT);
 321 }
 322
 323 #ifdef CONFIG_MISC_INIT_R
 324 int misc_init_r(void)
 325 {
 326 #ifdef CONFIG_TARGET_LS1088ARDB
 327         u8 brdcfg5;
 328
 329         if (hwconfig("esdhc-force-sd")) {
 330                 brdcfg5 = QIXIS_READ(brdcfg[5]);
 331                 brdcfg5 &= ~BRDCFG5_SPISDHC_MASK;
 332                 brdcfg5 |= BRDCFG5_FORCE_SD;
 333                 QIXIS_WRITE(brdcfg[5], brdcfg5);
 334         }
 335 #endif
 336         return 0;
 337 }
 338 #endif
 339
 340 int i2c_multiplexer_select_vid_channel(u8 channel)
 341 {
 342         return select_i2c_ch_pca9547(channel);
 343 }
 344
 345 #ifdef CONFIG_TARGET_LS1088AQDS
 346 /* read the current value(SVDD) of the LTM Regulator Voltage */
 347 int get_serdes_volt(void)
 348 {
 349         int  ret, vcode = 0;
 350         u8 chan = PWM_CHANNEL0;
 351
 352         /* Select the PAGE 0 using PMBus commands PAGE for VDD */
 353         ret = i2c_write(I2C_SVDD_MONITOR_ADDR,
 354                         PMBUS_CMD_PAGE, 1, &chan, 1);
 355         if (ret) {
 356                 printf("VID: failed to select VDD Page 0\n");
 357                 return ret;
 358         }
 359
 360         /* Read the output voltage using PMBus command READ_VOUT */
 361         ret = i2c_read(I2C_SVDD_MONITOR_ADDR,
 362                        PMBUS_CMD_READ_VOUT, 1, (void *)&vcode, 2);
 363         if (ret) {
 364                 printf("VID: failed to read the volatge\n");
 365                 return ret;
 366         }
 367
 368         return vcode;
 369 }
 370
 371 int set_serdes_volt(int svdd)
 372 {
 373         int ret, vdd_last;
 374         u8 buff[5] = {0x04, PWM_CHANNEL0, PMBUS_CMD_VOUT_COMMAND,
 375                         svdd & 0xFF, (svdd & 0xFF00) >> 8};
 376
 377         /* Write the desired voltage code to the SVDD regulator */
 378         ret = i2c_write(I2C_SVDD_MONITOR_ADDR,
 379                         PMBUS_CMD_PAGE_PLUS_WRITE, 1, (void *)&buff, 5);
 380         if (ret) {
 381                 printf("VID: I2C failed to write to the volatge regulator\n");
 382                 return -1;
 383         }
 384
 385         /* Wait for the volatge to get to the desired value */
 386         do {
 387                 vdd_last = get_serdes_volt();
 388                 if (vdd_last < 0) {
 389                         printf("VID: Couldn't read sensor abort VID adjust\n");
 390                         return -1;
 391                 }
 392         } while (vdd_last != svdd);
 393
 394         return 1;
 395 }
 396 #else
 397 int get_serdes_volt(void)
 398 {
 399         return 0;
 400 }
 401
 402 int set_serdes_volt(int svdd)
 403 {
 404         int ret;
 405         u8 brdcfg4;
 406
 407         printf("SVDD changing of RDB\n");
 408
 409         /* Read the BRDCFG54 via CLPD */
 410         ret = i2c_read(CONFIG_SYS_I2C_FPGA_ADDR,
 411                        QIXIS_BRDCFG4_OFFSET, 1, (void *)&brdcfg4, 1);
 412         if (ret) {
 413                 printf("VID: I2C failed to read the CPLD BRDCFG4\n");
 414                 return -1;
 415         }
 416
 417         brdcfg4 = brdcfg4 | 0x08;
 418
 419         /* Write to the BRDCFG4 */
 420         ret = i2c_write(CONFIG_SYS_I2C_FPGA_ADDR,
 421                         QIXIS_BRDCFG4_OFFSET, 1, (void *)&brdcfg4, 1);
 422         if (ret) {
 423                 debug("VID: I2C failed to set the SVDD CPLD BRDCFG4\n");
 424                 return -1;
 425         }
 426
 427         /* Wait for the volatge to get to the desired value */
 428         udelay(10000);
 429
 430         return 1;
 431 }
 432 #endif
 433
 434 /* this function disables the SERDES, changes the SVDD Voltage and enables it*/
 435 int board_adjust_vdd(int vdd)
 436 {
 437         int ret = 0;
 438
 439         debug("%s: vdd = %d\n", __func__, vdd);
 440
 441         /* Special settings to be performed when voltage is 900mV */
 442         if (vdd == 900) {
 443                 ret = setup_serdes_volt(vdd);
 444                 if (ret < 0) {
 445                         ret = -1;
 446                         goto exit;
 447                 }
 448         }
 449 exit:
 450         return ret;
 451 }
 452
 453 int board_init(void)
 454 {
 455         init_final_memctl_regs();
 456 #if defined(CONFIG_TARGET_LS1088ARDB) && defined(CONFIG_FSL_MC_ENET)
 457         u32 __iomem *irq_ccsr = (u32 __iomem *)ISC_BASE;
 458 #endif
 459
 460         select_i2c_ch_pca9547(I2C_MUX_CH_DEFAULT);
 461         board_retimer_init();
 462
 463 #ifdef CONFIG_ENV_IS_NOWHERE
 464         gd->env_addr = (ulong)&default_environment[0];
 465 #endif
 466
 467 #if defined(CONFIG_TARGET_LS1088ARDB) && defined(CONFIG_FSL_MC_ENET)
 468         /* invert AQR105 IRQ pins polarity */
 469         out_le32(irq_ccsr + IRQCR_OFFSET / 4, AQR105_IRQ_MASK);
 470 #endif
 471
 472 #ifdef CONFIG_FSL_CAAM
 473         sec_init();
 474 #endif
 475 #ifdef CONFIG_FSL_LS_PPA
 476         ppa_init();
 477 #endif
 478         return 0;
 479 }
 480
 481 void detail_board_ddr_info(void)
 482 {
 483         puts("\nDDR    ");
 484         print_size(gd->bd->bi_dram[0].size + gd->bd->bi_dram[1].size, "");
 485         print_ddr_info(0);
 486 }
 487
 488 #if defined(CONFIG_ARCH_MISC_INIT)
 489 int arch_misc_init(void)
 490 {
 491         return 0;
 492 }
 493 #endif
 494
 495 #ifdef CONFIG_FSL_MC_ENET
 496 void fdt_fixup_board_enet(void *fdt)
 497 {
 498         int offset;
 499
 500         offset = fdt_path_offset(fdt, "/fsl-mc");
 501
 502         if (offset < 0)
 503                 offset = fdt_path_offset(fdt, "/fsl,dprc@0");
 504
 505         if (offset < 0) {
 506                 printf("%s: ERROR: fsl-mc node not found in device tree (error %d)\n",
 507                        __func__, offset);
 508                 return;
 509         }
 510
 511         if ((get_mc_boot_status() == 0) && (get_dpl_apply_status() == 0))
 512                 fdt_status_okay(fdt, offset);
 513         else
 514                 fdt_status_fail(fdt, offset);
 515 }
 516 #endif
 517
 518 #ifdef CONFIG_OF_BOARD_SETUP
 519 void fsl_fdt_fixup_flash(void *fdt)
 520 {
 521         int offset;
 522
 523 /*
 524  * IFC-NOR and QSPI are muxed on SoC.
 525  * So disable IFC node in dts if QSPI is enabled or
 526  * disable QSPI node in dts in case QSPI is not enabled.
 527  */
 528
 529 #ifdef CONFIG_FSL_QSPI
 530         offset = fdt_path_offset(fdt, "/soc/ifc/nor");
 531
 532         if (offset < 0)
 533                 offset = fdt_path_offset(fdt, "/ifc/nor");
 534 #else
 535         offset = fdt_path_offset(fdt, "/soc/quadspi");
 536
 537         if (offset < 0)
 538                 offset = fdt_path_offset(fdt, "/quadspi");
 539 #endif
 540         if (offset < 0)
 541                 return;
 542
 543         fdt_status_disabled(fdt, offset);
 544 }
 545
 546 int ft_board_setup(void *blob, bd_t *bd)
 547 {
 548         int err, i;
 549         u64 base[CONFIG_NR_DRAM_BANKS];
 550         u64 size[CONFIG_NR_DRAM_BANKS];
 551
 552         ft_cpu_setup(blob, bd);
 553
 554         /* fixup DT for the two GPP DDR banks */
 555         for (i = 0; i < CONFIG_NR_DRAM_BANKS; i++) {
 556                 base[i] = gd->bd->bi_dram[i].start;
 557                 size[i] = gd->bd->bi_dram[i].size;
 558         }
 559
 560 #ifdef CONFIG_RESV_RAM
 561         /* reduce size if reserved memory is within this bank */
 562         if (gd->arch.resv_ram >= base[0] &&
 563             gd->arch.resv_ram < base[0] + size[0])
 564                 size[0] = gd->arch.resv_ram - base[0];
 565         else if (gd->arch.resv_ram >= base[1] &&
 566                  gd->arch.resv_ram < base[1] + size[1])
 567                 size[1] = gd->arch.resv_ram - base[1];
 568 #endif
 569
 570         fdt_fixup_memory_banks(blob, base, size, CONFIG_NR_DRAM_BANKS);
 571
 572         fsl_fdt_fixup_flash(blob);
 573
 574 #ifdef CONFIG_FSL_MC_ENET
 575         fdt_fixup_board_enet(blob);
 576         err = fsl_mc_ldpaa_exit(bd);
 577         if (err)
 578                 return err;
 579 #endif
 580
 581         return 0;
 582 }
 583 #endif
 584 #endif /* defined(CONFIG_SPL_BUILD) */