board/esd/pmc405/pmc405.c

   1 /*
   2  * (C) Copyright 2001-2003
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * (C) Copyright 2005
   6  * Matthias Fuchs, esd gmbh germany, matthias.fuchs@esd-electronics.com
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #include <common.h>
  28 #include <asm/processor.h>
  29 #include <command.h>
  30 #include <malloc.h>
  31
  32 DECLARE_GLOBAL_DATA_PTR;
  33
  34 extern void lxt971_no_sleep(void);
  35
  36 /* fpga configuration data - not compressed, generated by bin2c */
  37 const unsigned char fpgadata[] =
  38 {
  39 #include "fpgadata.c"
  40 };
  41 int filesize = sizeof(fpgadata);
  42
  43 int board_early_init_f (void)
  44 {
  45         /*
  46          * IRQ 0-15  405GP internally generated; active high; level sensitive
  47          * IRQ 16    405GP internally generated; active low; level sensitive
  48          * IRQ 17-24 RESERVED
  49          * IRQ 25 (EXT IRQ 0) CAN0; active low; level sensitive
  50          * IRQ 26 (EXT IRQ 1) SER0 ; active low; level sensitive
  51          * IRQ 27 (EXT IRQ 2) SER1; active low; level sensitive
  52          * IRQ 28 (EXT IRQ 3) FPGA 0; active low; level sensitive
  53          * IRQ 29 (EXT IRQ 4) FPGA 1; active low; level sensitive
  54          * IRQ 30 (EXT IRQ 5) PCI INTA; active low; level sensitive
  55          * IRQ 31 (EXT IRQ 6) COMPACT FLASH; active high; level sensitive
  56          */
  57         mtdcr(uicsr, 0xFFFFFFFF); /* clear all ints */
  58         mtdcr(uicer, 0x00000000); /* disable all ints */
  59         mtdcr(uiccr, 0x00000000); /* set all to be non-critical*/
  60         mtdcr(uicpr, 0xFFFFFF81); /* set int polarities */
  61         mtdcr(uictr, 0x10000000); /* set int trigger levels */
  62         mtdcr(uicvcr, 0x00000001); /* set vect base=0, INT0 highest priority */
  63         mtdcr(uicsr, 0xFFFFFFFF); /* clear all ints */
  64
  65         /*
  66          * EBC Configuration Register:
  67          * set ready timeout to 512 ebc-clks -> ca. 15 us
  68          */
  69         mtebc (epcr, 0xa8400000);
  70
  71         /*
  72          * Setup GPIO pins
  73          */
  74         mtdcr(cntrl0, mfdcr(cntrl0) | ((CONFIG_SYS_FPGA_INIT | \
  75                                         CONFIG_SYS_FPGA_DONE | \
  76                                         CONFIG_SYS_XEREADY | \
  77                                         CONFIG_SYS_NONMONARCH | \
  78                                         CONFIG_SYS_REV1_2) << 5));
  79
  80         if (!(in32(GPIO0_IR) & CONFIG_SYS_REV1_2)) {
  81                 /* rev 1.2 boards */
  82                 mtdcr(cntrl0, mfdcr(cntrl0) | ((CONFIG_SYS_INTA_FAKE | \
  83                                                 CONFIG_SYS_SELF_RST) << 5));
  84         }
  85
  86         out32(GPIO0_OR, 0);
  87         /* setup for output */
  88         out32(GPIO0_TCR, CONFIG_SYS_FPGA_PRG | CONFIG_SYS_FPGA_CLK | \
  89               CONFIG_SYS_FPGA_DATA | CONFIG_SYS_XEREADY);
  90
  91         /*
  92          * - check if rev1_2 is low, then:
  93          * - set/reset CONFIG_SYS_INTA_FAKE/CONFIG_SYS_SELF_RST
  94          *   in TCR to assert INTA# or SELFRST#
  95          */
  96         return 0;
  97 }
  98
  99 int misc_init_r (void)
 100 {
 101         /* adjust flash start and offset */
 102         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
 103         gd->bd->bi_flashoffset = 0;
 104
 105         /* deassert EREADY# */
 106         out32(GPIO0_OR, in32(GPIO0_OR) | CONFIG_SYS_XEREADY);
 107         return (0);
 108 }
 109
 110 ushort pmc405_pci_subsys_deviceid(void)
 111 {
 112         ulong val;
 113         val = in32(GPIO0_IR);
 114         if (!(val & CONFIG_SYS_REV1_2)) { /* low=rev1.2 */
 115                 /* check monarch# signal */
 116                 if (val & CONFIG_SYS_NONMONARCH)
 117                         return CONFIG_SYS_PCI_SUBSYS_DEVICEID_NONMONARCH;
 118                 return CONFIG_SYS_PCI_SUBSYS_DEVICEID_MONARCH;
 119         }
 120         return CONFIG_SYS_PCI_SUBSYS_DEVICEID_NONMONARCH;
 121 }
 122
 123 /*
 124  * Check Board Identity
 125  */
 126 int checkboard (void)
 127 {
 128         ulong val;
 129
 130         char str[64];
 131         int i = getenv_r ("serial#", str, sizeof(str));
 132
 133         puts ("Board: ");
 134
 135         if (i == -1)
 136                 puts ("### No HW ID - assuming PMC405");
 137         else
 138                 puts(str);
 139
 140         val = in32(GPIO0_IR);
 141         if (!(val & CONFIG_SYS_REV1_2)) { /* low=rev1.2 */
 142                 puts(" rev1.2 (");
 143                 if (val & CONFIG_SYS_NONMONARCH) /* monarch# signal */
 144                         puts("non-");
 145                 puts("monarch)");
 146         } else
 147                 puts(" <=rev1.1");
 148
 149         putc ('\n');
 150
 151         return 0;
 152 }
 153
 154 void reset_phy(void)
 155 {
 156 #ifdef CONFIG_LXT971_NO_SLEEP
 157
 158         /*
 159          * Disable sleep mode in LXT971
 160          */
 161         lxt971_no_sleep();
 162 #endif
 163 }