board/cadence/xtfpga/xtfpga.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007 - 2013 Tensilica Inc.
   4  * (C) Copyright 2014 - 2016 Cadence Design Systems Inc.
   5  */
   6
   7 #include <common.h>
   8 #include <command.h>
   9 #include <dm.h>
  10 #include <init.h>
  11 #include <dm/platform_data/net_ethoc.h>
  12 #include <env.h>
  13 #include <linux/ctype.h>
  14 #include <linux/string.h>
  15 #include <linux/stringify.h>
  16 #include <asm/global_data.h>
  17
  18 DECLARE_GLOBAL_DATA_PTR;
  19
  20 /*
  21  * Check board idendity.
  22  * (Print information about the board to stdout.)
  23  */
  24
  25
  26 #if defined(CONFIG_XTFPGA_LX60)
  27 const char *board = "XT_AV60";
  28 const char *description = "Avnet Xilinx LX60 FPGA Evaluation Board / ";
  29 #elif defined(CONFIG_XTFPGA_LX110)
  30 const char *board = "XT_AV110";
  31 const char *description = "Avnet Xilinx Virtex-5 LX110 Evaluation Kit / ";
  32 #elif defined(CONFIG_XTFPGA_LX200)
  33 const char *board = "XT_AV200";
  34 const char *description = "Avnet Xilinx Virtex-4 LX200 Evaluation Kit / ";
  35 #elif defined(CONFIG_XTFPGA_ML605)
  36 const char *board = "XT_ML605";
  37 const char *description = "Xilinx Virtex-6 FPGA ML605 Evaluation Kit / ";
  38 #elif defined(CONFIG_XTFPGA_KC705)
  39 const char *board = "XT_KC705";
  40 const char *description = "Xilinx Kintex-7 FPGA KC705 Evaluation Kit / ";
  41 #else
  42 const char *board = "<unknown>";
  43 const char *description = "";
  44 #endif
  45
  46 int checkboard(void)
  47 {
  48         printf("Board: %s: %sTensilica bitstream\n", board, description);
  49         return 0;
  50 }
  51
  52 int dram_init_banksize(void)
  53 {
  54         return 0;
  55 }
  56
  57 int board_postclk_init(void)
  58 {
  59         /*
  60          * Obtain CPU clock frequency from board and cache in global
  61          * data structure (Hz). Return 0 on success (OK to continue),
  62          * else non-zero (hang).
  63          */
  64
  65 #ifdef CONFIG_SYS_FPGAREG_FREQ
  66         gd->cpu_clk = (*(volatile unsigned long *)CONFIG_SYS_FPGAREG_FREQ);
  67 #else
  68         /* early Tensilica bitstreams lack this reg, but most run at 50 MHz */
  69         gd->cpu_clk = 50000000UL;
  70 #endif
  71         return 0;
  72 }
  73
  74 /*
  75  *  Miscellaneous late initializations.
  76  *  The environment has been set up, so we can set the Ethernet address.
  77  */
  78
  79 int misc_init_r(void)
  80 {
  81 #ifdef CONFIG_CMD_NET
  82         /*
  83          * Initialize ethernet environment variables and board info.
  84          * Default MAC address comes from CONFIG_ETHADDR + DIP switches 1-6.
  85          */
  86
  87         char *s = env_get("ethaddr");
  88         if (s == 0) {
  89                 unsigned int x;
  90                 char s[] = __stringify(CONFIG_ETHBASE);
  91                 x = (*(volatile u32 *)CONFIG_SYS_FPGAREG_DIPSW)
  92                         & FPGAREG_MAC_MASK;
  93                 sprintf(&s[15], "%02x", x);
  94                 env_set("ethaddr", s);
  95         }
  96 #endif /* CONFIG_CMD_NET */
  97
  98         return 0;
  99 }
 100
 101 U_BOOT_DEVICE(sysreset) = {
 102         .name = "xtfpga_sysreset",
 103 };
 104
 105 static struct ethoc_eth_pdata ethoc_pdata = {
 106         .eth_pdata = {
 107                 .iobase = CONFIG_SYS_ETHOC_BASE,
 108         },
 109         .packet_base = CONFIG_SYS_ETHOC_BUFFER_ADDR,
 110 };
 111
 112 U_BOOT_DEVICE(ethoc) = {
 113         .name = "ethoc",
 114         .platdata = &ethoc_pdata,
 115 };