board/aries/ma5d4evk/ma5d4evk.c

   1 /*
   2  * Copyright (C) 2015 Marek Vasut <marex@denx.de>
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <common.h>
   8 #include <asm/io.h>
   9 #include <asm/arch/at91_common.h>
  10 #include <asm/arch/at91_pmc.h>
  11 #include <asm/arch/at91_rstc.h>
  12 #include <asm/arch/atmel_mpddrc.h>
  13 #include <asm/arch/atmel_usba_udc.h>
  14 #include <asm/arch/gpio.h>
  15 #include <asm/arch/clk.h>
  16 #include <asm/arch/sama5d3_smc.h>
  17 #include <asm/arch/sama5d4.h>
  18 #include <atmel_hlcdc.h>
  19 #include <atmel_mci.h>
  20 #include <lcd.h>
  21 #include <mmc.h>
  22 #include <net.h>
  23 #include <netdev.h>
  24 #include <spi.h>
  25 #include <spl.h>
  26 #include <version.h>
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 #ifdef CONFIG_ATMEL_SPI
  31 int spi_cs_is_valid(unsigned int bus, unsigned int cs)
  32 {
  33         return bus == 0 && cs == 0;
  34 }
  35
  36 void spi_cs_activate(struct spi_slave *slave)
  37 {
  38         at91_set_pio_output(AT91_PIO_PORTC, 3, 0);
  39 }
  40
  41 void spi_cs_deactivate(struct spi_slave *slave)
  42 {
  43         at91_set_pio_output(AT91_PIO_PORTC, 3, 1);
  44 }
  45
  46 static void ma5d4evk_spi0_hw_init(void)
  47 {
  48         at91_pio3_set_a_periph(AT91_PIO_PORTC, 0, 0);   /* SPI0_MISO */
  49         at91_pio3_set_a_periph(AT91_PIO_PORTC, 1, 0);   /* SPI0_MOSI */
  50         at91_pio3_set_a_periph(AT91_PIO_PORTC, 2, 0);   /* SPI0_SPCK */
  51
  52         at91_set_pio_output(AT91_PIO_PORTC, 3, 1);      /* SPI0_CS0 */
  53
  54         /* Enable clock */
  55         at91_periph_clk_enable(ATMEL_ID_SPI0);
  56 }
  57 #endif /* CONFIG_ATMEL_SPI */
  58
  59 #ifdef CONFIG_CMD_USB
  60 static void ma5d4evk_usb_hw_init(void)
  61 {
  62         at91_set_pio_output(AT91_PIO_PORTE, 11, 0);
  63         at91_set_pio_output(AT91_PIO_PORTE, 14, 0);
  64 }
  65 #endif
  66
  67 #ifdef CONFIG_LCD
  68 vidinfo_t panel_info = {
  69         .vl_col                 = 800,
  70         .vl_row                 = 480,
  71         .vl_clk                 = 33500000,
  72         .vl_bpix                = LCD_BPP,
  73         .vl_tft                 = 1,
  74         .vl_hsync_len           = 10,
  75         .vl_left_margin         = 89,
  76         .vl_right_margin        = 164,
  77         .vl_vsync_len           = 10,
  78         .vl_upper_margin        = 23,
  79         .vl_lower_margin        = 10,
  80         .mmio                   = ATMEL_BASE_LCDC,
  81 };
  82
  83 /* No power up/down pin for the LCD pannel */
  84 void lcd_enable(void)   { /* Empty! */ }
  85 void lcd_disable(void)  { /* Empty! */ }
  86
  87 unsigned int has_lcdc(void)
  88 {
  89         return 1;
  90 }
  91
  92 static void ma5d4evk_lcd_hw_init(void)
  93 {
  94         at91_pio3_set_a_periph(AT91_PIO_PORTA, 24, 1);  /* LCDPWM */
  95         at91_pio3_set_a_periph(AT91_PIO_PORTA, 25, 0);  /* LCDDISP */
  96         at91_pio3_set_a_periph(AT91_PIO_PORTA, 26, 0);  /* LCDVSYNC */
  97         at91_pio3_set_a_periph(AT91_PIO_PORTA, 27, 0);  /* LCDHSYNC */
  98         at91_pio3_set_a_periph(AT91_PIO_PORTA, 28, 0);  /* LCDDOTCK */
  99         at91_pio3_set_a_periph(AT91_PIO_PORTA, 29, 1);  /* LCDDEN */
 100
 101         at91_pio3_set_a_periph(AT91_PIO_PORTA,  0, 0);  /* LCDD0 */
 102         at91_pio3_set_a_periph(AT91_PIO_PORTA,  1, 0);  /* LCDD1 */
 103         at91_pio3_set_a_periph(AT91_PIO_PORTA,  2, 0);  /* LCDD2 */
 104         at91_pio3_set_a_periph(AT91_PIO_PORTA,  3, 0);  /* LCDD3 */
 105         at91_pio3_set_a_periph(AT91_PIO_PORTA,  4, 0);  /* LCDD4 */
 106         at91_pio3_set_a_periph(AT91_PIO_PORTA,  5, 0);  /* LCDD5 */
 107         at91_pio3_set_a_periph(AT91_PIO_PORTA,  6, 0);  /* LCDD6 */
 108         at91_pio3_set_a_periph(AT91_PIO_PORTA,  7, 0);  /* LCDD7 */
 109
 110         at91_pio3_set_a_periph(AT91_PIO_PORTA,  8, 0);  /* LCDD9 */
 111         at91_pio3_set_a_periph(AT91_PIO_PORTA,  9, 0);  /* LCDD8 */
 112         at91_pio3_set_a_periph(AT91_PIO_PORTA, 10, 0);  /* LCDD10 */
 113         at91_pio3_set_a_periph(AT91_PIO_PORTA, 11, 0);  /* LCDD11 */
 114         at91_pio3_set_a_periph(AT91_PIO_PORTA, 12, 0);  /* LCDD12 */
 115         at91_pio3_set_a_periph(AT91_PIO_PORTA, 13, 0);  /* LCDD13 */
 116         at91_pio3_set_a_periph(AT91_PIO_PORTA, 14, 0);  /* LCDD14 */
 117         at91_pio3_set_a_periph(AT91_PIO_PORTA, 15, 0);  /* LCDD15 */
 118
 119         at91_pio3_set_a_periph(AT91_PIO_PORTA, 16, 0);  /* LCDD16 */
 120         at91_pio3_set_a_periph(AT91_PIO_PORTA, 17, 0);  /* LCDD17 */
 121         at91_pio3_set_a_periph(AT91_PIO_PORTA, 18, 0);  /* LCDD18 */
 122         at91_pio3_set_a_periph(AT91_PIO_PORTA, 19, 0);  /* LCDD19 */
 123         at91_pio3_set_a_periph(AT91_PIO_PORTA, 20, 0);  /* LCDD20 */
 124         at91_pio3_set_a_periph(AT91_PIO_PORTA, 21, 0);  /* LCDD21 */
 125         at91_pio3_set_a_periph(AT91_PIO_PORTA, 22, 0);  /* LCDD22 */
 126         at91_pio3_set_a_periph(AT91_PIO_PORTA, 23, 0);  /* LCDD23 */
 127
 128         /* Enable clock */
 129         at91_periph_clk_enable(ATMEL_ID_LCDC);
 130 }
 131
 132 #endif /* CONFIG_LCD */
 133
 134 #ifdef CONFIG_GENERIC_ATMEL_MCI
 135 /* On-SoM eMMC */
 136 void ma5d4evk_mci0_hw_init(void)
 137 {
 138         at91_pio3_set_b_periph(AT91_PIO_PORTC, 5, 1);   /* MCI1 CDA */
 139         at91_pio3_set_b_periph(AT91_PIO_PORTC, 6, 1);   /* MCI1 DA0 */
 140         at91_pio3_set_b_periph(AT91_PIO_PORTC, 7, 1);   /* MCI1 DA1 */
 141         at91_pio3_set_b_periph(AT91_PIO_PORTC, 8, 1);   /* MCI1 DA2 */
 142         at91_pio3_set_b_periph(AT91_PIO_PORTC, 9, 1);   /* MCI1 DA3 */
 143         at91_pio3_set_b_periph(AT91_PIO_PORTC, 10, 1);  /* MCI1 DA4 */
 144         at91_pio3_set_b_periph(AT91_PIO_PORTC, 11, 1);  /* MCI1 DA5 */
 145         at91_pio3_set_b_periph(AT91_PIO_PORTC, 12, 1);  /* MCI1 DA6 */
 146         at91_pio3_set_b_periph(AT91_PIO_PORTC, 13, 1);  /* MCI1 DA7 */
 147         at91_pio3_set_b_periph(AT91_PIO_PORTC, 4, 0);   /* MCI1 CLK */
 148
 149         /*
 150          * As the mci io internal pull down is too strong, so if the io needs
 151          * external pull up, the pull up resistor will be very small, if so
 152          * the power consumption will increase, so disable the internal pull
 153          * down to save the power.
 154          */
 155         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 5, 0);
 156         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 6, 0);
 157         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 7, 0);
 158         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 8, 0);
 159         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 9, 0);
 160         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 10, 0);
 161         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 11, 0);
 162         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 12, 0);
 163         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 13, 0);
 164         at91_pio3_set_pio_pulldown(AT91_PIO_PORTC, 4, 0);
 165
 166         /* Enable clock */
 167         at91_periph_clk_enable(ATMEL_ID_MCI0);
 168 }
 169
 170 /* On-board MicroSD slot */
 171 void ma5d4evk_mci1_hw_init(void)
 172 {
 173         at91_pio3_set_c_periph(AT91_PIO_PORTE, 19, 1);  /* MCI1 CDA */
 174         at91_pio3_set_c_periph(AT91_PIO_PORTE, 20, 1);  /* MCI1 DA0 */
 175         at91_pio3_set_c_periph(AT91_PIO_PORTE, 21, 1);  /* MCI1 DA1 */
 176         at91_pio3_set_c_periph(AT91_PIO_PORTE, 22, 1);  /* MCI1 DA2 */
 177         at91_pio3_set_c_periph(AT91_PIO_PORTE, 23, 1);  /* MCI1 DA3 */
 178         at91_pio3_set_c_periph(AT91_PIO_PORTE, 18, 0);  /* MCI1 CLK */
 179
 180         /*
 181          * As the mci io internal pull down is too strong, so if the io needs
 182          * external pull up, the pull up resistor will be very small, if so
 183          * the power consumption will increase, so disable the internal pull
 184          * down to save the power.
 185          */
 186         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 18, 0);
 187         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 19, 0);
 188         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 20, 0);
 189         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 21, 0);
 190         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 22, 0);
 191         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 23, 0);
 192
 193         /* Deal with WP pin on the microSD slot. */
 194         at91_set_pio_output(AT91_PIO_PORTE, 16, 0);
 195         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 16, 1);
 196
 197         /* Enable clock */
 198         at91_periph_clk_enable(ATMEL_ID_MCI1);
 199 }
 200
 201 int board_mmc_init(bd_t *bis)
 202 {
 203         int ret;
 204
 205         /* De-assert reset on On-SoM eMMC */
 206         at91_set_pio_output(AT91_PIO_PORTE, 15, 1);
 207         at91_pio3_set_pio_pulldown(AT91_PIO_PORTE, 15, 0);
 208
 209         ret = atmel_mci_init((void *)ATMEL_BASE_MCI1);
 210         if (ret)        /* eMMC init failed, skip it. */
 211                 at91_set_pio_output(AT91_PIO_PORTE, 15, 0);
 212
 213         /* Enable the power supply to On-board MicroSD */
 214         at91_set_pio_output(AT91_PIO_PORTE, 17, 0);
 215         ret = atmel_mci_init((void *)ATMEL_BASE_MCI0);
 216         if (ret)        /* uSD init failed, power it down. */
 217                 at91_set_pio_output(AT91_PIO_PORTE, 17, 1);
 218
 219         return 0;
 220 }
 221 #endif /* CONFIG_GENERIC_ATMEL_MCI */
 222
 223 #ifdef CONFIG_MACB
 224 void ma5d4evk_macb0_hw_init(void)
 225 {
 226         at91_pio3_set_a_periph(AT91_PIO_PORTB, 0, 0);   /* ETXCK_EREFCK */
 227         at91_pio3_set_a_periph(AT91_PIO_PORTB, 6, 0);   /* ERXDV */
 228         at91_pio3_set_a_periph(AT91_PIO_PORTB, 8, 0);   /* ERX0 */
 229         at91_pio3_set_a_periph(AT91_PIO_PORTB, 9, 0);   /* ERX1 */
 230         at91_pio3_set_a_periph(AT91_PIO_PORTB, 7, 0);   /* ERXER */
 231         at91_pio3_set_a_periph(AT91_PIO_PORTB, 2, 0);   /* ETXEN */
 232         at91_pio3_set_a_periph(AT91_PIO_PORTB, 12, 0);  /* ETX0 */
 233         at91_pio3_set_a_periph(AT91_PIO_PORTB, 13, 0);  /* ETX1 */
 234         at91_pio3_set_a_periph(AT91_PIO_PORTB, 17, 0);  /* EMDIO */
 235         at91_pio3_set_a_periph(AT91_PIO_PORTB, 16, 0);  /* EMDC */
 236
 237         /* Enable clock */
 238         at91_periph_clk_enable(ATMEL_ID_GMAC0);
 239 }
 240 #endif
 241
 242 static void ma5d4evk_serial_hw_init(void)
 243 {
 244         /* USART0 */
 245         at91_pio3_set_a_periph(AT91_PIO_PORTD, 13, 1);  /* TXD */
 246         at91_pio3_set_a_periph(AT91_PIO_PORTD, 12, 0);  /* RXD */
 247         at91_pio3_set_a_periph(AT91_PIO_PORTD, 11, 0);  /* RTS */
 248         at91_pio3_set_a_periph(AT91_PIO_PORTD, 10, 0);  /* CTS */
 249         at91_periph_clk_enable(ATMEL_ID_USART0);
 250
 251         /* USART1 */
 252         at91_pio3_set_a_periph(AT91_PIO_PORTD, 17, 1);  /* TXD */
 253         at91_pio3_set_a_periph(AT91_PIO_PORTD, 16, 0);  /* RXD */
 254         at91_pio3_set_a_periph(AT91_PIO_PORTD, 15, 0);  /* RTS */
 255         at91_pio3_set_a_periph(AT91_PIO_PORTD, 14, 0);  /* CTS */
 256         at91_periph_clk_enable(ATMEL_ID_USART1);
 257 }
 258
 259 int board_early_init_f(void)
 260 {
 261         at91_periph_clk_enable(ATMEL_ID_PIOA);
 262         at91_periph_clk_enable(ATMEL_ID_PIOB);
 263         at91_periph_clk_enable(ATMEL_ID_PIOC);
 264         at91_periph_clk_enable(ATMEL_ID_PIOD);
 265         at91_periph_clk_enable(ATMEL_ID_PIOE);
 266
 267         /* Configure LEDs as OFF */
 268         at91_set_pio_output(AT91_PIO_PORTD, 28, 0);
 269         at91_set_pio_output(AT91_PIO_PORTD, 29, 0);
 270         at91_set_pio_output(AT91_PIO_PORTD, 30, 0);
 271
 272         ma5d4evk_serial_hw_init();
 273
 274         return 0;
 275 }
 276
 277 int board_init(void)
 278 {
 279         /* adress of boot parameters */
 280         gd->bd->bi_boot_params = CONFIG_SYS_SDRAM_BASE + 0x100;
 281
 282 #ifdef CONFIG_ATMEL_SPI
 283         ma5d4evk_spi0_hw_init();
 284 #endif
 285 #ifdef CONFIG_GENERIC_ATMEL_MCI
 286         ma5d4evk_mci0_hw_init();
 287         ma5d4evk_mci1_hw_init();
 288 #endif
 289 #ifdef CONFIG_MACB
 290         ma5d4evk_macb0_hw_init();
 291 #endif
 292 #ifdef CONFIG_LCD
 293         ma5d4evk_lcd_hw_init();
 294 #endif
 295 #ifdef CONFIG_CMD_USB
 296         ma5d4evk_usb_hw_init();
 297 #endif
 298 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
 299         at91_udp_hw_init();
 300 #endif
 301
 302         /* Reset CAN controllers */
 303         at91_set_pio_output(AT91_PIO_PORTB, 21, 0);
 304         udelay(100);
 305         at91_set_pio_output(AT91_PIO_PORTB, 21, 1);
 306         at91_pio3_set_pio_pulldown(AT91_PIO_PORTB, 21, 0);
 307
 308         return 0;
 309 }
 310
 311 int dram_init(void)
 312 {
 313         gd->ram_size = get_ram_size((void *)CONFIG_SYS_SDRAM_BASE,
 314                                     CONFIG_SYS_SDRAM_SIZE);
 315         return 0;
 316 }
 317
 318 int board_eth_init(bd_t *bis)
 319 {
 320         int rc = 0;
 321
 322 #ifdef CONFIG_MACB
 323         rc = macb_eth_initialize(0, (void *)ATMEL_BASE_GMAC0, 0x00);
 324 #endif
 325
 326 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
 327         usba_udc_probe(&pdata);
 328 #ifdef CONFIG_USB_ETH_RNDIS
 329         usb_eth_initialize(bis);
 330 #endif
 331 #endif
 332
 333         return rc;
 334 }
 335
 336 /* SPL */
 337 #ifdef CONFIG_SPL_BUILD
 338 void spl_board_init(void)
 339 {
 340 #ifdef CONFIG_ATMEL_SPI
 341         ma5d4evk_spi0_hw_init();
 342 #endif
 343 #ifdef CONFIG_GENERIC_ATMEL_MCI
 344         ma5d4evk_mci0_hw_init();
 345         ma5d4evk_mci1_hw_init();
 346 #endif
 347 }
 348
 349 void board_boot_order(u32 *spl_boot_list)
 350 {
 351         spl_boot_list[0] = spl_boot_device();
 352
 353         switch (spl_boot_list[0]) {
 354         case BOOT_DEVICE_MMC1:
 355         case BOOT_DEVICE_MMC2:
 356                 spl_boot_list[0] = BOOT_DEVICE_MMC1;
 357                 break;
 358         case BOOT_DEVICE_SPI:
 359                 break;
 360         case BOOT_DEVICE_USB:
 361                 spl_boot_list[0] = BOOT_DEVICE_MMC2;
 362                 break;
 363         }
 364 }
 365
 366 static void ddr2_conf(struct atmel_mpddrc_config *ddr2)
 367 {
 368         ddr2->md = (ATMEL_MPDDRC_MD_DBW_32_BITS | ATMEL_MPDDRC_MD_DDR2_SDRAM);
 369
 370         ddr2->cr = (ATMEL_MPDDRC_CR_NC_COL_10 |
 371                     ATMEL_MPDDRC_CR_NR_ROW_13 |
 372                     ATMEL_MPDDRC_CR_CAS_DDR_CAS3 |
 373                     ATMEL_MPDDRC_CR_NB_8BANKS |
 374                     ATMEL_MPDDRC_CR_NDQS_DISABLED |
 375                     ATMEL_MPDDRC_CR_UNAL_SUPPORTED);
 376
 377         ddr2->rtr = 0x2b0;
 378
 379         ddr2->tpr0 = (8 << ATMEL_MPDDRC_TPR0_TRAS_OFFSET |
 380                       3 << ATMEL_MPDDRC_TPR0_TRCD_OFFSET |
 381                       3 << ATMEL_MPDDRC_TPR0_TWR_OFFSET |
 382                       10 << ATMEL_MPDDRC_TPR0_TRC_OFFSET |
 383                       3 << ATMEL_MPDDRC_TPR0_TRP_OFFSET |
 384                       2 << ATMEL_MPDDRC_TPR0_TRRD_OFFSET |
 385                       2 << ATMEL_MPDDRC_TPR0_TWTR_OFFSET |
 386                       2 << ATMEL_MPDDRC_TPR0_TMRD_OFFSET);
 387
 388         ddr2->tpr1 = (2 << ATMEL_MPDDRC_TPR1_TXP_OFFSET |
 389                       200 << ATMEL_MPDDRC_TPR1_TXSRD_OFFSET |
 390                       25 << ATMEL_MPDDRC_TPR1_TXSNR_OFFSET |
 391                       23 << ATMEL_MPDDRC_TPR1_TRFC_OFFSET);
 392
 393         ddr2->tpr2 = (7 << ATMEL_MPDDRC_TPR2_TFAW_OFFSET |
 394                       2 << ATMEL_MPDDRC_TPR2_TRTP_OFFSET |
 395                       3 << ATMEL_MPDDRC_TPR2_TRPA_OFFSET |
 396                       2 << ATMEL_MPDDRC_TPR2_TXARDS_OFFSET |
 397                       8 << ATMEL_MPDDRC_TPR2_TXARD_OFFSET);
 398 }
 399
 400 void mem_init(void)
 401 {
 402         struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
 403         struct atmel_mpddrc_config ddr2;
 404
 405         ddr2_conf(&ddr2);
 406
 407         /* enable MPDDR clock */
 408         at91_periph_clk_enable(ATMEL_ID_MPDDRC);
 409         writel(AT91_PMC_DDR, &pmc->scer);
 410
 411         /* DDRAM2 Controller initialize */
 412         ddr2_init(ATMEL_BASE_MPDDRC, ATMEL_BASE_DDRCS, &ddr2);
 413 }
 414
 415 void at91_pmc_init(void)
 416 {
 417         struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
 418         u32 tmp;
 419
 420         tmp = AT91_PMC_PLLAR_29 |
 421               AT91_PMC_PLLXR_PLLCOUNT(0x3f) |
 422               AT91_PMC_PLLXR_MUL(87) |
 423               AT91_PMC_PLLXR_DIV(1);
 424         at91_plla_init(tmp);
 425
 426         writel(0x0 << 8, &pmc->pllicpr);
 427
 428         tmp = AT91_PMC_MCKR_H32MXDIV |
 429               AT91_PMC_MCKR_PLLADIV_2 |
 430               AT91_PMC_MCKR_MDIV_3 |
 431               AT91_PMC_MCKR_CSS_PLLA;
 432         at91_mck_init(tmp);
 433 }
 434 #endif