assemble.c

   1 /* ----------------------------------------------------------------------- *
   2  *
   3  *   Copyright 1996-2014 The NASM Authors - All Rights Reserved
   4  *   See the file AUTHORS included with the NASM distribution for
   5  *   the specific copyright holders.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following
   9  *   conditions are met:
  10  *
  11  *   * Redistributions of source code must retain the above copyright
  12  *     notice, this list of conditions and the following disclaimer.
  13  *   * Redistributions in binary form must reproduce the above
  14  *     copyright notice, this list of conditions and the following
  15  *     disclaimer in the documentation and/or other materials provided
  16  *     with the distribution.
  17  *
  18  *     THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND
  19  *     CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES,
  20  *     INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  21  *     MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  22  *     DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  23  *     CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  24  *     SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  25  *     NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  26  *     LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  27  *     HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  *     CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  29  *     OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  30  *     EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * ----------------------------------------------------------------------- */
  33
  34 /*
  35  * assemble.c   code generation for the Netwide Assembler
  36  *
  37  * the actual codes (C syntax, i.e. octal):
  38  * \0            - terminates the code. (Unless it's a literal of course.)
  39  * \1..\4        - that many literal bytes follow in the code stream
  40  * \5            - add 4 to the primary operand number (b, low octdigit)
  41  * \6            - add 4 to the secondary operand number (a, middle octdigit)
  42  * \7            - add 4 to both the primary and the secondary operand number
  43  * \10..\13      - a literal byte follows in the code stream, to be added
  44  *                 to the register value of operand 0..3
  45  * \14..\17      - the position of index register operand in MIB (BND insns)
  46  * \20..\23      - a byte immediate operand, from operand 0..3
  47  * \24..\27      - a zero-extended byte immediate operand, from operand 0..3
  48  * \30..\33      - a word immediate operand, from operand 0..3
  49  * \34..\37      - select between \3[0-3] and \4[0-3] depending on 16/32 bit
  50  *                 assembly mode or the operand-size override on the operand
  51  * \40..\43      - a long immediate operand, from operand 0..3
  52  * \44..\47      - select between \3[0-3], \4[0-3] and \5[4-7]
  53  *                 depending on the address size of the instruction.
  54  * \50..\53      - a byte relative operand, from operand 0..3
  55  * \54..\57      - a qword immediate operand, from operand 0..3
  56  * \60..\63      - a word relative operand, from operand 0..3
  57  * \64..\67      - select between \6[0-3] and \7[0-3] depending on 16/32 bit
  58  *                 assembly mode or the operand-size override on the operand
  59  * \70..\73      - a long relative operand, from operand 0..3
  60  * \74..\77      - a word constant, from the _segment_ part of operand 0..3
  61  * \1ab          - a ModRM, calculated on EA in operand a, with the spare
  62  *                 field the register value of operand b.
  63  * \172\ab       - the register number from operand a in bits 7..4, with
  64  *                 the 4-bit immediate from operand b in bits 3..0.
  65  * \173\xab      - the register number from operand a in bits 7..4, with
  66  *                 the value b in bits 3..0.
  67  * \174..\177    - the register number from operand 0..3 in bits 7..4, and
  68  *                 an arbitrary value in bits 3..0 (assembled as zero.)
  69  * \2ab          - a ModRM, calculated on EA in operand a, with the spare
  70  *                 field equal to digit b.
  71  *
  72  * \240..\243    - this instruction uses EVEX rather than REX or VEX/XOP, with the
  73  *                 V field taken from operand 0..3.
  74  * \250          - this instruction uses EVEX rather than REX or VEX/XOP, with the
  75  *                 V field set to 1111b.
  76  * EVEX prefixes are followed by the sequence:
  77  * \cm\wlp\tup    where cm is:
  78  *                  cc 000 0mm
  79  *                  c = 2 for EVEX and m is the legacy escape (0f, 0f38, 0f3a)
  80  *                and wlp is:
  81  *                  00 wwl lpp
  82  *                  [l0]  ll = 0 (.128, .lz)
  83  *                  [l1]  ll = 1 (.256)
  84  *                  [l2]  ll = 2 (.512)
  85  *                  [lig] ll = 3 for EVEX.L'L don't care (always assembled as 0)
  86  *
  87  *                  [w0]  ww = 0 for W = 0
  88  *                  [w1]  ww = 1 for W = 1
  89  *                  [wig] ww = 2 for W don't care (always assembled as 0)
  90  *                  [ww]  ww = 3 for W used as REX.W
  91  *
  92  *                  [p0]  pp = 0 for no prefix
  93  *                  [60]  pp = 1 for legacy prefix 60
  94  *                  [f3]  pp = 2
  95  *                  [f2]  pp = 3
  96  *
  97  *                tup is tuple type for Disp8*N from %tuple_codes in insns.pl
  98  *                    (compressed displacement encoding)
  99  *
 100  * \254..\257    - a signed 32-bit operand to be extended to 64 bits.
 101  * \260..\263    - this instruction uses VEX/XOP rather than REX, with the
 102  *                 V field taken from operand 0..3.
 103  * \270          - this instruction uses VEX/XOP rather than REX, with the
 104  *                 V field set to 1111b.
 105  *
 106  * VEX/XOP prefixes are followed by the sequence:
 107  * \tmm\wlp        where mm is the M field; and wlp is:
 108  *                 00 wwl lpp
 109  *                 [l0]  ll = 0 for L = 0 (.128, .lz)
 110  *                 [l1]  ll = 1 for L = 1 (.256)
 111  *                 [lig] ll = 2 for L don't care (always assembled as 0)
 112  *
 113  *                 [w0]  ww = 0 for W = 0
 114  *                 [w1 ] ww = 1 for W = 1
 115  *                 [wig] ww = 2 for W don't care (always assembled as 0)
 116  *                 [ww]  ww = 3 for W used as REX.W
 117  *
 118  * t = 0 for VEX (C4/C5), t = 1 for XOP (8F).
 119  *
 120  * \271          - instruction takes XRELEASE (F3) with or without lock
 121  * \272          - instruction takes XACQUIRE/XRELEASE with or without lock
 122  * \273          - instruction takes XACQUIRE/XRELEASE with lock only
 123  * \274..\277    - a byte immediate operand, from operand 0..3, sign-extended
 124  *                 to the operand size (if o16/o32/o64 present) or the bit size
 125  * \310          - indicates fixed 16-bit address size, i.e. optional 0x67.
 126  * \311          - indicates fixed 32-bit address size, i.e. optional 0x67.
 127  * \312          - (disassembler only) invalid with non-default address size.
 128  * \313          - indicates fixed 64-bit address size, 0x67 invalid.
 129  * \314          - (disassembler only) invalid with REX.B
 130  * \315          - (disassembler only) invalid with REX.X
 131  * \316          - (disassembler only) invalid with REX.R
 132  * \317          - (disassembler only) invalid with REX.W
 133  * \320          - indicates fixed 16-bit operand size, i.e. optional 0x66.
 134  * \321          - indicates fixed 32-bit operand size, i.e. optional 0x66.
 135  * \322          - indicates that this instruction is only valid when the
 136  *                 operand size is the default (instruction to disassembler,
 137  *                 generates no code in the assembler)
 138  * \323          - indicates fixed 64-bit operand size, REX on extensions only.
 139  * \324          - indicates 64-bit operand size requiring REX prefix.
 140  * \325          - instruction which always uses spl/bpl/sil/dil
 141  * \326          - instruction not valid with 0xF3 REP prefix.  Hint for
 142                    disassembler only; for SSE instructions.
 143  * \330          - a literal byte follows in the code stream, to be added
 144  *                 to the condition code value of the instruction.
 145  * \331          - instruction not valid with REP prefix.  Hint for
 146  *                 disassembler only; for SSE instructions.
 147  * \332          - REP prefix (0xF2 byte) used as opcode extension.
 148  * \333          - REP prefix (0xF3 byte) used as opcode extension.
 149  * \334          - LOCK prefix used as REX.R (used in non-64-bit mode)
 150  * \335          - disassemble a rep (0xF3 byte) prefix as repe not rep.
 151  * \336          - force a REP(E) prefix (0xF3) even if not specified.
 152  * \337          - force a REPNE prefix (0xF2) even if not specified.
 153  *                 \336-\337 are still listed as prefixes in the disassembler.
 154  * \340          - reserve <operand 0> bytes of uninitialized storage.
 155  *                 Operand 0 had better be a segmentless constant.
 156  * \341          - this instruction needs a WAIT "prefix"
 157  * \360          - no SSE prefix (== \364\331)
 158  * \361          - 66 SSE prefix (== \366\331)
 159  * \364          - operand-size prefix (0x66) not permitted
 160  * \365          - address-size prefix (0x67) not permitted
 161  * \366          - operand-size prefix (0x66) used as opcode extension
 162  * \367          - address-size prefix (0x67) used as opcode extension
 163  * \370,\371     - match only if operand 0 meets byte jump criteria.
 164  *                 370 is used for Jcc, 371 is used for JMP.
 165  * \373          - assemble 0x03 if bits==16, 0x05 if bits==32;
 166  *                 used for conditional jump over longer jump
 167  * \374          - this instruction takes an XMM VSIB memory EA
 168  * \375          - this instruction takes an YMM VSIB memory EA
 169  * \376          - this instruction takes an ZMM VSIB memory EA
 170  */
 171
 172 #include "compiler.h"
 173
 174 #include <stdio.h>
 175 #include <string.h>
 176 #include <inttypes.h>
 177
 178 #include "nasm.h"
 179 #include "nasmlib.h"
 180 #include "assemble.h"
 181 #include "insns.h"
 182 #include "tables.h"
 183 #include "disp8.h"
 184
 185 enum match_result {
 186     /*
 187      * Matching errors.  These should be sorted so that more specific
 188      * errors come later in the sequence.
 189      */
 190     MERR_INVALOP,
 191     MERR_OPSIZEMISSING,
 192     MERR_OPSIZEMISMATCH,
 193     MERR_BRNUMMISMATCH,
 194     MERR_BADCPU,
 195     MERR_BADMODE,
 196     MERR_BADHLE,
 197     MERR_ENCMISMATCH,
 198     MERR_BADBND,
 199     MERR_BADREPNE,
 200     /*
 201      * Matching success; the conditional ones first
 202      */
 203     MOK_JUMP,   /* Matching OK but needs jmp_match() */
 204     MOK_GOOD    /* Matching unconditionally OK */
 205 };
 206
 207 typedef struct {
 208     enum ea_type type;            /* what kind of EA is this? */
 209     int sib_present;              /* is a SIB byte necessary? */
 210     int bytes;                    /* # of bytes of offset needed */
 211     int size;                     /* lazy - this is sib+bytes+1 */
 212     uint8_t modrm, sib, rex, rip; /* the bytes themselves */
 213     int8_t disp8;                  /* compressed displacement for EVEX */
 214 } ea;
 215
 216 #define GEN_SIB(scale, index, base)                 \
 217         (((scale) << 6) | ((index) << 3) | ((base)))
 218
 219 #define GEN_MODRM(mod, reg, rm)                     \
 220         (((mod) << 6) | (((reg) & 7) << 3) | ((rm) & 7))
 221
 222 static iflag_t cpu;             /* cpu level received from nasm.c */
 223 static efunc errfunc;
 224 static struct ofmt *outfmt;
 225 static ListGen *list;
 226
 227 static int64_t calcsize(int32_t, int64_t, int, insn *,
 228                         const struct itemplate *);
 229 static void gencode(int32_t segment, int64_t offset, int bits,
 230                     insn * ins, const struct itemplate *temp,
 231                     int64_t insn_end);
 232 static enum match_result find_match(const struct itemplate **tempp,
 233                                     insn *instruction,
 234                                     int32_t segment, int64_t offset, int bits);
 235 static enum match_result matches(const struct itemplate *, insn *, int bits);
 236 static opflags_t regflag(const operand *);
 237 static int32_t regval(const operand *);
 238 static int rexflags(int, opflags_t, int);
 239 static int op_rexflags(const operand *, int);
 240 static int op_evexflags(const operand *, int, uint8_t);
 241 static void add_asp(insn *, int);
 242
 243 static enum ea_type process_ea(operand *, ea *, int, int, opflags_t, insn *);
 244
 245 static int has_prefix(insn * ins, enum prefix_pos pos, int prefix)
 246 {
 247     return ins->prefixes[pos] == prefix;
 248 }
 249
 250 static void assert_no_prefix(insn * ins, enum prefix_pos pos)
 251 {
 252     if (ins->prefixes[pos])
 253         errfunc(ERR_NONFATAL, "invalid %s prefix",
 254                 prefix_name(ins->prefixes[pos]));
 255 }
 256
 257 static const char *size_name(int size)
 258 {
 259     switch (size) {
 260     case 1:
 261         return "byte";
 262     case 2:
 263         return "word";
 264     case 4:
 265         return "dword";
 266     case 8:
 267         return "qword";
 268     case 10:
 269         return "tword";
 270     case 16:
 271         return "oword";
 272     case 32:
 273         return "yword";
 274     case 64:
 275         return "zword";
 276     default:
 277         return "???";
 278     }
 279 }
 280
 281 static void warn_overflow(int pass, int size)
 282 {
 283     errfunc(ERR_WARNING | pass | ERR_WARN_NOV,
 284             "%s data exceeds bounds", size_name(size));
 285 }
 286
 287 static void warn_overflow_const(int64_t data, int size)
 288 {
 289     if (overflow_general(data, size))
 290         warn_overflow(ERR_PASS1, size);
 291 }
 292
 293 static void warn_overflow_opd(const struct operand *o, int size)
 294 {
 295     if (o->wrt == NO_SEG && o->segment == NO_SEG) {
 296         if (overflow_general(o->offset, size))
 297             warn_overflow(ERR_PASS2, size);
 298     }
 299 }
 300
 301 /*
 302  * This routine wrappers the real output format's output routine,
 303  * in order to pass a copy of the data off to the listing file
 304  * generator at the same time.
 305  */
 306 static void out(int64_t offset, int32_t segto, const void *data,
 307                 enum out_type type, uint64_t size,
 308                 int32_t segment, int32_t wrt)
 309 {
 310     static int32_t lineno = 0;     /* static!!! */
 311     static char *lnfname = NULL;
 312     uint8_t p[8];
 313
 314     if (type == OUT_ADDRESS && segment == NO_SEG && wrt == NO_SEG) {
 315         /*
 316          * This is a non-relocated address, and we're going to
 317          * convert it into RAWDATA format.
 318          */
 319         uint8_t *q = p;
 320
 321         if (size > 8) {
 322             errfunc(ERR_PANIC, "OUT_ADDRESS with size > 8");
 323             return;
 324         }
 325
 326         WRITEADDR(q, *(int64_t *)data, size);
 327         data = p;
 328         type = OUT_RAWDATA;
 329     }
 330
 331     list->output(offset, data, type, size);
 332
 333     /*
 334      * this call to src_get determines when we call the
 335      * debug-format-specific "linenum" function
 336      * it updates lineno and lnfname to the current values
 337      * returning 0 if "same as last time", -2 if lnfname
 338      * changed, and the amount by which lineno changed,
 339      * if it did. thus, these variables must be static
 340      */
 341
 342     if (src_get(&lineno, &lnfname))
 343         outfmt->current_dfmt->linenum(lnfname, lineno, segto);
 344
 345     outfmt->output(segto, data, type, size, segment, wrt);
 346 }
 347
 348 static void out_imm8(int64_t offset, int32_t segment, struct operand *opx)
 349 {
 350     if (opx->segment != NO_SEG) {
 351         uint64_t data = opx->offset;
 352         out(offset, segment, &data, OUT_ADDRESS, 1, opx->segment, opx->wrt);
 353     } else {
 354         uint8_t byte = opx->offset;
 355         out(offset, segment, &byte, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
 356     }
 357 }
 358
 359 static bool jmp_match(int32_t segment, int64_t offset, int bits,
 360                       insn * ins, const struct itemplate *temp)
 361 {
 362     int64_t isize;
 363     const uint8_t *code = temp->code;
 364     uint8_t c = code[0];
 365     bool is_byte;
 366
 367     if (((c & ~1) != 0370) || (ins->oprs[0].type & STRICT))
 368         return false;
 369     if (!optimizing)
 370         return false;
 371     if (optimizing < 0 && c == 0371)
 372         return false;
 373
 374     isize = calcsize(segment, offset, bits, ins, temp);
 375
 376     if (ins->oprs[0].opflags & OPFLAG_UNKNOWN)
 377         /* Be optimistic in pass 1 */
 378         return true;
 379
 380     if (ins->oprs[0].segment != segment)
 381         return false;
 382
 383     isize = ins->oprs[0].offset - offset - isize; /* isize is delta */
 384     is_byte = (isize >= -128 && isize <= 127); /* is it byte size? */
 385
 386     if (is_byte && c == 0371 && ins->prefixes[PPS_REP] == P_BND) {
 387         /* jmp short (opcode eb) cannot be used with bnd prefix. */
 388         ins->prefixes[PPS_REP] = P_none;
 389         errfunc(ERR_WARNING | ERR_WARN_BND | ERR_PASS2 ,
 390                 "jmp short does not init bnd regs - bnd prefix dropped.");
 391     }
 392
 393     return is_byte;
 394 }
 395
 396 int64_t assemble(int32_t segment, int64_t offset, int bits, iflag_t cp,
 397                  insn * instruction, struct ofmt *output, efunc error,
 398                  ListGen * listgen)
 399 {
 400     const struct itemplate *temp;
 401     int j;
 402     enum match_result m;
 403     int64_t insn_end;
 404     int32_t itimes;
 405     int64_t start = offset;
 406     int64_t wsize;              /* size for DB etc. */
 407
 408     errfunc = error;            /* to pass to other functions */
 409     cpu = cp;
 410     outfmt = output;            /* likewise */
 411     list = listgen;             /* and again */
 412
 413     wsize = idata_bytes(instruction->opcode);
 414     if (wsize == -1)
 415         return 0;
 416
 417     if (wsize) {
 418         extop *e;
 419         int32_t t = instruction->times;
 420         if (t < 0)
 421             errfunc(ERR_PANIC,
 422                     "instruction->times < 0 (%ld) in assemble()", t);
 423
 424         while (t--) {           /* repeat TIMES times */
 425             list_for_each(e, instruction->eops) {
 426                 if (e->type == EOT_DB_NUMBER) {
 427                     if (wsize > 8) {
 428                         errfunc(ERR_NONFATAL,
 429                                 "integer supplied to a DT, DO or DY"
 430                                 " instruction");
 431                     } else {
 432                         out(offset, segment, &e->offset,
 433                             OUT_ADDRESS, wsize, e->segment, e->wrt);
 434                         offset += wsize;
 435                     }
 436                 } else if (e->type == EOT_DB_STRING ||
 437                            e->type == EOT_DB_STRING_FREE) {
 438                     int align;
 439
 440                     out(offset, segment, e->stringval,
 441                         OUT_RAWDATA, e->stringlen, NO_SEG, NO_SEG);
 442                     align = e->stringlen % wsize;
 443
 444                     if (align) {
 445                         align = wsize - align;
 446                         out(offset, segment, zero_buffer,
 447                             OUT_RAWDATA, align, NO_SEG, NO_SEG);
 448                     }
 449                     offset += e->stringlen + align;
 450                 }
 451             }
 452             if (t > 0 && t == instruction->times - 1) {
 453                 /*
 454                  * Dummy call to list->output to give the offset to the
 455                  * listing module.
 456                  */
 457                 list->output(offset, NULL, OUT_RAWDATA, 0);
 458                 list->uplevel(LIST_TIMES);
 459             }
 460         }
 461         if (instruction->times > 1)
 462             list->downlevel(LIST_TIMES);
 463         return offset - start;
 464     }
 465
 466     if (instruction->opcode == I_INCBIN) {
 467         const char *fname = instruction->eops->stringval;
 468         FILE *fp;
 469
 470         fp = fopen(fname, "rb");
 471         if (!fp) {
 472             error(ERR_NONFATAL, "`incbin': unable to open file `%s'",
 473                   fname);
 474         } else if (fseek(fp, 0L, SEEK_END) < 0) {
 475             error(ERR_NONFATAL, "`incbin': unable to seek on file `%s'",
 476                   fname);
 477             fclose(fp);
 478         } else {
 479             static char buf[4096];
 480             size_t t = instruction->times;
 481             size_t base = 0;
 482             size_t len;
 483
 484             len = ftell(fp);
 485             if (instruction->eops->next) {
 486                 base = instruction->eops->next->offset;
 487                 len -= base;
 488                 if (instruction->eops->next->next &&
 489                     len > (size_t)instruction->eops->next->next->offset)
 490                     len = (size_t)instruction->eops->next->next->offset;
 491             }
 492             /*
 493              * Dummy call to list->output to give the offset to the
 494              * listing module.
 495              */
 496             list->output(offset, NULL, OUT_RAWDATA, 0);
 497             list->uplevel(LIST_INCBIN);
 498             while (t--) {
 499                 size_t l;
 500
 501                 fseek(fp, base, SEEK_SET);
 502                 l = len;
 503                 while (l > 0) {
 504                     int32_t m;
 505                     m = fread(buf, 1, l > sizeof(buf) ? sizeof(buf) : l, fp);
 506                     if (!m) {
 507                         /*
 508                          * This shouldn't happen unless the file
 509                          * actually changes while we are reading
 510                          * it.
 511                          */
 512                         error(ERR_NONFATAL,
 513                               "`incbin': unexpected EOF while"
 514                               " reading file `%s'", fname);
 515                         t = 0;  /* Try to exit cleanly */
 516                         break;
 517                     }
 518                     out(offset, segment, buf, OUT_RAWDATA, m,
 519                         NO_SEG, NO_SEG);
 520                     l -= m;
 521                 }
 522             }
 523             list->downlevel(LIST_INCBIN);
 524             if (instruction->times > 1) {
 525                 /*
 526                  * Dummy call to list->output to give the offset to the
 527                  * listing module.
 528                  */
 529                 list->output(offset, NULL, OUT_RAWDATA, 0);
 530                 list->uplevel(LIST_TIMES);
 531                 list->downlevel(LIST_TIMES);
 532             }
 533             fclose(fp);
 534             return instruction->times * len;
 535         }
 536         return 0;               /* if we're here, there's an error */
 537     }
 538
 539     /* Check to see if we need an address-size prefix */
 540     add_asp(instruction, bits);
 541
 542     m = find_match(&temp, instruction, segment, offset, bits);
 543
 544     if (m == MOK_GOOD) {
 545         /* Matches! */
 546         int64_t insn_size = calcsize(segment, offset, bits, instruction, temp);
 547         itimes = instruction->times;
 548         if (insn_size < 0)  /* shouldn't be, on pass two */
 549             error(ERR_PANIC, "errors made it through from pass one");
 550         else
 551             while (itimes--) {
 552                 for (j = 0; j < MAXPREFIX; j++) {
 553                     uint8_t c = 0;
 554                     switch (instruction->prefixes[j]) {
 555                     case P_WAIT:
 556                         c = 0x9B;
 557                         break;
 558                     case P_LOCK:
 559                         c = 0xF0;
 560                         break;
 561                     case P_REPNE:
 562                     case P_REPNZ:
 563                     case P_XACQUIRE:
 564                     case P_BND:
 565                         c = 0xF2;
 566                         break;
 567                     case P_REPE:
 568                     case P_REPZ:
 569                     case P_REP:
 570                     case P_XRELEASE:
 571                         c = 0xF3;
 572                         break;
 573                     case R_CS:
 574                         if (bits == 64) {
 575                             error(ERR_WARNING | ERR_PASS2,
 576                                   "cs segment base generated, but will be ignored in 64-bit mode");
 577                         }
 578                         c = 0x2E;
 579                         break;
 580                     case R_DS:
 581                         if (bits == 64) {
 582                             error(ERR_WARNING | ERR_PASS2,
 583                                   "ds segment base generated, but will be ignored in 64-bit mode");
 584                         }
 585                         c = 0x3E;
 586                         break;
 587                     case R_ES:
 588                         if (bits == 64) {
 589                             error(ERR_WARNING | ERR_PASS2,
 590                                   "es segment base generated, but will be ignored in 64-bit mode");
 591                         }
 592                         c = 0x26;
 593                         break;
 594                     case R_FS:
 595                         c = 0x64;
 596                         break;
 597                     case R_GS:
 598                         c = 0x65;
 599                         break;
 600                     case R_SS:
 601                         if (bits == 64) {
 602                             error(ERR_WARNING | ERR_PASS2,
 603                                   "ss segment base generated, but will be ignored in 64-bit mode");
 604                         }
 605                         c = 0x36;
 606                         break;
 607                     case R_SEGR6:
 608                     case R_SEGR7:
 609                         error(ERR_NONFATAL,
 610                               "segr6 and segr7 cannot be used as prefixes");
 611                         break;
 612                     case P_A16:
 613                         if (bits == 64) {
 614                             error(ERR_NONFATAL,
 615                                   "16-bit addressing is not supported "
 616                                   "in 64-bit mode");
 617                         } else if (bits != 16)
 618                             c = 0x67;
 619                         break;
 620                     case P_A32:
 621                         if (bits != 32)
 622                             c = 0x67;
 623                         break;
 624                     case P_A64:
 625                         if (bits != 64) {
 626                             error(ERR_NONFATAL,
 627                                   "64-bit addressing is only supported "
 628                                   "in 64-bit mode");
 629                         }
 630                         break;
 631                     case P_ASP:
 632                         c = 0x67;
 633                         break;
 634                     case P_O16:
 635                         if (bits != 16)
 636                             c = 0x66;
 637                         break;
 638                     case P_O32:
 639                         if (bits == 16)
 640                             c = 0x66;
 641                         break;
 642                     case P_O64:
 643                         /* REX.W */
 644                         break;
 645                     case P_OSP:
 646                         c = 0x66;
 647                         break;
 648                     case P_EVEX:
 649                     case P_VEX3:
 650                     case P_VEX2:
 651                     case P_NOBND:
 652                     case P_none:
 653                         break;
 654                     default:
 655                         error(ERR_PANIC, "invalid instruction prefix");
 656                     }
 657                     if (c != 0) {
 658                         out(offset, segment, &c, OUT_RAWDATA, 1,
 659                             NO_SEG, NO_SEG);
 660                         offset++;
 661                     }
 662                 }
 663                 insn_end = offset + insn_size;
 664                 gencode(segment, offset, bits, instruction,
 665                         temp, insn_end);
 666                 offset += insn_size;
 667                 if (itimes > 0 && itimes == instruction->times - 1) {
 668                     /*
 669                      * Dummy call to list->output to give the offset to the
 670                      * listing module.
 671                      */
 672                     list->output(offset, NULL, OUT_RAWDATA, 0);
 673                     list->uplevel(LIST_TIMES);
 674                 }
 675             }
 676         if (instruction->times > 1)
 677             list->downlevel(LIST_TIMES);
 678         return offset - start;
 679     } else {
 680         /* No match */
 681         switch (m) {
 682         case MERR_OPSIZEMISSING:
 683             error(ERR_NONFATAL, "operation size not specified");
 684             break;
 685         case MERR_OPSIZEMISMATCH:
 686             error(ERR_NONFATAL, "mismatch in operand sizes");
 687             break;
 688         case MERR_BRNUMMISMATCH:
 689             error(ERR_NONFATAL,
 690                   "mismatch in the number of broadcasting elements");
 691             break;
 692         case MERR_BADCPU:
 693             error(ERR_NONFATAL, "no instruction for this cpu level");
 694             break;
 695         case MERR_BADMODE:
 696             error(ERR_NONFATAL, "instruction not supported in %d-bit mode",
 697                   bits);
 698             break;
 699         case MERR_ENCMISMATCH:
 700             error(ERR_NONFATAL, "specific encoding scheme not available");
 701             break;
 702         case MERR_BADBND:
 703             error(ERR_NONFATAL, "bnd prefix is not allowed");
 704             break;
 705         case MERR_BADREPNE:
 706             error(ERR_NONFATAL, "%s prefix is not allowed",
 707                   (has_prefix(instruction, PPS_REP, P_REPNE) ?
 708                    "repne" : "repnz"));
 709             break;
 710         default:
 711             error(ERR_NONFATAL,
 712                   "invalid combination of opcode and operands");
 713             break;
 714         }
 715     }
 716     return 0;
 717 }
 718
 719 int64_t insn_size(int32_t segment, int64_t offset, int bits, iflag_t cp,
 720                   insn * instruction, efunc error)
 721 {
 722     const struct itemplate *temp;
 723     enum match_result m;
 724
 725     errfunc = error;            /* to pass to other functions */
 726     cpu = cp;
 727
 728     if (instruction->opcode == I_none)
 729         return 0;
 730
 731     if (instruction->opcode == I_DB || instruction->opcode == I_DW ||
 732         instruction->opcode == I_DD || instruction->opcode == I_DQ ||
 733         instruction->opcode == I_DT || instruction->opcode == I_DO ||
 734         instruction->opcode == I_DY) {
 735         extop *e;
 736         int32_t isize, osize, wsize;
 737
 738         isize = 0;
 739         wsize = idata_bytes(instruction->opcode);
 740
 741         list_for_each(e, instruction->eops) {
 742             int32_t align;
 743
 744             osize = 0;
 745             if (e->type == EOT_DB_NUMBER) {
 746                 osize = 1;
 747                 warn_overflow_const(e->offset, wsize);
 748             } else if (e->type == EOT_DB_STRING ||
 749                        e->type == EOT_DB_STRING_FREE)
 750                 osize = e->stringlen;
 751
 752             align = (-osize) % wsize;
 753             if (align < 0)
 754                 align += wsize;
 755             isize += osize + align;
 756         }
 757         return isize * instruction->times;
 758     }
 759
 760     if (instruction->opcode == I_INCBIN) {
 761         const char *fname = instruction->eops->stringval;
 762         FILE *fp;
 763         int64_t val = 0;
 764         size_t len;
 765
 766         fp = fopen(fname, "rb");
 767         if (!fp)
 768             error(ERR_NONFATAL, "`incbin': unable to open file `%s'",
 769                   fname);
 770         else if (fseek(fp, 0L, SEEK_END) < 0)
 771             error(ERR_NONFATAL, "`incbin': unable to seek on file `%s'",
 772                   fname);
 773         else {
 774             len = ftell(fp);
 775             if (instruction->eops->next) {
 776                 len -= instruction->eops->next->offset;
 777                 if (instruction->eops->next->next &&
 778                     len > (size_t)instruction->eops->next->next->offset) {
 779                     len = (size_t)instruction->eops->next->next->offset;
 780                 }
 781             }
 782             val = instruction->times * len;
 783         }
 784         if (fp)
 785             fclose(fp);
 786         return val;
 787     }
 788
 789     /* Check to see if we need an address-size prefix */
 790     add_asp(instruction, bits);
 791
 792     m = find_match(&temp, instruction, segment, offset, bits);
 793     if (m == MOK_GOOD) {
 794         /* we've matched an instruction. */
 795         int64_t isize;
 796         int j;
 797
 798         isize = calcsize(segment, offset, bits, instruction, temp);
 799         if (isize < 0)
 800             return -1;
 801         for (j = 0; j < MAXPREFIX; j++) {
 802             switch (instruction->prefixes[j]) {
 803             case P_A16:
 804                 if (bits != 16)
 805                     isize++;
 806                 break;
 807             case P_A32:
 808                 if (bits != 32)
 809                     isize++;
 810                 break;
 811             case P_O16:
 812                 if (bits != 16)
 813                     isize++;
 814                 break;
 815             case P_O32:
 816                 if (bits == 16)
 817                     isize++;
 818                 break;
 819             case P_A64:
 820             case P_O64:
 821             case P_EVEX:
 822             case P_VEX3:
 823             case P_VEX2:
 824             case P_NOBND:
 825             case P_none:
 826                 break;
 827             default:
 828                 isize++;
 829                 break;
 830             }
 831         }
 832         return isize * instruction->times;
 833     } else {
 834         return -1;                  /* didn't match any instruction */
 835     }
 836 }
 837
 838 static void bad_hle_warn(const insn * ins, uint8_t hleok)
 839 {
 840     enum prefixes rep_pfx = ins->prefixes[PPS_REP];
 841     enum whatwarn { w_none, w_lock, w_inval } ww;
 842     static const enum whatwarn warn[2][4] =
 843     {
 844         { w_inval, w_inval, w_none, w_lock }, /* XACQUIRE */
 845         { w_inval, w_none,  w_none, w_lock }, /* XRELEASE */
 846     };
 847     unsigned int n;
 848
 849     n = (unsigned int)rep_pfx - P_XACQUIRE;
 850     if (n > 1)
 851         return;                 /* Not XACQUIRE/XRELEASE */
 852
 853     ww = warn[n][hleok];
 854     if (!is_class(MEMORY, ins->oprs[0].type))
 855         ww = w_inval;           /* HLE requires operand 0 to be memory */
 856
 857     switch (ww) {
 858     case w_none:
 859         break;
 860
 861     case w_lock:
 862         if (ins->prefixes[PPS_LOCK] != P_LOCK) {
 863             errfunc(ERR_WARNING | ERR_WARN_HLE | ERR_PASS2,
 864                     "%s with this instruction requires lock",
 865                     prefix_name(rep_pfx));
 866         }
 867         break;
 868
 869     case w_inval:
 870         errfunc(ERR_WARNING | ERR_WARN_HLE | ERR_PASS2,
 871                 "%s invalid with this instruction",
 872                 prefix_name(rep_pfx));
 873         break;
 874     }
 875 }
 876
 877 /* Common construct */
 878 #define case3(x) case (x): case (x)+1: case (x)+2
 879 #define case4(x) case3(x): case (x)+3
 880
 881 static int64_t calcsize(int32_t segment, int64_t offset, int bits,
 882                         insn * ins, const struct itemplate *temp)
 883 {
 884     const uint8_t *codes = temp->code;
 885     int64_t length = 0;
 886     uint8_t c;
 887     int rex_mask = ~0;
 888     int op1, op2;
 889     struct operand *opx;
 890     uint8_t opex = 0;
 891     enum ea_type eat;
 892     uint8_t hleok = 0;
 893     bool lockcheck = true;
 894     enum reg_enum mib_index = R_none;   /* For a separate index MIB reg form */
 895
 896     ins->rex = 0;               /* Ensure REX is reset */
 897     eat = EA_SCALAR;            /* Expect a scalar EA */
 898     memset(ins->evex_p, 0, 3);  /* Ensure EVEX is reset */
 899
 900     if (ins->prefixes[PPS_OSIZE] == P_O64)
 901         ins->rex |= REX_W;
 902
 903     (void)segment;              /* Don't warn that this parameter is unused */
 904     (void)offset;               /* Don't warn that this parameter is unused */
 905
 906     while (*codes) {
 907         c = *codes++;
 908         op1 = (c & 3) + ((opex & 1) << 2);
 909         op2 = ((c >> 3) & 3) + ((opex & 2) << 1);
 910         opx = &ins->oprs[op1];
 911         opex = 0;               /* For the next iteration */
 912
 913         switch (c) {
 914         case4(01):
 915             codes += c, length += c;
 916             break;
 917
 918         case3(05):
 919             opex = c;
 920             break;
 921
 922         case4(010):
 923             ins->rex |=
 924                 op_rexflags(opx, REX_B|REX_H|REX_P|REX_W);
 925             codes++, length++;
 926             break;
 927
 928         case4(014):
 929             /* this is an index reg of MIB operand */
 930             mib_index = opx->basereg;
 931             break;
 932
 933         case4(020):
 934         case4(024):
 935             length++;
 936             break;
 937
 938         case4(030):
 939             length += 2;
 940             break;
 941
 942         case4(034):
 943             if (opx->type & (BITS16 | BITS32 | BITS64))
 944                 length += (opx->type & BITS16) ? 2 : 4;
 945             else
 946                 length += (bits == 16) ? 2 : 4;
 947             break;
 948
 949         case4(040):
 950             length += 4;
 951             break;
 952
 953         case4(044):
 954             length += ins->addr_size >> 3;
 955             break;
 956
 957         case4(050):
 958             length++;
 959             break;
 960
 961         case4(054):
 962             length += 8; /* MOV reg64/imm */
 963             break;
 964
 965         case4(060):
 966             length += 2;
 967             break;
 968
 969         case4(064):
 970             if (opx->type & (BITS16 | BITS32 | BITS64))
 971                 length += (opx->type & BITS16) ? 2 : 4;
 972             else
 973                 length += (bits == 16) ? 2 : 4;
 974             break;
 975
 976         case4(070):
 977             length += 4;
 978             break;
 979
 980         case4(074):
 981             length += 2;
 982             break;
 983
 984         case 0172:
 985         case 0173:
 986             codes++;
 987             length++;
 988             break;
 989
 990         case4(0174):
 991             length++;
 992             break;
 993
 994         case4(0240):
 995             ins->rex |= REX_EV;
 996             ins->vexreg = regval(opx);
 997             ins->evex_p[2] |= op_evexflags(opx, EVEX_P2VP, 2); /* High-16 NDS */
 998             ins->vex_cm = *codes++;
 999             ins->vex_wlp = *codes++;
1000             ins->evex_tuple = (*codes++ - 0300);
1001             break;
1002
1003         case 0250:
1004             ins->rex |= REX_EV;
1005             ins->vexreg = 0;
1006             ins->vex_cm = *codes++;
1007             ins->vex_wlp = *codes++;
1008             ins->evex_tuple = (*codes++ - 0300);
1009             break;
1010
1011         case4(0254):
1012             length += 4;
1013             break;
1014
1015         case4(0260):
1016             ins->rex |= REX_V;
1017             ins->vexreg = regval(opx);
1018             ins->vex_cm = *codes++;
1019             ins->vex_wlp = *codes++;
1020             break;
1021
1022         case 0270:
1023             ins->rex |= REX_V;
1024             ins->vexreg = 0;
1025             ins->vex_cm = *codes++;
1026             ins->vex_wlp = *codes++;
1027             break;
1028
1029         case3(0271):
1030             hleok = c & 3;
1031             break;
1032
1033         case4(0274):
1034             length++;
1035             break;
1036
1037         case4(0300):
1038             break;
1039
1040         case 0310:
1041             if (bits == 64)
1042                 return -1;
1043             length += (bits != 16) && !has_prefix(ins, PPS_ASIZE, P_A16);
1044             break;
1045
1046         case 0311:
1047             length += (bits != 32) && !has_prefix(ins, PPS_ASIZE, P_A32);
1048             break;
1049
1050         case 0312:
1051             break;
1052
1053         case 0313:
1054             if (bits != 64 || has_prefix(ins, PPS_ASIZE, P_A16) ||
1055                 has_prefix(ins, PPS_ASIZE, P_A32))
1056                 return -1;
1057             break;
1058
1059         case4(0314):
1060             break;
1061
1062         case 0320:
1063         {
1064             enum prefixes pfx = ins->prefixes[PPS_OSIZE];
1065             if (pfx == P_O16)
1066                 break;
1067             if (pfx != P_none)
1068                 errfunc(ERR_WARNING | ERR_PASS2, "invalid operand size prefix");
1069             else
1070                 ins->prefixes[PPS_OSIZE] = P_O16;
1071             break;
1072         }
1073
1074         case 0321:
1075         {
1076             enum prefixes pfx = ins->prefixes[PPS_OSIZE];
1077             if (pfx == P_O32)
1078                 break;
1079             if (pfx != P_none)
1080                 errfunc(ERR_WARNING | ERR_PASS2, "invalid operand size prefix");
1081             else
1082                 ins->prefixes[PPS_OSIZE] = P_O32;
1083             break;
1084         }
1085
1086         case 0322:
1087             break;
1088
1089         case 0323:
1090             rex_mask &= ~REX_W;
1091             break;
1092
1093         case 0324:
1094             ins->rex |= REX_W;
1095             break;
1096
1097         case 0325:
1098             ins->rex |= REX_NH;
1099             break;
1100
1101         case 0326:
1102             break;
1103
1104         case 0330:
1105             codes++, length++;
1106             break;
1107
1108         case 0331:
1109             break;
1110
1111         case 0332:
1112         case 0333:
1113             length++;
1114             break;
1115
1116         case 0334:
1117             ins->rex |= REX_L;
1118             break;
1119
1120         case 0335:
1121             break;
1122
1123         case 0336:
1124             if (!ins->prefixes[PPS_REP])
1125                 ins->prefixes[PPS_REP] = P_REP;
1126             break;
1127
1128         case 0337:
1129             if (!ins->prefixes[PPS_REP])
1130                 ins->prefixes[PPS_REP] = P_REPNE;
1131             break;
1132
1133         case 0340:
1134             if (ins->oprs[0].segment != NO_SEG)
1135                 errfunc(ERR_NONFATAL, "attempt to reserve non-constant"
1136                         " quantity of BSS space");
1137             else
1138                 length += ins->oprs[0].offset;
1139             break;
1140
1141         case 0341:
1142             if (!ins->prefixes[PPS_WAIT])
1143                 ins->prefixes[PPS_WAIT] = P_WAIT;
1144             break;
1145
1146         case 0360:
1147             break;
1148
1149         case 0361:
1150             length++;
1151             break;
1152
1153         case 0364:
1154         case 0365:
1155             break;
1156
1157         case 0366:
1158         case 0367:
1159             length++;
1160             break;
1161
1162         case 0370:
1163         case 0371:
1164             break;
1165
1166         case 0373:
1167             length++;
1168             break;
1169
1170         case 0374:
1171             eat = EA_XMMVSIB;
1172             break;
1173
1174         case 0375:
1175             eat = EA_YMMVSIB;
1176             break;
1177
1178         case 0376:
1179             eat = EA_ZMMVSIB;
1180             break;
1181
1182         case4(0100):
1183         case4(0110):
1184         case4(0120):
1185         case4(0130):
1186         case4(0200):
1187         case4(0204):
1188         case4(0210):
1189         case4(0214):
1190         case4(0220):
1191         case4(0224):
1192         case4(0230):
1193         case4(0234):
1194             {
1195                 ea ea_data;
1196                 int rfield;
1197                 opflags_t rflags;
1198                 struct operand *opy = &ins->oprs[op2];
1199                 struct operand *op_er_sae;
1200
1201                 ea_data.rex = 0;           /* Ensure ea.REX is initially 0 */
1202
1203                 if (c <= 0177) {
1204                     /* pick rfield from operand b (opx) */
1205                     rflags = regflag(opx);
1206                     rfield = nasm_regvals[opx->basereg];
1207                 } else {
1208                     rflags = 0;
1209                     rfield = c & 7;
1210                 }
1211
1212                 /* EVEX.b1 : evex_brerop contains the operand position */
1213                 op_er_sae = (ins->evex_brerop >= 0 ?
1214                              &ins->oprs[ins->evex_brerop] : NULL);
1215
1216                 if (op_er_sae && (op_er_sae->decoflags & (ER | SAE))) {
1217                     /* set EVEX.b */
1218                     ins->evex_p[2] |= EVEX_P2B;
1219                     if (op_er_sae->decoflags & ER) {
1220                         /* set EVEX.RC (rounding control) */
1221                         ins->evex_p[2] |= ((ins->evex_rm - BRC_RN) << 5)
1222                                           & EVEX_P2RC;
1223                     }
1224                 } else {
1225                     /* set EVEX.L'L (vector length) */
1226                     ins->evex_p[2] |= ((ins->vex_wlp << (5 - 2)) & EVEX_P2LL);
1227                     ins->evex_p[1] |= ((ins->vex_wlp << (7 - 4)) & EVEX_P1W);
1228                     if (opy->decoflags & BRDCAST_MASK) {
1229                         /* set EVEX.b */
1230                         ins->evex_p[2] |= EVEX_P2B;
1231                     }
1232                 }
1233
1234                 if (itemp_has(temp, IF_MIB)) {
1235                     opy->eaflags |= EAF_MIB;
1236                     /*
1237                      * if a separate form of MIB (ICC style) is used,
1238                      * the index reg info is merged into mem operand
1239                      */
1240                     if (mib_index != R_none) {
1241                         opy->indexreg = mib_index;
1242                         opy->scale = 1;
1243                         opy->hintbase = mib_index;
1244                         opy->hinttype = EAH_NOTBASE;
1245                     }
1246                 }
1247
1248                 if (process_ea(opy, &ea_data, bits,
1249                                rfield, rflags, ins) != eat) {
1250                     errfunc(ERR_NONFATAL, "invalid effective address");
1251                     return -1;
1252                 } else {
1253                     ins->rex |= ea_data.rex;
1254                     length += ea_data.size;
1255                 }
1256             }
1257             break;
1258
1259         default:
1260             errfunc(ERR_PANIC, "internal instruction table corrupt"
1261                     ": instruction code \\%o (0x%02X) given", c, c);
1262             break;
1263         }
1264     }
1265
1266     ins->rex &= rex_mask;
1267
1268     if (ins->rex & REX_NH) {
1269         if (ins->rex & REX_H) {
1270             errfunc(ERR_NONFATAL, "instruction cannot use high registers");
1271             return -1;
1272         }
1273         ins->rex &= ~REX_P;        /* Don't force REX prefix due to high reg */
1274     }
1275
1276     switch (ins->prefixes[PPS_VEX]) {
1277     case P_EVEX:
1278         if (!(ins->rex & REX_EV))
1279             return -1;
1280         break;
1281     case P_VEX3:
1282     case P_VEX2:
1283         if (!(ins->rex & REX_V))
1284             return -1;
1285         break;
1286     default:
1287         break;
1288     }
1289
1290     if (ins->rex & (REX_V | REX_EV)) {
1291         int bad32 = REX_R|REX_W|REX_X|REX_B;
1292
1293         if (ins->rex & REX_H) {
1294             errfunc(ERR_NONFATAL, "cannot use high register in AVX instruction");
1295             return -1;
1296         }
1297         switch (ins->vex_wlp & 060) {
1298         case 000:
1299         case 040:
1300             ins->rex &= ~REX_W;
1301             break;
1302         case 020:
1303             ins->rex |= REX_W;
1304             bad32 &= ~REX_W;
1305             break;
1306         case 060:
1307             /* Follow REX_W */
1308             break;
1309         }
1310
1311         if (bits != 64 && ((ins->rex & bad32) || ins->vexreg > 7)) {
1312             errfunc(ERR_NONFATAL, "invalid operands in non-64-bit mode");
1313             return -1;
1314         } else if (!(ins->rex & REX_EV) &&
1315                    ((ins->vexreg > 15) || (ins->evex_p[0] & 0xf0))) {
1316             errfunc(ERR_NONFATAL, "invalid high-16 register in non-AVX-512");
1317             return -1;
1318         }
1319         if (ins->rex & REX_EV)
1320             length += 4;
1321         else if (ins->vex_cm != 1 || (ins->rex & (REX_W|REX_X|REX_B)) ||
1322                  ins->prefixes[PPS_VEX] == P_VEX3)
1323             length += 3;
1324         else
1325             length += 2;
1326     } else if (ins->rex & REX_REAL) {
1327         if (ins->rex & REX_H) {
1328             errfunc(ERR_NONFATAL, "cannot use high register in rex instruction");
1329             return -1;
1330         } else if (bits == 64) {
1331             length++;
1332         } else if ((ins->rex & REX_L) &&
1333                    !(ins->rex & (REX_P|REX_W|REX_X|REX_B)) &&
1334                    iflag_ffs(&cpu) >= IF_X86_64) {
1335             /* LOCK-as-REX.R */
1336             assert_no_prefix(ins, PPS_LOCK);
1337             lockcheck = false;  /* Already errored, no need for warning */
1338             length++;
1339         } else {
1340             errfunc(ERR_NONFATAL, "invalid operands in non-64-bit mode");
1341             return -1;
1342         }
1343     }
1344
1345     if (has_prefix(ins, PPS_LOCK, P_LOCK) && lockcheck &&
1346         (!itemp_has(temp,IF_LOCK) || !is_class(MEMORY, ins->oprs[0].type))) {
1347         errfunc(ERR_WARNING | ERR_WARN_LOCK | ERR_PASS2 ,
1348                 "instruction is not lockable");
1349     }
1350
1351     bad_hle_warn(ins, hleok);
1352
1353     /*
1354      * when BND prefix is set by DEFAULT directive,
1355      * BND prefix is added to every appropriate instruction line
1356      * unless it is overridden by NOBND prefix.
1357      */
1358     if (globalbnd &&
1359         (itemp_has(temp, IF_BND) && !has_prefix(ins, PPS_REP, P_NOBND)))
1360             ins->prefixes[PPS_REP] = P_BND;
1361
1362     return length;
1363 }
1364
1365 static inline unsigned int emit_rex(insn *ins, int32_t segment, int64_t offset, int bits)
1366 {
1367     if (bits == 64) {
1368         if ((ins->rex & REX_REAL) &&
1369             !(ins->rex & (REX_V | REX_EV)) &&
1370             !ins->rex_done) {
1371             int rex = (ins->rex & REX_REAL) | REX_P;
1372             out(offset, segment, &rex, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1373             ins->rex_done = true;
1374             return 1;
1375         }
1376     }
1377
1378     return 0;
1379 }
1380
1381 static void gencode(int32_t segment, int64_t offset, int bits,
1382                     insn * ins, const struct itemplate *temp,
1383                     int64_t insn_end)
1384 {
1385     uint8_t c;
1386     uint8_t bytes[4];
1387     int64_t size;
1388     int64_t data;
1389     int op1, op2;
1390     struct operand *opx;
1391     const uint8_t *codes = temp->code;
1392     uint8_t opex = 0;
1393     enum ea_type eat = EA_SCALAR;
1394
1395     ins->rex_done = false;
1396
1397     while (*codes) {
1398         c = *codes++;
1399         op1 = (c & 3) + ((opex & 1) << 2);
1400         op2 = ((c >> 3) & 3) + ((opex & 2) << 1);
1401         opx = &ins->oprs[op1];
1402         opex = 0;                /* For the next iteration */
1403
1404         switch (c) {
1405         case 01:
1406         case 02:
1407         case 03:
1408         case 04:
1409             offset += emit_rex(ins, segment, offset, bits);
1410             out(offset, segment, codes, OUT_RAWDATA, c, NO_SEG, NO_SEG);
1411             codes += c;
1412             offset += c;
1413             break;
1414
1415         case 05:
1416         case 06:
1417         case 07:
1418             opex = c;
1419             break;
1420
1421         case4(010):
1422             offset += emit_rex(ins, segment, offset, bits);
1423             bytes[0] = *codes++ + (regval(opx) & 7);
1424             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1425             offset += 1;
1426             break;
1427
1428         case4(014):
1429             break;
1430
1431         case4(020):
1432             if (opx->offset < -256 || opx->offset > 255) {
1433                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1434                         "byte value exceeds bounds");
1435             }
1436             out_imm8(offset, segment, opx);
1437             offset += 1;
1438             break;
1439
1440         case4(024):
1441             if (opx->offset < 0 || opx->offset > 255)
1442                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1443                         "unsigned byte value exceeds bounds");
1444             out_imm8(offset, segment, opx);
1445             offset += 1;
1446             break;
1447
1448         case4(030):
1449             warn_overflow_opd(opx, 2);
1450             data = opx->offset;
1451             out(offset, segment, &data, OUT_ADDRESS, 2,
1452                 opx->segment, opx->wrt);
1453             offset += 2;
1454             break;
1455
1456         case4(034):
1457             if (opx->type & (BITS16 | BITS32))
1458                 size = (opx->type & BITS16) ? 2 : 4;
1459             else
1460                 size = (bits == 16) ? 2 : 4;
1461             warn_overflow_opd(opx, size);
1462             data = opx->offset;
1463             out(offset, segment, &data, OUT_ADDRESS, size,
1464                 opx->segment, opx->wrt);
1465             offset += size;
1466             break;
1467
1468         case4(040):
1469             warn_overflow_opd(opx, 4);
1470             data = opx->offset;
1471             out(offset, segment, &data, OUT_ADDRESS, 4,
1472                 opx->segment, opx->wrt);
1473             offset += 4;
1474             break;
1475
1476         case4(044):
1477             data = opx->offset;
1478             size = ins->addr_size >> 3;
1479             warn_overflow_opd(opx, size);
1480             out(offset, segment, &data, OUT_ADDRESS, size,
1481                 opx->segment, opx->wrt);
1482             offset += size;
1483             break;
1484
1485         case4(050):
1486             if (opx->segment != segment) {
1487                 data = opx->offset;
1488                 out(offset, segment, &data,
1489                     OUT_REL1ADR, insn_end - offset,
1490                     opx->segment, opx->wrt);
1491             } else {
1492                 data = opx->offset - insn_end;
1493                 if (data > 127 || data < -128)
1494                     errfunc(ERR_NONFATAL, "short jump is out of range");
1495                 out(offset, segment, &data,
1496                     OUT_ADDRESS, 1, NO_SEG, NO_SEG);
1497             }
1498             offset += 1;
1499             break;
1500
1501         case4(054):
1502             data = (int64_t)opx->offset;
1503             out(offset, segment, &data, OUT_ADDRESS, 8,
1504                 opx->segment, opx->wrt);
1505             offset += 8;
1506             break;
1507
1508         case4(060):
1509             if (opx->segment != segment) {
1510                 data = opx->offset;
1511                 out(offset, segment, &data,
1512                     OUT_REL2ADR, insn_end - offset,
1513                     opx->segment, opx->wrt);
1514             } else {
1515                 data = opx->offset - insn_end;
1516                 out(offset, segment, &data,
1517                     OUT_ADDRESS, 2, NO_SEG, NO_SEG);
1518             }
1519             offset += 2;
1520             break;
1521
1522         case4(064):
1523             if (opx->type & (BITS16 | BITS32 | BITS64))
1524                 size = (opx->type & BITS16) ? 2 : 4;
1525             else
1526                 size = (bits == 16) ? 2 : 4;
1527             if (opx->segment != segment) {
1528                 data = opx->offset;
1529                 out(offset, segment, &data,
1530                     size == 2 ? OUT_REL2ADR : OUT_REL4ADR,
1531                     insn_end - offset, opx->segment, opx->wrt);
1532             } else {
1533                 data = opx->offset - insn_end;
1534                 out(offset, segment, &data,
1535                     OUT_ADDRESS, size, NO_SEG, NO_SEG);
1536             }
1537             offset += size;
1538             break;
1539
1540         case4(070):
1541             if (opx->segment != segment) {
1542                 data = opx->offset;
1543                 out(offset, segment, &data,
1544                     OUT_REL4ADR, insn_end - offset,
1545                     opx->segment, opx->wrt);
1546             } else {
1547                 data = opx->offset - insn_end;
1548                 out(offset, segment, &data,
1549                     OUT_ADDRESS, 4, NO_SEG, NO_SEG);
1550             }
1551             offset += 4;
1552             break;
1553
1554         case4(074):
1555             if (opx->segment == NO_SEG)
1556                 errfunc(ERR_NONFATAL, "value referenced by FAR is not"
1557                         " relocatable");
1558             data = 0;
1559             out(offset, segment, &data, OUT_ADDRESS, 2,
1560                 outfmt->segbase(1 + opx->segment),
1561                 opx->wrt);
1562             offset += 2;
1563             break;
1564
1565         case 0172:
1566             c = *codes++;
1567             opx = &ins->oprs[c >> 3];
1568             bytes[0] = nasm_regvals[opx->basereg] << 4;
1569             opx = &ins->oprs[c & 7];
1570             if (opx->segment != NO_SEG || opx->wrt != NO_SEG) {
1571                 errfunc(ERR_NONFATAL,
1572                         "non-absolute expression not permitted as argument %d",
1573                         c & 7);
1574             } else {
1575                 if (opx->offset & ~15) {
1576                     errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1577                             "four-bit argument exceeds bounds");
1578                 }
1579                 bytes[0] |= opx->offset & 15;
1580             }
1581             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1582             offset++;
1583             break;
1584
1585         case 0173:
1586             c = *codes++;
1587             opx = &ins->oprs[c >> 4];
1588             bytes[0] = nasm_regvals[opx->basereg] << 4;
1589             bytes[0] |= c & 15;
1590             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1591             offset++;
1592             break;
1593
1594         case4(0174):
1595             bytes[0] = nasm_regvals[opx->basereg] << 4;
1596             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1597             offset++;
1598             break;
1599
1600         case4(0254):
1601             data = opx->offset;
1602             if (opx->wrt == NO_SEG && opx->segment == NO_SEG &&
1603                 (int32_t)data != (int64_t)data) {
1604                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1605                         "signed dword immediate exceeds bounds");
1606             }
1607             out(offset, segment, &data, OUT_ADDRESS, 4,
1608                 opx->segment, opx->wrt);
1609             offset += 4;
1610             break;
1611
1612         case4(0240):
1613         case 0250:
1614             codes += 3;
1615             ins->evex_p[2] |= op_evexflags(&ins->oprs[0],
1616                                            EVEX_P2Z | EVEX_P2AAA, 2);
1617             ins->evex_p[2] ^= EVEX_P2VP;        /* 1's complement */
1618             bytes[0] = 0x62;
1619             /* EVEX.X can be set by either REX or EVEX for different reasons */
1620             bytes[1] = ((((ins->rex & 7) << 5) |
1621                          (ins->evex_p[0] & (EVEX_P0X | EVEX_P0RP))) ^ 0xf0) |
1622                        (ins->vex_cm & 3);
1623             bytes[2] = ((ins->rex & REX_W) << (7 - 3)) |
1624                        ((~ins->vexreg & 15) << 3) |
1625                        (1 << 2) | (ins->vex_wlp & 3);
1626             bytes[3] = ins->evex_p[2];
1627             out(offset, segment, &bytes, OUT_RAWDATA, 4, NO_SEG, NO_SEG);
1628             offset += 4;
1629             break;
1630
1631         case4(0260):
1632         case 0270:
1633             codes += 2;
1634             if (ins->vex_cm != 1 || (ins->rex & (REX_W|REX_X|REX_B)) ||
1635                 ins->prefixes[PPS_VEX] == P_VEX3) {
1636                 bytes[0] = (ins->vex_cm >> 6) ? 0x8f : 0xc4;
1637                 bytes[1] = (ins->vex_cm & 31) | ((~ins->rex & 7) << 5);
1638                 bytes[2] = ((ins->rex & REX_W) << (7-3)) |
1639                     ((~ins->vexreg & 15)<< 3) | (ins->vex_wlp & 07);
1640                 out(offset, segment, &bytes, OUT_RAWDATA, 3, NO_SEG, NO_SEG);
1641                 offset += 3;
1642             } else {
1643                 bytes[0] = 0xc5;
1644                 bytes[1] = ((~ins->rex & REX_R) << (7-2)) |
1645                     ((~ins->vexreg & 15) << 3) | (ins->vex_wlp & 07);
1646                 out(offset, segment, &bytes, OUT_RAWDATA, 2, NO_SEG, NO_SEG);
1647                 offset += 2;
1648             }
1649             break;
1650
1651         case 0271:
1652         case 0272:
1653         case 0273:
1654             break;
1655
1656         case4(0274):
1657         {
1658             uint64_t uv, um;
1659             int s;
1660
1661             if (ins->rex & REX_W)
1662                 s = 64;
1663             else if (ins->prefixes[PPS_OSIZE] == P_O16)
1664                 s = 16;
1665             else if (ins->prefixes[PPS_OSIZE] == P_O32)
1666                 s = 32;
1667             else
1668                 s = bits;
1669
1670             um = (uint64_t)2 << (s-1);
1671             uv = opx->offset;
1672
1673             if (uv > 127 && uv < (uint64_t)-128 &&
1674                 (uv < um-128 || uv > um-1)) {
1675                 /* If this wasn't explicitly byte-sized, warn as though we
1676                  * had fallen through to the imm16/32/64 case.
1677                  */
1678                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1679                         "%s value exceeds bounds",
1680                         (opx->type & BITS8) ? "signed byte" :
1681                         s == 16 ? "word" :
1682                         s == 32 ? "dword" :
1683                         "signed dword");
1684             }
1685             if (opx->segment != NO_SEG) {
1686                 data = uv;
1687                 out(offset, segment, &data, OUT_ADDRESS, 1,
1688                     opx->segment, opx->wrt);
1689             } else {
1690                 bytes[0] = uv;
1691                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG,
1692                     NO_SEG);
1693             }
1694             offset += 1;
1695             break;
1696         }
1697
1698         case4(0300):
1699             break;
1700
1701         case 0310:
1702             if (bits == 32 && !has_prefix(ins, PPS_ASIZE, P_A16)) {
1703                 *bytes = 0x67;
1704                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1705                 offset += 1;
1706             } else
1707                 offset += 0;
1708             break;
1709
1710         case 0311:
1711             if (bits != 32 && !has_prefix(ins, PPS_ASIZE, P_A32)) {
1712                 *bytes = 0x67;
1713                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1714                 offset += 1;
1715             } else
1716                 offset += 0;
1717             break;
1718
1719         case 0312:
1720             break;
1721
1722         case 0313:
1723             ins->rex = 0;
1724             break;
1725
1726         case4(0314):
1727             break;
1728
1729         case 0320:
1730         case 0321:
1731             break;
1732
1733         case 0322:
1734         case 0323:
1735             break;
1736
1737         case 0324:
1738             ins->rex |= REX_W;
1739             break;
1740
1741         case 0325:
1742             break;
1743
1744         case 0326:
1745             break;
1746
1747         case 0330:
1748             *bytes = *codes++ ^ get_cond_opcode(ins->condition);
1749             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1750             offset += 1;
1751             break;
1752
1753         case 0331:
1754             break;
1755
1756         case 0332:
1757         case 0333:
1758             *bytes = c - 0332 + 0xF2;
1759             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1760             offset += 1;
1761             break;
1762
1763         case 0334:
1764             if (ins->rex & REX_R) {
1765                 *bytes = 0xF0;
1766                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1767                 offset += 1;
1768             }
1769             ins->rex &= ~(REX_L|REX_R);
1770             break;
1771
1772         case 0335:
1773             break;
1774
1775         case 0336:
1776         case 0337:
1777             break;
1778
1779         case 0340:
1780             if (ins->oprs[0].segment != NO_SEG)
1781                 errfunc(ERR_PANIC, "non-constant BSS size in pass two");
1782             else {
1783                 int64_t size = ins->oprs[0].offset;
1784                 if (size > 0)
1785                     out(offset, segment, NULL,
1786                         OUT_RESERVE, size, NO_SEG, NO_SEG);
1787                 offset += size;
1788             }
1789             break;
1790
1791         case 0341:
1792             break;
1793
1794         case 0360:
1795             break;
1796
1797         case 0361:
1798             bytes[0] = 0x66;
1799             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1800             offset += 1;
1801             break;
1802
1803         case 0364:
1804         case 0365:
1805             break;
1806
1807         case 0366:
1808         case 0367:
1809             *bytes = c - 0366 + 0x66;
1810             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1811             offset += 1;
1812             break;
1813
1814         case3(0370):
1815             break;
1816
1817         case 0373:
1818             *bytes = bits == 16 ? 3 : 5;
1819             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1820             offset += 1;
1821             break;
1822
1823         case 0374:
1824             eat = EA_XMMVSIB;
1825             break;
1826
1827         case 0375:
1828             eat = EA_YMMVSIB;
1829             break;
1830
1831         case 0376:
1832             eat = EA_ZMMVSIB;
1833             break;
1834
1835         case4(0100):
1836         case4(0110):
1837         case4(0120):
1838         case4(0130):
1839         case4(0200):
1840         case4(0204):
1841         case4(0210):
1842         case4(0214):
1843         case4(0220):
1844         case4(0224):
1845         case4(0230):
1846         case4(0234):
1847             {
1848                 ea ea_data;
1849                 int rfield;
1850                 opflags_t rflags;
1851                 uint8_t *p;
1852                 int32_t s;
1853                 struct operand *opy = &ins->oprs[op2];
1854
1855                 if (c <= 0177) {
1856                     /* pick rfield from operand b (opx) */
1857                     rflags = regflag(opx);
1858                     rfield = nasm_regvals[opx->basereg];
1859                 } else {
1860                     /* rfield is constant */
1861                     rflags = 0;
1862                     rfield = c & 7;
1863                 }
1864
1865                 if (process_ea(opy, &ea_data, bits,
1866                                rfield, rflags, ins) != eat)
1867                     errfunc(ERR_NONFATAL, "invalid effective address");
1868
1869                 p = bytes;
1870                 *p++ = ea_data.modrm;
1871                 if (ea_data.sib_present)
1872                     *p++ = ea_data.sib;
1873
1874                 s = p - bytes;
1875                 out(offset, segment, bytes, OUT_RAWDATA, s, NO_SEG, NO_SEG);
1876
1877                 /*
1878                  * Make sure the address gets the right offset in case
1879                  * the line breaks in the .lst file (BR 1197827)
1880                  */
1881                 offset += s;
1882                 s = 0;
1883
1884                 switch (ea_data.bytes) {
1885                 case 0:
1886                     break;
1887                 case 1:
1888                 case 2:
1889                 case 4:
1890                 case 8:
1891                     /* use compressed displacement, if available */
1892                     data = ea_data.disp8 ? ea_data.disp8 : opy->offset;
1893                     s += ea_data.bytes;
1894                     if (ea_data.rip) {
1895                         if (opy->segment == segment) {
1896                             data -= insn_end;
1897                             if (overflow_signed(data, ea_data.bytes))
1898                                 warn_overflow(ERR_PASS2, ea_data.bytes);
1899                             out(offset, segment, &data, OUT_ADDRESS,
1900                                 ea_data.bytes, NO_SEG, NO_SEG);
1901                         } else {
1902                             /* overflow check in output/linker? */
1903                             out(offset, segment, &data,        OUT_REL4ADR,
1904                                 insn_end - offset, opy->segment, opy->wrt);
1905                         }
1906                     } else {
1907                         if (overflow_general(data, ins->addr_size >> 3) ||
1908                             signed_bits(data, ins->addr_size) !=
1909                             signed_bits(data, ea_data.bytes * 8))
1910                             warn_overflow(ERR_PASS2, ea_data.bytes);
1911
1912                         out(offset, segment, &data, OUT_ADDRESS,
1913                             ea_data.bytes, opy->segment, opy->wrt);
1914                     }
1915                     break;
1916                 default:
1917                     /* Impossible! */
1918                     errfunc(ERR_PANIC,
1919                             "Invalid amount of bytes (%d) for offset?!",
1920                             ea_data.bytes);
1921                     break;
1922                 }
1923                 offset += s;
1924             }
1925             break;
1926
1927         default:
1928             errfunc(ERR_PANIC, "internal instruction table corrupt"
1929                     ": instruction code \\%o (0x%02X) given", c, c);
1930             break;
1931         }
1932     }
1933 }
1934
1935 static opflags_t regflag(const operand * o)
1936 {
1937     if (!is_register(o->basereg))
1938         errfunc(ERR_PANIC, "invalid operand passed to regflag()");
1939     return nasm_reg_flags[o->basereg];
1940 }
1941
1942 static int32_t regval(const operand * o)
1943 {
1944     if (!is_register(o->basereg))
1945         errfunc(ERR_PANIC, "invalid operand passed to regval()");
1946     return nasm_regvals[o->basereg];
1947 }
1948
1949 static int op_rexflags(const operand * o, int mask)
1950 {
1951     opflags_t flags;
1952     int val;
1953
1954     if (!is_register(o->basereg))
1955         errfunc(ERR_PANIC, "invalid operand passed to op_rexflags()");
1956
1957     flags = nasm_reg_flags[o->basereg];
1958     val = nasm_regvals[o->basereg];
1959
1960     return rexflags(val, flags, mask);
1961 }
1962
1963 static int rexflags(int val, opflags_t flags, int mask)
1964 {
1965     int rex = 0;
1966
1967     if (val >= 0 && (val & 8))
1968         rex |= REX_B|REX_X|REX_R;
1969     if (flags & BITS64)
1970         rex |= REX_W;
1971     if (!(REG_HIGH & ~flags))                   /* AH, CH, DH, BH */
1972         rex |= REX_H;
1973     else if (!(REG8 & ~flags) && val >= 4)      /* SPL, BPL, SIL, DIL */
1974         rex |= REX_P;
1975
1976     return rex & mask;
1977 }
1978
1979 static int evexflags(int val, decoflags_t deco,
1980                      int mask, uint8_t byte)
1981 {
1982     int evex = 0;
1983
1984     switch (byte) {
1985     case 0:
1986         if (val >= 0 && (val & 16))
1987             evex |= (EVEX_P0RP | EVEX_P0X);
1988         break;
1989     case 2:
1990         if (val >= 0 && (val & 16))
1991             evex |= EVEX_P2VP;
1992         if (deco & Z)
1993             evex |= EVEX_P2Z;
1994         if (deco & OPMASK_MASK)
1995             evex |= deco & EVEX_P2AAA;
1996         break;
1997     }
1998     return evex & mask;
1999 }
2000
2001 static int op_evexflags(const operand * o, int mask, uint8_t byte)
2002 {
2003     int val;
2004
2005     val = nasm_regvals[o->basereg];
2006
2007     return evexflags(val, o->decoflags, mask, byte);
2008 }
2009
2010 static enum match_result find_match(const struct itemplate **tempp,
2011                                     insn *instruction,
2012                                     int32_t segment, int64_t offset, int bits)
2013 {
2014     const struct itemplate *temp;
2015     enum match_result m, merr;
2016     opflags_t xsizeflags[MAX_OPERANDS];
2017     bool opsizemissing = false;
2018     int8_t broadcast = instruction->evex_brerop;
2019     int i;
2020
2021     /* broadcasting uses a different data element size */
2022     for (i = 0; i < instruction->operands; i++)
2023         if (i == broadcast)
2024             xsizeflags[i] = instruction->oprs[i].decoflags & BRSIZE_MASK;
2025         else
2026             xsizeflags[i] = instruction->oprs[i].type & SIZE_MASK;
2027
2028     merr = MERR_INVALOP;
2029
2030     for (temp = nasm_instructions[instruction->opcode];
2031          temp->opcode != I_none; temp++) {
2032         m = matches(temp, instruction, bits);
2033         if (m == MOK_JUMP) {
2034             if (jmp_match(segment, offset, bits, instruction, temp))
2035                 m = MOK_GOOD;
2036             else
2037                 m = MERR_INVALOP;
2038         } else if (m == MERR_OPSIZEMISSING && !itemp_has(temp, IF_SX)) {
2039             /*
2040              * Missing operand size and a candidate for fuzzy matching...
2041              */
2042             for (i = 0; i < temp->operands; i++)
2043                 if (i == broadcast)
2044                     xsizeflags[i] |= temp->deco[i] & BRSIZE_MASK;
2045                 else
2046                     xsizeflags[i] |= temp->opd[i] & SIZE_MASK;
2047             opsizemissing = true;
2048         }
2049         if (m > merr)
2050             merr = m;
2051         if (merr == MOK_GOOD)
2052             goto done;
2053     }
2054
2055     /* No match, but see if we can get a fuzzy operand size match... */
2056     if (!opsizemissing)
2057         goto done;
2058
2059     for (i = 0; i < instruction->operands; i++) {
2060         /*
2061          * We ignore extrinsic operand sizes on registers, so we should
2062          * never try to fuzzy-match on them.  This also resolves the case
2063          * when we have e.g. "xmmrm128" in two different positions.
2064          */
2065         if (is_class(REGISTER, instruction->oprs[i].type))
2066             continue;
2067
2068         /* This tests if xsizeflags[i] has more than one bit set */
2069         if ((xsizeflags[i] & (xsizeflags[i]-1)))
2070             goto done;                /* No luck */
2071
2072         if (i == broadcast) {
2073             instruction->oprs[i].decoflags |= xsizeflags[i];
2074             instruction->oprs[i].type |= (xsizeflags[i] == BR_BITS32 ?
2075                                           BITS32 : BITS64);
2076         } else {
2077             instruction->oprs[i].type |= xsizeflags[i]; /* Set the size */
2078         }
2079     }
2080
2081     /* Try matching again... */
2082     for (temp = nasm_instructions[instruction->opcode];
2083          temp->opcode != I_none; temp++) {
2084         m = matches(temp, instruction, bits);
2085         if (m == MOK_JUMP) {
2086             if (jmp_match(segment, offset, bits, instruction, temp))
2087                 m = MOK_GOOD;
2088             else
2089                 m = MERR_INVALOP;
2090         }
2091         if (m > merr)
2092             merr = m;
2093         if (merr == MOK_GOOD)
2094             goto done;
2095     }
2096
2097 done:
2098     *tempp = temp;
2099     return merr;
2100 }
2101
2102 static enum match_result matches(const struct itemplate *itemp,
2103                                  insn *instruction, int bits)
2104 {
2105     opflags_t size[MAX_OPERANDS], asize;
2106     bool opsizemissing = false;
2107     int i, oprs;
2108
2109     /*
2110      * Check the opcode
2111      */
2112     if (itemp->opcode != instruction->opcode)
2113         return MERR_INVALOP;
2114
2115     /*
2116      * Count the operands
2117      */
2118     if (itemp->operands != instruction->operands)
2119         return MERR_INVALOP;
2120
2121     /*
2122      * Is it legal?
2123      */
2124     if (!(optimizing > 0) && itemp_has(itemp, IF_OPT))
2125         return MERR_INVALOP;
2126
2127     /*
2128      * {evex} available?
2129      */
2130     switch (instruction->prefixes[PPS_VEX]) {
2131     case P_EVEX:
2132         if (!itemp_has(itemp, IF_EVEX))
2133             return MERR_ENCMISMATCH;
2134         break;
2135     case P_VEX3:
2136     case P_VEX2:
2137         if (!itemp_has(itemp, IF_VEX))
2138             return MERR_ENCMISMATCH;
2139         break;
2140     default:
2141         break;
2142     }
2143
2144     /*
2145      * Check that no spurious colons or TOs are present
2146      */
2147     for (i = 0; i < itemp->operands; i++)
2148         if (instruction->oprs[i].type & ~itemp->opd[i] & (COLON | TO))
2149             return MERR_INVALOP;
2150
2151     /*
2152      * Process size flags
2153      */
2154     switch (itemp_smask(itemp)) {
2155     case IF_GENBIT(IF_SB):
2156         asize = BITS8;
2157         break;
2158     case IF_GENBIT(IF_SW):
2159         asize = BITS16;
2160         break;
2161     case IF_GENBIT(IF_SD):
2162         asize = BITS32;
2163         break;
2164     case IF_GENBIT(IF_SQ):
2165         asize = BITS64;
2166         break;
2167     case IF_GENBIT(IF_SO):
2168         asize = BITS128;
2169         break;
2170     case IF_GENBIT(IF_SY):
2171         asize = BITS256;
2172         break;
2173     case IF_GENBIT(IF_SZ):
2174         asize = BITS512;
2175         break;
2176     case IF_GENBIT(IF_SIZE):
2177         switch (bits) {
2178         case 16:
2179             asize = BITS16;
2180             break;
2181         case 32:
2182             asize = BITS32;
2183             break;
2184         case 64:
2185             asize = BITS64;
2186             break;
2187         default:
2188             asize = 0;
2189             break;
2190         }
2191         break;
2192     default:
2193         asize = 0;
2194         break;
2195     }
2196
2197     if (itemp_armask(itemp)) {
2198         /* S- flags only apply to a specific operand */
2199         i = itemp_arg(itemp);
2200         memset(size, 0, sizeof size);
2201         size[i] = asize;
2202     } else {
2203         /* S- flags apply to all operands */
2204         for (i = 0; i < MAX_OPERANDS; i++)
2205             size[i] = asize;
2206     }
2207
2208     /*
2209      * Check that the operand flags all match up,
2210      * it's a bit tricky so lets be verbose:
2211      *
2212      * 1) Find out the size of operand. If instruction
2213      *    doesn't have one specified -- we're trying to
2214      *    guess it either from template (IF_S* flag) or
2215      *    from code bits.
2216      *
2217      * 2) If template operand do not match the instruction OR
2218      *    template has an operand size specified AND this size differ
2219      *    from which instruction has (perhaps we got it from code bits)
2220      *    we are:
2221      *      a)  Check that only size of instruction and operand is differ
2222      *          other characteristics do match
2223      *      b)  Perhaps it's a register specified in instruction so
2224      *          for such a case we just mark that operand as "size
2225      *          missing" and this will turn on fuzzy operand size
2226      *          logic facility (handled by a caller)
2227      */
2228     for (i = 0; i < itemp->operands; i++) {
2229         opflags_t type = instruction->oprs[i].type;
2230         decoflags_t deco = instruction->oprs[i].decoflags;
2231         bool is_broadcast = deco & BRDCAST_MASK;
2232         uint8_t brcast_num = 0;
2233         opflags_t template_opsize, insn_opsize;
2234
2235         if (!(type & SIZE_MASK))
2236             type |= size[i];
2237
2238         insn_opsize     = type & SIZE_MASK;
2239         if (!is_broadcast) {
2240             template_opsize = itemp->opd[i] & SIZE_MASK;
2241         } else {
2242             decoflags_t deco_brsize = itemp->deco[i] & BRSIZE_MASK;
2243             /*
2244              * when broadcasting, the element size depends on
2245              * the instruction type. decorator flag should match.
2246              */
2247
2248             if (deco_brsize) {
2249                 template_opsize = (deco_brsize == BR_BITS32 ? BITS32 : BITS64);
2250                 /* calculate the proper number : {1to<brcast_num>} */
2251                 brcast_num = (itemp->opd[i] & SIZE_MASK) / BITS128 *
2252                                 BITS64 / template_opsize * 2;
2253             } else {
2254                 template_opsize = 0;
2255             }
2256         }
2257
2258         if ((itemp->opd[i] & ~type & ~SIZE_MASK) ||
2259             (deco & ~itemp->deco[i] & ~BRNUM_MASK)) {
2260             return MERR_INVALOP;
2261         } else if (template_opsize) {
2262             if (template_opsize != insn_opsize) {
2263                 if (insn_opsize) {
2264                     return MERR_INVALOP;
2265                 } else if (!is_class(REGISTER, type)) {
2266                     /*
2267                      * Note: we don't honor extrinsic operand sizes for registers,
2268                      * so "missing operand size" for a register should be
2269                      * considered a wildcard match rather than an error.
2270                      */
2271                     opsizemissing = true;
2272                 }
2273             } else if (is_broadcast &&
2274                        (brcast_num !=
2275                         (8U << ((deco & BRNUM_MASK) >> BRNUM_SHIFT)))) {
2276                 /*
2277                  * broadcasting opsize matches but the number of repeated memory
2278                  * element does not match.
2279                  * if 64b double precision float is broadcasted to zmm (512b),
2280                  * broadcasting decorator must be {1to8}.
2281                  */
2282                 return MERR_BRNUMMISMATCH;
2283             }
2284         }
2285     }
2286
2287     if (opsizemissing)
2288         return MERR_OPSIZEMISSING;
2289
2290     /*
2291      * Check operand sizes
2292      */
2293     if (itemp_has(itemp, IF_SM) || itemp_has(itemp, IF_SM2)) {
2294         oprs = (itemp_has(itemp, IF_SM2) ? 2 : itemp->operands);
2295         for (i = 0; i < oprs; i++) {
2296             asize = itemp->opd[i] & SIZE_MASK;
2297             if (asize) {
2298                 for (i = 0; i < oprs; i++)
2299                     size[i] = asize;
2300                 break;
2301             }
2302         }
2303     } else {
2304         oprs = itemp->operands;
2305     }
2306
2307     for (i = 0; i < itemp->operands; i++) {
2308         if (!(itemp->opd[i] & SIZE_MASK) &&
2309             (instruction->oprs[i].type & SIZE_MASK & ~size[i]))
2310             return MERR_OPSIZEMISMATCH;
2311     }
2312
2313     /*
2314      * Check template is okay at the set cpu level
2315      */
2316     if (iflag_cmp_cpu_level(&insns_flags[itemp->iflag_idx], &cpu) > 0)
2317         return MERR_BADCPU;
2318
2319     /*
2320      * Verify the appropriate long mode flag.
2321      */
2322     if (itemp_has(itemp, (bits == 64 ? IF_NOLONG : IF_LONG)))
2323         return MERR_BADMODE;
2324
2325     /*
2326      * If we have a HLE prefix, look for the NOHLE flag
2327      */
2328     if (itemp_has(itemp, IF_NOHLE) &&
2329         (has_prefix(instruction, PPS_REP, P_XACQUIRE) ||
2330          has_prefix(instruction, PPS_REP, P_XRELEASE)))
2331         return MERR_BADHLE;
2332
2333     /*
2334      * Check if special handling needed for Jumps
2335      */
2336     if ((itemp->code[0] & ~1) == 0370)
2337         return MOK_JUMP;
2338
2339     /*
2340      * Check if BND prefix is allowed.
2341      * Other 0xF2 (REPNE/REPNZ) prefix is prohibited.
2342      */
2343     if (!itemp_has(itemp, IF_BND) &&
2344         (has_prefix(instruction, PPS_REP, P_BND) ||
2345          has_prefix(instruction, PPS_REP, P_NOBND)))
2346         return MERR_BADBND;
2347     else if (itemp_has(itemp, IF_BND) &&
2348              (has_prefix(instruction, PPS_REP, P_REPNE) ||
2349               has_prefix(instruction, PPS_REP, P_REPNZ)))
2350         return MERR_BADREPNE;
2351
2352     return MOK_GOOD;
2353 }
2354
2355 /*
2356  * Check if ModR/M.mod should/can be 01.
2357  * - EAF_BYTEOFFS is set
2358  * - offset can fit in a byte when EVEX is not used
2359  * - offset can be compressed when EVEX is used
2360  */
2361 #define IS_MOD_01()     (input->eaflags & EAF_BYTEOFFS ||       \
2362                          (o >= -128 && o <= 127 &&              \
2363                           seg == NO_SEG && !forw_ref &&         \
2364                           !(input->eaflags & EAF_WORDOFFS) &&   \
2365                           !(ins->rex & REX_EV)) ||              \
2366                          (ins->rex & REX_EV &&                  \
2367                           is_disp8n(input, ins, &output->disp8)))
2368
2369 static enum ea_type process_ea(operand *input, ea *output, int bits,
2370                                int rfield, opflags_t rflags, insn *ins)
2371 {
2372     bool forw_ref = !!(input->opflags & OPFLAG_UNKNOWN);
2373     int addrbits = ins->addr_size;
2374     int eaflags = input->eaflags;
2375
2376     output->type    = EA_SCALAR;
2377     output->rip     = false;
2378     output->disp8   = 0;
2379
2380     /* REX flags for the rfield operand */
2381     output->rex     |= rexflags(rfield, rflags, REX_R | REX_P | REX_W | REX_H);
2382     /* EVEX.R' flag for the REG operand */
2383     ins->evex_p[0]  |= evexflags(rfield, 0, EVEX_P0RP, 0);
2384
2385     if (is_class(REGISTER, input->type)) {
2386         /*
2387          * It's a direct register.
2388          */
2389         if (!is_register(input->basereg))
2390             goto err;
2391
2392         if (!is_reg_class(REG_EA, input->basereg))
2393             goto err;
2394
2395         /* broadcasting is not available with a direct register operand. */
2396         if (input->decoflags & BRDCAST_MASK) {
2397             nasm_error(ERR_NONFATAL, "Broadcasting not allowed from a register");
2398             goto err;
2399         }
2400
2401         output->rex         |= op_rexflags(input, REX_B | REX_P | REX_W | REX_H);
2402         ins->evex_p[0]      |= op_evexflags(input, EVEX_P0X, 0);
2403         output->sib_present = false;    /* no SIB necessary */
2404         output->bytes       = 0;        /* no offset necessary either */
2405         output->modrm       = GEN_MODRM(3, rfield, nasm_regvals[input->basereg]);
2406     } else {
2407         /*
2408          * It's a memory reference.
2409          */
2410
2411         /* Embedded rounding or SAE is not available with a mem ref operand. */
2412         if (input->decoflags & (ER | SAE)) {
2413             nasm_error(ERR_NONFATAL,
2414                        "Embedded rounding is available only with reg-reg op.");
2415             return -1;
2416         }
2417
2418         if (input->basereg == -1 &&
2419             (input->indexreg == -1 || input->scale == 0)) {
2420             /*
2421              * It's a pure offset.
2422              */
2423             if (bits == 64 && ((input->type & IP_REL) == IP_REL) &&
2424                 input->segment == NO_SEG) {
2425                 nasm_error(ERR_WARNING | ERR_PASS1, "absolute address can not be RIP-relative");
2426                 input->type &= ~IP_REL;
2427                 input->type |= MEMORY;
2428             }
2429
2430             if (bits == 64 &&
2431                 !(IP_REL & ~input->type) && (eaflags & EAF_MIB)) {
2432                 nasm_error(ERR_NONFATAL, "RIP-relative addressing is prohibited for mib.");
2433                 return -1;
2434             }
2435
2436             if (eaflags & EAF_BYTEOFFS ||
2437                 (eaflags & EAF_WORDOFFS &&
2438                  input->disp_size != (addrbits != 16 ? 32 : 16))) {
2439                 nasm_error(ERR_WARNING | ERR_PASS1, "displacement size ignored on absolute address");
2440             }
2441
2442             if (bits == 64 && (~input->type & IP_REL)) {
2443                 output->sib_present = true;
2444                 output->sib         = GEN_SIB(0, 4, 5);
2445                 output->bytes       = 4;
2446                 output->modrm       = GEN_MODRM(0, rfield, 4);
2447                 output->rip         = false;
2448             } else {
2449                 output->sib_present = false;
2450                 output->bytes       = (addrbits != 16 ? 4 : 2);
2451                 output->modrm       = GEN_MODRM(0, rfield, (addrbits != 16 ? 5 : 6));
2452                 output->rip         = bits == 64;
2453             }
2454         } else {
2455             /*
2456              * It's an indirection.
2457              */
2458             int i = input->indexreg, b = input->basereg, s = input->scale;
2459             int32_t seg = input->segment;
2460             int hb = input->hintbase, ht = input->hinttype;
2461             int t, it, bt;              /* register numbers */
2462             opflags_t x, ix, bx;        /* register flags */
2463
2464             if (s == 0)
2465                 i = -1;         /* make this easy, at least */
2466
2467             if (is_register(i)) {
2468                 it = nasm_regvals[i];
2469                 ix = nasm_reg_flags[i];
2470             } else {
2471                 it = -1;
2472                 ix = 0;
2473             }
2474
2475             if (is_register(b)) {
2476                 bt = nasm_regvals[b];
2477                 bx = nasm_reg_flags[b];
2478             } else {
2479                 bt = -1;
2480                 bx = 0;
2481             }
2482
2483             /* if either one are a vector register... */
2484             if ((ix|bx) & (XMMREG|YMMREG|ZMMREG) & ~REG_EA) {
2485                 opflags_t sok = BITS32 | BITS64;
2486                 int32_t o = input->offset;
2487                 int mod, scale, index, base;
2488
2489                 /*
2490                  * For a vector SIB, one has to be a vector and the other,
2491                  * if present, a GPR.  The vector must be the index operand.
2492                  */
2493                 if (it == -1 || (bx & (XMMREG|YMMREG|ZMMREG) & ~REG_EA)) {
2494                     if (s == 0)
2495                         s = 1;
2496                     else if (s != 1)
2497                         goto err;
2498
2499                     t = bt, bt = it, it = t;
2500                     x = bx, bx = ix, ix = x;
2501                 }
2502
2503                 if (bt != -1) {
2504                     if (REG_GPR & ~bx)
2505                         goto err;
2506                     if (!(REG64 & ~bx) || !(REG32 & ~bx))
2507                         sok &= bx;
2508                     else
2509                         goto err;
2510                 }
2511
2512                 /*
2513                  * While we're here, ensure the user didn't specify
2514                  * WORD or QWORD
2515                  */
2516                 if (input->disp_size == 16 || input->disp_size == 64)
2517                     goto err;
2518
2519                 if (addrbits == 16 ||
2520                     (addrbits == 32 && !(sok & BITS32)) ||
2521                     (addrbits == 64 && !(sok & BITS64)))
2522                     goto err;
2523
2524                 output->type = ((ix & ZMMREG & ~REG_EA) ? EA_ZMMVSIB
2525                                 : ((ix & YMMREG & ~REG_EA)
2526                                 ? EA_YMMVSIB : EA_XMMVSIB));
2527
2528                 output->rex    |= rexflags(it, ix, REX_X);
2529                 output->rex    |= rexflags(bt, bx, REX_B);
2530                 ins->evex_p[2] |= evexflags(it, 0, EVEX_P2VP, 2);
2531
2532                 index = it & 7; /* it is known to be != -1 */
2533
2534                 switch (s) {
2535                 case 1:
2536                     scale = 0;
2537                     break;
2538                 case 2:
2539                     scale = 1;
2540                     break;
2541                 case 4:
2542                     scale = 2;
2543                     break;
2544                 case 8:
2545                     scale = 3;
2546                     break;
2547                 default:   /* then what the smeg is it? */
2548                     goto err;    /* panic */
2549                 }
2550
2551                 if (bt == -1) {
2552                     base = 5;
2553                     mod = 0;
2554                 } else {
2555                     base = (bt & 7);
2556                     if (base != REG_NUM_EBP && o == 0 &&
2557                         seg == NO_SEG && !forw_ref &&
2558                         !(eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2559                         mod = 0;
2560                     else if (IS_MOD_01())
2561                         mod = 1;
2562                     else
2563                         mod = 2;
2564                 }
2565
2566                 output->sib_present = true;
2567                 output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2568                 output->modrm       = GEN_MODRM(mod, rfield, 4);
2569                 output->sib         = GEN_SIB(scale, index, base);
2570             } else if ((ix|bx) & (BITS32|BITS64)) {
2571                 /*
2572                  * it must be a 32/64-bit memory reference. Firstly we have
2573                  * to check that all registers involved are type E/Rxx.
2574                  */
2575                 opflags_t sok = BITS32 | BITS64;
2576                 int32_t o = input->offset;
2577
2578                 if (it != -1) {
2579                     if (!(REG64 & ~ix) || !(REG32 & ~ix))
2580                         sok &= ix;
2581                     else
2582                         goto err;
2583                 }
2584
2585                 if (bt != -1) {
2586                     if (REG_GPR & ~bx)
2587                         goto err; /* Invalid register */
2588                     if (~sok & bx & SIZE_MASK)
2589                         goto err; /* Invalid size */
2590                     sok &= bx;
2591                 }
2592
2593                 /*
2594                  * While we're here, ensure the user didn't specify
2595                  * WORD or QWORD
2596                  */
2597                 if (input->disp_size == 16 || input->disp_size == 64)
2598                     goto err;
2599
2600                 if (addrbits == 16 ||
2601                     (addrbits == 32 && !(sok & BITS32)) ||
2602                     (addrbits == 64 && !(sok & BITS64)))
2603                     goto err;
2604
2605                 /* now reorganize base/index */
2606                 if (s == 1 && bt != it && bt != -1 && it != -1 &&
2607                     ((hb == b && ht == EAH_NOTBASE) ||
2608                      (hb == i && ht == EAH_MAKEBASE))) {
2609                     /* swap if hints say so */
2610                     t = bt, bt = it, it = t;
2611                     x = bx, bx = ix, ix = x;
2612                 }
2613
2614                 if (bt == -1 && s == 1 && !(hb == i && ht == EAH_NOTBASE)) {
2615                     /* make single reg base, unless hint */
2616                     bt = it, bx = ix, it = -1, ix = 0;
2617                 }
2618                 if (eaflags & EAF_MIB) {
2619                     /* only for mib operands */
2620                     if (it == -1 && (hb == b && ht == EAH_NOTBASE)) {
2621                         /*
2622                          * make a single reg index [reg*1].
2623                          * gas uses this form for an explicit index register.
2624                          */
2625                         it = bt, ix = bx, bt = -1, bx = 0, s = 1;
2626                     }
2627                     if ((ht == EAH_SUMMED) && bt == -1) {
2628                         /* separate once summed index into [base, index] */
2629                         bt = it, bx = ix, s--;
2630                     }
2631                 } else {
2632                     if (((s == 2 && it != REG_NUM_ESP &&
2633                           (!(eaflags & EAF_TIMESTWO) || (ht == EAH_SUMMED))) ||
2634                          s == 3 || s == 5 || s == 9) && bt == -1) {
2635                         /* convert 3*EAX to EAX+2*EAX */
2636                         bt = it, bx = ix, s--;
2637                     }
2638                     if (it == -1 && (bt & 7) != REG_NUM_ESP &&
2639                         (eaflags & EAF_TIMESTWO) &&
2640                         (hb == b && ht == EAH_NOTBASE)) {
2641                         /*
2642                          * convert [NOSPLIT EAX*1]
2643                          * to sib format with 0x0 displacement - [EAX*1+0].
2644                          */
2645                         it = bt, ix = bx, bt = -1, bx = 0, s = 1;
2646                     }
2647                 }
2648                 if (s == 1 && it == REG_NUM_ESP) {
2649                     /* swap ESP into base if scale is 1 */
2650                     t = it, it = bt, bt = t;
2651                     x = ix, ix = bx, bx = x;
2652                 }
2653                 if (it == REG_NUM_ESP ||
2654                     (s != 1 && s != 2 && s != 4 && s != 8 && it != -1))
2655                     goto err;        /* wrong, for various reasons */
2656
2657                 output->rex |= rexflags(it, ix, REX_X);
2658                 output->rex |= rexflags(bt, bx, REX_B);
2659
2660                 if (it == -1 && (bt & 7) != REG_NUM_ESP) {
2661                     /* no SIB needed */
2662                     int mod, rm;
2663
2664                     if (bt == -1) {
2665                         rm = 5;
2666                         mod = 0;
2667                     } else {
2668                         rm = (bt & 7);
2669                         if (rm != REG_NUM_EBP && o == 0 &&
2670                             seg == NO_SEG && !forw_ref &&
2671                             !(eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2672                             mod = 0;
2673                         else if (IS_MOD_01())
2674                             mod = 1;
2675                         else
2676                             mod = 2;
2677                     }
2678
2679                     output->sib_present = false;
2680                     output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2681                     output->modrm       = GEN_MODRM(mod, rfield, rm);
2682                 } else {
2683                     /* we need a SIB */
2684                     int mod, scale, index, base;
2685
2686                     if (it == -1)
2687                         index = 4, s = 1;
2688                     else
2689                         index = (it & 7);
2690
2691                     switch (s) {
2692                     case 1:
2693                         scale = 0;
2694                         break;
2695                     case 2:
2696                         scale = 1;
2697                         break;
2698                     case 4:
2699                         scale = 2;
2700                         break;
2701                     case 8:
2702                         scale = 3;
2703                         break;
2704                     default:   /* then what the smeg is it? */
2705                         goto err;    /* panic */
2706                     }
2707
2708                     if (bt == -1) {
2709                         base = 5;
2710                         mod = 0;
2711                     } else {
2712                         base = (bt & 7);
2713                         if (base != REG_NUM_EBP && o == 0 &&
2714                             seg == NO_SEG && !forw_ref &&
2715                             !(eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2716                             mod = 0;
2717                         else if (IS_MOD_01())
2718                             mod = 1;
2719                         else
2720                             mod = 2;
2721                     }
2722
2723                     output->sib_present = true;
2724                     output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2725                     output->modrm       = GEN_MODRM(mod, rfield, 4);
2726                     output->sib         = GEN_SIB(scale, index, base);
2727                 }
2728             } else {            /* it's 16-bit */
2729                 int mod, rm;
2730                 int16_t o = input->offset;
2731
2732                 /* check for 64-bit long mode */
2733                 if (addrbits == 64)
2734                     goto err;
2735
2736                 /* check all registers are BX, BP, SI or DI */
2737                 if ((b != -1 && b != R_BP && b != R_BX && b != R_SI && b != R_DI) ||
2738                     (i != -1 && i != R_BP && i != R_BX && i != R_SI && i != R_DI))
2739                     goto err;
2740
2741                 /* ensure the user didn't specify DWORD/QWORD */
2742                 if (input->disp_size == 32 || input->disp_size == 64)
2743                     goto err;
2744
2745                 if (s != 1 && i != -1)
2746                     goto err;        /* no can do, in 16-bit EA */
2747                 if (b == -1 && i != -1) {
2748                     int tmp = b;
2749                     b = i;
2750                     i = tmp;
2751                 }               /* swap */
2752                 if ((b == R_SI || b == R_DI) && i != -1) {
2753                     int tmp = b;
2754                     b = i;
2755                     i = tmp;
2756                 }
2757                 /* have BX/BP as base, SI/DI index */
2758                 if (b == i)
2759                     goto err;        /* shouldn't ever happen, in theory */
2760                 if (i != -1 && b != -1 &&
2761                     (i == R_BP || i == R_BX || b == R_SI || b == R_DI))
2762                     goto err;        /* invalid combinations */
2763                 if (b == -1)            /* pure offset: handled above */
2764                     goto err;        /* so if it gets to here, panic! */
2765
2766                 rm = -1;
2767                 if (i != -1)
2768                     switch (i * 256 + b) {
2769                     case R_SI * 256 + R_BX:
2770                         rm = 0;
2771                         break;
2772                     case R_DI * 256 + R_BX:
2773                         rm = 1;
2774                         break;
2775                     case R_SI * 256 + R_BP:
2776                         rm = 2;
2777                         break;
2778                     case R_DI * 256 + R_BP:
2779                         rm = 3;
2780                         break;
2781                 } else
2782                     switch (b) {
2783                     case R_SI:
2784                         rm = 4;
2785                         break;
2786                     case R_DI:
2787                         rm = 5;
2788                         break;
2789                     case R_BP:
2790                         rm = 6;
2791                         break;
2792                     case R_BX:
2793                         rm = 7;
2794                         break;
2795                     }
2796                 if (rm == -1)           /* can't happen, in theory */
2797                     goto err;        /* so panic if it does */
2798
2799                 if (o == 0 && seg == NO_SEG && !forw_ref && rm != 6 &&
2800                     !(eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2801                     mod = 0;
2802                 else if (IS_MOD_01())
2803                     mod = 1;
2804                 else
2805                     mod = 2;
2806
2807                 output->sib_present = false;    /* no SIB - it's 16-bit */
2808                 output->bytes       = mod;      /* bytes of offset needed */
2809                 output->modrm       = GEN_MODRM(mod, rfield, rm);
2810             }
2811         }
2812     }
2813
2814     output->size = 1 + output->sib_present + output->bytes;
2815     return output->type;
2816
2817 err:
2818     return output->type = EA_INVALID;
2819 }
2820
2821 static void add_asp(insn *ins, int addrbits)
2822 {
2823     int j, valid;
2824     int defdisp;
2825
2826     valid = (addrbits == 64) ? 64|32 : 32|16;
2827
2828     switch (ins->prefixes[PPS_ASIZE]) {
2829     case P_A16:
2830         valid &= 16;
2831         break;
2832     case P_A32:
2833         valid &= 32;
2834         break;
2835     case P_A64:
2836         valid &= 64;
2837         break;
2838     case P_ASP:
2839         valid &= (addrbits == 32) ? 16 : 32;
2840         break;
2841     default:
2842         break;
2843     }
2844
2845     for (j = 0; j < ins->operands; j++) {
2846         if (is_class(MEMORY, ins->oprs[j].type)) {
2847             opflags_t i, b;
2848
2849             /* Verify as Register */
2850             if (!is_register(ins->oprs[j].indexreg))
2851                 i = 0;
2852             else
2853                 i = nasm_reg_flags[ins->oprs[j].indexreg];
2854
2855             /* Verify as Register */
2856             if (!is_register(ins->oprs[j].basereg))
2857                 b = 0;
2858             else
2859                 b = nasm_reg_flags[ins->oprs[j].basereg];
2860
2861             if (ins->oprs[j].scale == 0)
2862                 i = 0;
2863
2864             if (!i && !b) {
2865                 int ds = ins->oprs[j].disp_size;
2866                 if ((addrbits != 64 && ds > 8) ||
2867                     (addrbits == 64 && ds == 16))
2868                     valid &= ds;
2869             } else {
2870                 if (!(REG16 & ~b))
2871                     valid &= 16;
2872                 if (!(REG32 & ~b))
2873                     valid &= 32;
2874                 if (!(REG64 & ~b))
2875                     valid &= 64;
2876
2877                 if (!(REG16 & ~i))
2878                     valid &= 16;
2879                 if (!(REG32 & ~i))
2880                     valid &= 32;
2881                 if (!(REG64 & ~i))
2882                     valid &= 64;
2883             }
2884         }
2885     }
2886
2887     if (valid & addrbits) {
2888         ins->addr_size = addrbits;
2889     } else if (valid & ((addrbits == 32) ? 16 : 32)) {
2890         /* Add an address size prefix */
2891         ins->prefixes[PPS_ASIZE] = (addrbits == 32) ? P_A16 : P_A32;;
2892         ins->addr_size = (addrbits == 32) ? 16 : 32;
2893     } else {
2894         /* Impossible... */
2895         errfunc(ERR_NONFATAL, "impossible combination of address sizes");
2896         ins->addr_size = addrbits; /* Error recovery */
2897     }
2898
2899     defdisp = ins->addr_size == 16 ? 16 : 32;
2900
2901     for (j = 0; j < ins->operands; j++) {
2902         if (!(MEM_OFFS & ~ins->oprs[j].type) &&
2903             (ins->oprs[j].disp_size ? ins->oprs[j].disp_size : defdisp) != ins->addr_size) {
2904             /*
2905              * mem_offs sizes must match the address size; if not,
2906              * strip the MEM_OFFS bit and match only EA instructions
2907              */
2908             ins->oprs[j].type &= ~(MEM_OFFS & ~MEMORY);
2909         }
2910     }
2911 }