assemble.c

   1 /* ----------------------------------------------------------------------- *
   2  *
   3  *   Copyright 1996-2013 The NASM Authors - All Rights Reserved
   4  *   See the file AUTHORS included with the NASM distribution for
   5  *   the specific copyright holders.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following
   9  *   conditions are met:
  10  *
  11  *   * Redistributions of source code must retain the above copyright
  12  *     notice, this list of conditions and the following disclaimer.
  13  *   * Redistributions in binary form must reproduce the above
  14  *     copyright notice, this list of conditions and the following
  15  *     disclaimer in the documentation and/or other materials provided
  16  *     with the distribution.
  17  *
  18  *     THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND
  19  *     CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES,
  20  *     INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  21  *     MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  22  *     DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  23  *     CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  24  *     SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  25  *     NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  26  *     LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  27  *     HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  *     CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  29  *     OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  30  *     EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * ----------------------------------------------------------------------- */
  33
  34 /*
  35  * assemble.c   code generation for the Netwide Assembler
  36  *
  37  * the actual codes (C syntax, i.e. octal):
  38  * \0            - terminates the code. (Unless it's a literal of course.)
  39  * \1..\4        - that many literal bytes follow in the code stream
  40  * \5            - add 4 to the primary operand number (b, low octdigit)
  41  * \6            - add 4 to the secondary operand number (a, middle octdigit)
  42  * \7            - add 4 to both the primary and the secondary operand number
  43  * \10..\13      - a literal byte follows in the code stream, to be added
  44  *                 to the register value of operand 0..3
  45  * \20..\23      - a byte immediate operand, from operand 0..3
  46  * \24..\27      - a zero-extended byte immediate operand, from operand 0..3
  47  * \30..\33      - a word immediate operand, from operand 0..3
  48  * \34..\37      - select between \3[0-3] and \4[0-3] depending on 16/32 bit
  49  *                 assembly mode or the operand-size override on the operand
  50  * \40..\43      - a long immediate operand, from operand 0..3
  51  * \44..\47      - select between \3[0-3], \4[0-3] and \5[4-7]
  52  *                 depending on the address size of the instruction.
  53  * \50..\53      - a byte relative operand, from operand 0..3
  54  * \54..\57      - a qword immediate operand, from operand 0..3
  55  * \60..\63      - a word relative operand, from operand 0..3
  56  * \64..\67      - select between \6[0-3] and \7[0-3] depending on 16/32 bit
  57  *                 assembly mode or the operand-size override on the operand
  58  * \70..\73      - a long relative operand, from operand 0..3
  59  * \74..\77      - a word constant, from the _segment_ part of operand 0..3
  60  * \1ab          - a ModRM, calculated on EA in operand a, with the spare
  61  *                 field the register value of operand b.
  62  * \172\ab       - the register number from operand a in bits 7..4, with
  63  *                 the 4-bit immediate from operand b in bits 3..0.
  64  * \173\xab      - the register number from operand a in bits 7..4, with
  65  *                 the value b in bits 3..0.
  66  * \174..\177    - the register number from operand 0..3 in bits 7..4, and
  67  *                 an arbitrary value in bits 3..0 (assembled as zero.)
  68  * \2ab          - a ModRM, calculated on EA in operand a, with the spare
  69  *                 field equal to digit b.
  70  *
  71  * \240..\243    - this instruction uses EVEX rather than REX or VEX/XOP, with the
  72  *                 V field taken from operand 0..3.
  73  * \250          - this instruction uses EVEX rather than REX or VEX/XOP, with the
  74  *                 V field set to 1111b.
  75  * EVEX prefixes are followed by the sequence:
  76  * \cm\wlp\tup    where cm is:
  77  *                  cc 000 0mm
  78  *                  c = 2 for EVEX and m is the legacy escape (0f, 0f38, 0f3a)
  79  *                and wlp is:
  80  *                  00 wwl lpp
  81  *                  [l0]  ll = 0 (.128, .lz)
  82  *                  [l1]  ll = 1 (.256)
  83  *                  [l2]  ll = 2 (.512)
  84  *                  [lig] ll = 3 for EVEX.L'L don't care (always assembled as 0)
  85  *
  86  *                  [w0]  ww = 0 for W = 0
  87  *                  [w1]  ww = 1 for W = 1
  88  *                  [wig] ww = 2 for W don't care (always assembled as 0)
  89  *                  [ww]  ww = 3 for W used as REX.W
  90  *
  91  *                  [p0]  pp = 0 for no prefix
  92  *                  [60]  pp = 1 for legacy prefix 60
  93  *                  [f3]  pp = 2
  94  *                  [f2]  pp = 3
  95  *
  96  *                tup is tuple type for Disp8*N from %tuple_codes in insns.pl
  97  *                    (compressed displacement encoding)
  98  *
  99  * \254..\257    - a signed 32-bit operand to be extended to 64 bits.
 100  * \260..\263    - this instruction uses VEX/XOP rather than REX, with the
 101  *                 V field taken from operand 0..3.
 102  * \270          - this instruction uses VEX/XOP rather than REX, with the
 103  *                 V field set to 1111b.
 104  *
 105  * VEX/XOP prefixes are followed by the sequence:
 106  * \tmm\wlp        where mm is the M field; and wlp is:
 107  *                 00 wwl lpp
 108  *                 [l0]  ll = 0 for L = 0 (.128, .lz)
 109  *                 [l1]  ll = 1 for L = 1 (.256)
 110  *                 [lig] ll = 2 for L don't care (always assembled as 0)
 111  *
 112  *                 [w0]  ww = 0 for W = 0
 113  *                 [w1 ] ww = 1 for W = 1
 114  *                 [wig] ww = 2 for W don't care (always assembled as 0)
 115  *                 [ww]  ww = 3 for W used as REX.W
 116  *
 117  * t = 0 for VEX (C4/C5), t = 1 for XOP (8F).
 118  *
 119  * \271          - instruction takes XRELEASE (F3) with or without lock
 120  * \272          - instruction takes XACQUIRE/XRELEASE with or without lock
 121  * \273          - instruction takes XACQUIRE/XRELEASE with lock only
 122  * \274..\277    - a byte immediate operand, from operand 0..3, sign-extended
 123  *                 to the operand size (if o16/o32/o64 present) or the bit size
 124  * \310          - indicates fixed 16-bit address size, i.e. optional 0x67.
 125  * \311          - indicates fixed 32-bit address size, i.e. optional 0x67.
 126  * \312          - (disassembler only) invalid with non-default address size.
 127  * \313          - indicates fixed 64-bit address size, 0x67 invalid.
 128  * \314          - (disassembler only) invalid with REX.B
 129  * \315          - (disassembler only) invalid with REX.X
 130  * \316          - (disassembler only) invalid with REX.R
 131  * \317          - (disassembler only) invalid with REX.W
 132  * \320          - indicates fixed 16-bit operand size, i.e. optional 0x66.
 133  * \321          - indicates fixed 32-bit operand size, i.e. optional 0x66.
 134  * \322          - indicates that this instruction is only valid when the
 135  *                 operand size is the default (instruction to disassembler,
 136  *                 generates no code in the assembler)
 137  * \323          - indicates fixed 64-bit operand size, REX on extensions only.
 138  * \324          - indicates 64-bit operand size requiring REX prefix.
 139  * \325          - instruction which always uses spl/bpl/sil/dil
 140  * \326          - instruction not valid with 0xF3 REP prefix.  Hint for
 141                    disassembler only; for SSE instructions.
 142  * \330          - a literal byte follows in the code stream, to be added
 143  *                 to the condition code value of the instruction.
 144  * \331          - instruction not valid with REP prefix.  Hint for
 145  *                 disassembler only; for SSE instructions.
 146  * \332          - REP prefix (0xF2 byte) used as opcode extension.
 147  * \333          - REP prefix (0xF3 byte) used as opcode extension.
 148  * \334          - LOCK prefix used as REX.R (used in non-64-bit mode)
 149  * \335          - disassemble a rep (0xF3 byte) prefix as repe not rep.
 150  * \336          - force a REP(E) prefix (0xF3) even if not specified.
 151  * \337          - force a REPNE prefix (0xF2) even if not specified.
 152  *                 \336-\337 are still listed as prefixes in the disassembler.
 153  * \340          - reserve <operand 0> bytes of uninitialized storage.
 154  *                 Operand 0 had better be a segmentless constant.
 155  * \341          - this instruction needs a WAIT "prefix"
 156  * \360          - no SSE prefix (== \364\331)
 157  * \361          - 66 SSE prefix (== \366\331)
 158  * \364          - operand-size prefix (0x66) not permitted
 159  * \365          - address-size prefix (0x67) not permitted
 160  * \366          - operand-size prefix (0x66) used as opcode extension
 161  * \367          - address-size prefix (0x67) used as opcode extension
 162  * \370,\371     - match only if operand 0 meets byte jump criteria.
 163  *                 370 is used for Jcc, 371 is used for JMP.
 164  * \373          - assemble 0x03 if bits==16, 0x05 if bits==32;
 165  *                 used for conditional jump over longer jump
 166  * \374          - this instruction takes an XMM VSIB memory EA
 167  * \375          - this instruction takes an YMM VSIB memory EA
 168  * \376          - this instruction takes an ZMM VSIB memory EA
 169  */
 170
 171 #include "compiler.h"
 172
 173 #include <stdio.h>
 174 #include <string.h>
 175 #include <inttypes.h>
 176
 177 #include "nasm.h"
 178 #include "nasmlib.h"
 179 #include "assemble.h"
 180 #include "insns.h"
 181 #include "tables.h"
 182
 183 enum match_result {
 184     /*
 185      * Matching errors.  These should be sorted so that more specific
 186      * errors come later in the sequence.
 187      */
 188     MERR_INVALOP,
 189     MERR_OPSIZEMISSING,
 190     MERR_OPSIZEMISMATCH,
 191     MERR_BADCPU,
 192     MERR_BADMODE,
 193     MERR_BADHLE,
 194     MERR_ENCMISMATCH,
 195     /*
 196      * Matching success; the conditional ones first
 197      */
 198     MOK_JUMP,   /* Matching OK but needs jmp_match() */
 199     MOK_GOOD    /* Matching unconditionally OK */
 200 };
 201
 202 typedef struct {
 203     enum ea_type type;            /* what kind of EA is this? */
 204     int sib_present;              /* is a SIB byte necessary? */
 205     int bytes;                    /* # of bytes of offset needed */
 206     int size;                     /* lazy - this is sib+bytes+1 */
 207     uint8_t modrm, sib, rex, rip; /* the bytes themselves */
 208     int8_t disp8;                  /* compressed displacement for EVEX */
 209 } ea;
 210
 211 #define GEN_SIB(scale, index, base)                 \
 212         (((scale) << 6) | ((index) << 3) | ((base)))
 213
 214 #define GEN_MODRM(mod, reg, rm)                     \
 215         (((mod) << 6) | (((reg) & 7) << 3) | ((rm) & 7))
 216
 217 static iflags_t cpu;            /* cpu level received from nasm.c */
 218 static efunc errfunc;
 219 static struct ofmt *outfmt;
 220 static ListGen *list;
 221
 222 static int64_t calcsize(int32_t, int64_t, int, insn *,
 223                         const struct itemplate *);
 224 static void gencode(int32_t segment, int64_t offset, int bits,
 225                     insn * ins, const struct itemplate *temp,
 226                     int64_t insn_end);
 227 static enum match_result find_match(const struct itemplate **tempp,
 228                                     insn *instruction,
 229                                     int32_t segment, int64_t offset, int bits);
 230 static enum match_result matches(const struct itemplate *, insn *, int bits);
 231 static opflags_t regflag(const operand *);
 232 static int32_t regval(const operand *);
 233 static int rexflags(int, opflags_t, int);
 234 static int op_rexflags(const operand *, int);
 235 static int op_evexflags(const operand *, int, uint8_t);
 236 static void add_asp(insn *, int);
 237
 238 static enum ea_type process_ea(operand *, ea *, int, int, opflags_t, insn *);
 239
 240 static int has_prefix(insn * ins, enum prefix_pos pos, int prefix)
 241 {
 242     return ins->prefixes[pos] == prefix;
 243 }
 244
 245 static void assert_no_prefix(insn * ins, enum prefix_pos pos)
 246 {
 247     if (ins->prefixes[pos])
 248         errfunc(ERR_NONFATAL, "invalid %s prefix",
 249                 prefix_name(ins->prefixes[pos]));
 250 }
 251
 252 static const char *size_name(int size)
 253 {
 254     switch (size) {
 255     case 1:
 256         return "byte";
 257     case 2:
 258         return "word";
 259     case 4:
 260         return "dword";
 261     case 8:
 262         return "qword";
 263     case 10:
 264         return "tword";
 265     case 16:
 266         return "oword";
 267     case 32:
 268         return "yword";
 269     case 64:
 270         return "zword";
 271     default:
 272         return "???";
 273     }
 274 }
 275
 276 static void warn_overflow(int pass, int size)
 277 {
 278     errfunc(ERR_WARNING | pass | ERR_WARN_NOV,
 279             "%s data exceeds bounds", size_name(size));
 280 }
 281
 282 static void warn_overflow_const(int64_t data, int size)
 283 {
 284     if (overflow_general(data, size))
 285         warn_overflow(ERR_PASS1, size);
 286 }
 287
 288 static void warn_overflow_opd(const struct operand *o, int size)
 289 {
 290     if (o->wrt == NO_SEG && o->segment == NO_SEG) {
 291         if (overflow_general(o->offset, size))
 292             warn_overflow(ERR_PASS2, size);
 293     }
 294 }
 295
 296 /*
 297  * This routine wrappers the real output format's output routine,
 298  * in order to pass a copy of the data off to the listing file
 299  * generator at the same time.
 300  */
 301 static void out(int64_t offset, int32_t segto, const void *data,
 302                 enum out_type type, uint64_t size,
 303                 int32_t segment, int32_t wrt)
 304 {
 305     static int32_t lineno = 0;     /* static!!! */
 306     static char *lnfname = NULL;
 307     uint8_t p[8];
 308
 309     if (type == OUT_ADDRESS && segment == NO_SEG && wrt == NO_SEG) {
 310         /*
 311          * This is a non-relocated address, and we're going to
 312          * convert it into RAWDATA format.
 313          */
 314         uint8_t *q = p;
 315
 316         if (size > 8) {
 317             errfunc(ERR_PANIC, "OUT_ADDRESS with size > 8");
 318             return;
 319         }
 320
 321         WRITEADDR(q, *(int64_t *)data, size);
 322         data = p;
 323         type = OUT_RAWDATA;
 324     }
 325
 326     list->output(offset, data, type, size);
 327
 328     /*
 329      * this call to src_get determines when we call the
 330      * debug-format-specific "linenum" function
 331      * it updates lineno and lnfname to the current values
 332      * returning 0 if "same as last time", -2 if lnfname
 333      * changed, and the amount by which lineno changed,
 334      * if it did. thus, these variables must be static
 335      */
 336
 337     if (src_get(&lineno, &lnfname))
 338         outfmt->current_dfmt->linenum(lnfname, lineno, segto);
 339
 340     outfmt->output(segto, data, type, size, segment, wrt);
 341 }
 342
 343 static void out_imm8(int64_t offset, int32_t segment, struct operand *opx)
 344 {
 345     if (opx->segment != NO_SEG) {
 346         uint64_t data = opx->offset;
 347         out(offset, segment, &data, OUT_ADDRESS, 1, opx->segment, opx->wrt);
 348     } else {
 349         uint8_t byte = opx->offset;
 350         out(offset, segment, &byte, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
 351     }
 352 }
 353
 354 static bool jmp_match(int32_t segment, int64_t offset, int bits,
 355                       insn * ins, const struct itemplate *temp)
 356 {
 357     int64_t isize;
 358     const uint8_t *code = temp->code;
 359     uint8_t c = code[0];
 360
 361     if (((c & ~1) != 0370) || (ins->oprs[0].type & STRICT))
 362         return false;
 363     if (!optimizing)
 364         return false;
 365     if (optimizing < 0 && c == 0371)
 366         return false;
 367
 368     isize = calcsize(segment, offset, bits, ins, temp);
 369
 370     if (ins->oprs[0].opflags & OPFLAG_UNKNOWN)
 371         /* Be optimistic in pass 1 */
 372         return true;
 373
 374     if (ins->oprs[0].segment != segment)
 375         return false;
 376
 377     isize = ins->oprs[0].offset - offset - isize; /* isize is delta */
 378     return (isize >= -128 && isize <= 127); /* is it byte size? */
 379 }
 380
 381 int64_t assemble(int32_t segment, int64_t offset, int bits, iflags_t cp,
 382                  insn * instruction, struct ofmt *output, efunc error,
 383                  ListGen * listgen)
 384 {
 385     const struct itemplate *temp;
 386     int j;
 387     enum match_result m;
 388     int64_t insn_end;
 389     int32_t itimes;
 390     int64_t start = offset;
 391     int64_t wsize;              /* size for DB etc. */
 392
 393     errfunc = error;            /* to pass to other functions */
 394     cpu = cp;
 395     outfmt = output;            /* likewise */
 396     list = listgen;             /* and again */
 397
 398     wsize = idata_bytes(instruction->opcode);
 399     if (wsize == -1)
 400         return 0;
 401
 402     if (wsize) {
 403         extop *e;
 404         int32_t t = instruction->times;
 405         if (t < 0)
 406             errfunc(ERR_PANIC,
 407                     "instruction->times < 0 (%ld) in assemble()", t);
 408
 409         while (t--) {           /* repeat TIMES times */
 410             list_for_each(e, instruction->eops) {
 411                 if (e->type == EOT_DB_NUMBER) {
 412                     if (wsize > 8) {
 413                         errfunc(ERR_NONFATAL,
 414                                 "integer supplied to a DT, DO or DY"
 415                                 " instruction");
 416                     } else {
 417                         out(offset, segment, &e->offset,
 418                             OUT_ADDRESS, wsize, e->segment, e->wrt);
 419                         offset += wsize;
 420                     }
 421                 } else if (e->type == EOT_DB_STRING ||
 422                            e->type == EOT_DB_STRING_FREE) {
 423                     int align;
 424
 425                     out(offset, segment, e->stringval,
 426                         OUT_RAWDATA, e->stringlen, NO_SEG, NO_SEG);
 427                     align = e->stringlen % wsize;
 428
 429                     if (align) {
 430                         align = wsize - align;
 431                         out(offset, segment, zero_buffer,
 432                             OUT_RAWDATA, align, NO_SEG, NO_SEG);
 433                     }
 434                     offset += e->stringlen + align;
 435                 }
 436             }
 437             if (t > 0 && t == instruction->times - 1) {
 438                 /*
 439                  * Dummy call to list->output to give the offset to the
 440                  * listing module.
 441                  */
 442                 list->output(offset, NULL, OUT_RAWDATA, 0);
 443                 list->uplevel(LIST_TIMES);
 444             }
 445         }
 446         if (instruction->times > 1)
 447             list->downlevel(LIST_TIMES);
 448         return offset - start;
 449     }
 450
 451     if (instruction->opcode == I_INCBIN) {
 452         const char *fname = instruction->eops->stringval;
 453         FILE *fp;
 454
 455         fp = fopen(fname, "rb");
 456         if (!fp) {
 457             error(ERR_NONFATAL, "`incbin': unable to open file `%s'",
 458                   fname);
 459         } else if (fseek(fp, 0L, SEEK_END) < 0) {
 460             error(ERR_NONFATAL, "`incbin': unable to seek on file `%s'",
 461                   fname);
 462             fclose(fp);
 463         } else {
 464             static char buf[4096];
 465             size_t t = instruction->times;
 466             size_t base = 0;
 467             size_t len;
 468
 469             len = ftell(fp);
 470             if (instruction->eops->next) {
 471                 base = instruction->eops->next->offset;
 472                 len -= base;
 473                 if (instruction->eops->next->next &&
 474                     len > (size_t)instruction->eops->next->next->offset)
 475                     len = (size_t)instruction->eops->next->next->offset;
 476             }
 477             /*
 478              * Dummy call to list->output to give the offset to the
 479              * listing module.
 480              */
 481             list->output(offset, NULL, OUT_RAWDATA, 0);
 482             list->uplevel(LIST_INCBIN);
 483             while (t--) {
 484                 size_t l;
 485
 486                 fseek(fp, base, SEEK_SET);
 487                 l = len;
 488                 while (l > 0) {
 489                     int32_t m;
 490                     m = fread(buf, 1, l > sizeof(buf) ? sizeof(buf) : l, fp);
 491                     if (!m) {
 492                         /*
 493                          * This shouldn't happen unless the file
 494                          * actually changes while we are reading
 495                          * it.
 496                          */
 497                         error(ERR_NONFATAL,
 498                               "`incbin': unexpected EOF while"
 499                               " reading file `%s'", fname);
 500                         t = 0;  /* Try to exit cleanly */
 501                         break;
 502                     }
 503                     out(offset, segment, buf, OUT_RAWDATA, m,
 504                         NO_SEG, NO_SEG);
 505                     l -= m;
 506                 }
 507             }
 508             list->downlevel(LIST_INCBIN);
 509             if (instruction->times > 1) {
 510                 /*
 511                  * Dummy call to list->output to give the offset to the
 512                  * listing module.
 513                  */
 514                 list->output(offset, NULL, OUT_RAWDATA, 0);
 515                 list->uplevel(LIST_TIMES);
 516                 list->downlevel(LIST_TIMES);
 517             }
 518             fclose(fp);
 519             return instruction->times * len;
 520         }
 521         return 0;               /* if we're here, there's an error */
 522     }
 523
 524     /* Check to see if we need an address-size prefix */
 525     add_asp(instruction, bits);
 526
 527     m = find_match(&temp, instruction, segment, offset, bits);
 528
 529     if (m == MOK_GOOD) {
 530         /* Matches! */
 531         int64_t insn_size = calcsize(segment, offset, bits, instruction, temp);
 532         itimes = instruction->times;
 533         if (insn_size < 0)  /* shouldn't be, on pass two */
 534             error(ERR_PANIC, "errors made it through from pass one");
 535         else
 536             while (itimes--) {
 537                 for (j = 0; j < MAXPREFIX; j++) {
 538                     uint8_t c = 0;
 539                     switch (instruction->prefixes[j]) {
 540                     case P_WAIT:
 541                         c = 0x9B;
 542                         break;
 543                     case P_LOCK:
 544                         c = 0xF0;
 545                         break;
 546                     case P_REPNE:
 547                     case P_REPNZ:
 548                     case P_XACQUIRE:
 549                         c = 0xF2;
 550                         break;
 551                     case P_REPE:
 552                     case P_REPZ:
 553                     case P_REP:
 554                     case P_XRELEASE:
 555                         c = 0xF3;
 556                         break;
 557                     case R_CS:
 558                         if (bits == 64) {
 559                             error(ERR_WARNING | ERR_PASS2,
 560                                   "cs segment base generated, but will be ignored in 64-bit mode");
 561                         }
 562                         c = 0x2E;
 563                         break;
 564                     case R_DS:
 565                         if (bits == 64) {
 566                             error(ERR_WARNING | ERR_PASS2,
 567                                   "ds segment base generated, but will be ignored in 64-bit mode");
 568                         }
 569                         c = 0x3E;
 570                         break;
 571                     case R_ES:
 572                         if (bits == 64) {
 573                             error(ERR_WARNING | ERR_PASS2,
 574                                   "es segment base generated, but will be ignored in 64-bit mode");
 575                         }
 576                         c = 0x26;
 577                         break;
 578                     case R_FS:
 579                         c = 0x64;
 580                         break;
 581                     case R_GS:
 582                         c = 0x65;
 583                         break;
 584                     case R_SS:
 585                         if (bits == 64) {
 586                             error(ERR_WARNING | ERR_PASS2,
 587                                   "ss segment base generated, but will be ignored in 64-bit mode");
 588                         }
 589                         c = 0x36;
 590                         break;
 591                     case R_SEGR6:
 592                     case R_SEGR7:
 593                         error(ERR_NONFATAL,
 594                               "segr6 and segr7 cannot be used as prefixes");
 595                         break;
 596                     case P_A16:
 597                         if (bits == 64) {
 598                             error(ERR_NONFATAL,
 599                                   "16-bit addressing is not supported "
 600                                   "in 64-bit mode");
 601                         } else if (bits != 16)
 602                             c = 0x67;
 603                         break;
 604                     case P_A32:
 605                         if (bits != 32)
 606                             c = 0x67;
 607                         break;
 608                     case P_A64:
 609                         if (bits != 64) {
 610                             error(ERR_NONFATAL,
 611                                   "64-bit addressing is only supported "
 612                                   "in 64-bit mode");
 613                         }
 614                         break;
 615                     case P_ASP:
 616                         c = 0x67;
 617                         break;
 618                     case P_O16:
 619                         if (bits != 16)
 620                             c = 0x66;
 621                         break;
 622                     case P_O32:
 623                         if (bits == 16)
 624                             c = 0x66;
 625                         break;
 626                     case P_O64:
 627                         /* REX.W */
 628                         break;
 629                     case P_OSP:
 630                         c = 0x66;
 631                         break;
 632                     case P_none:
 633                         break;
 634                     default:
 635                         error(ERR_PANIC, "invalid instruction prefix");
 636                     }
 637                     if (c != 0) {
 638                         out(offset, segment, &c, OUT_RAWDATA, 1,
 639                             NO_SEG, NO_SEG);
 640                         offset++;
 641                     }
 642                 }
 643                 insn_end = offset + insn_size;
 644                 gencode(segment, offset, bits, instruction,
 645                         temp, insn_end);
 646                 offset += insn_size;
 647                 if (itimes > 0 && itimes == instruction->times - 1) {
 648                     /*
 649                      * Dummy call to list->output to give the offset to the
 650                      * listing module.
 651                      */
 652                     list->output(offset, NULL, OUT_RAWDATA, 0);
 653                     list->uplevel(LIST_TIMES);
 654                 }
 655             }
 656         if (instruction->times > 1)
 657             list->downlevel(LIST_TIMES);
 658         return offset - start;
 659     } else {
 660         /* No match */
 661         switch (m) {
 662         case MERR_OPSIZEMISSING:
 663             error(ERR_NONFATAL, "operation size not specified");
 664             break;
 665         case MERR_OPSIZEMISMATCH:
 666             error(ERR_NONFATAL, "mismatch in operand sizes");
 667             break;
 668         case MERR_BADCPU:
 669             error(ERR_NONFATAL, "no instruction for this cpu level");
 670             break;
 671         case MERR_BADMODE:
 672             error(ERR_NONFATAL, "instruction not supported in %d-bit mode",
 673                   bits);
 674             break;
 675         default:
 676             error(ERR_NONFATAL,
 677                   "invalid combination of opcode and operands");
 678             break;
 679         }
 680     }
 681     return 0;
 682 }
 683
 684 int64_t insn_size(int32_t segment, int64_t offset, int bits, iflags_t cp,
 685                   insn * instruction, efunc error)
 686 {
 687     const struct itemplate *temp;
 688     enum match_result m;
 689
 690     errfunc = error;            /* to pass to other functions */
 691     cpu = cp;
 692
 693     if (instruction->opcode == I_none)
 694         return 0;
 695
 696     if (instruction->opcode == I_DB || instruction->opcode == I_DW ||
 697         instruction->opcode == I_DD || instruction->opcode == I_DQ ||
 698         instruction->opcode == I_DT || instruction->opcode == I_DO ||
 699         instruction->opcode == I_DY) {
 700         extop *e;
 701         int32_t isize, osize, wsize;
 702
 703         isize = 0;
 704         wsize = idata_bytes(instruction->opcode);
 705
 706         list_for_each(e, instruction->eops) {
 707             int32_t align;
 708
 709             osize = 0;
 710             if (e->type == EOT_DB_NUMBER) {
 711                 osize = 1;
 712                 warn_overflow_const(e->offset, wsize);
 713             } else if (e->type == EOT_DB_STRING ||
 714                        e->type == EOT_DB_STRING_FREE)
 715                 osize = e->stringlen;
 716
 717             align = (-osize) % wsize;
 718             if (align < 0)
 719                 align += wsize;
 720             isize += osize + align;
 721         }
 722         return isize * instruction->times;
 723     }
 724
 725     if (instruction->opcode == I_INCBIN) {
 726         const char *fname = instruction->eops->stringval;
 727         FILE *fp;
 728         int64_t val = 0;
 729         size_t len;
 730
 731         fp = fopen(fname, "rb");
 732         if (!fp)
 733             error(ERR_NONFATAL, "`incbin': unable to open file `%s'",
 734                   fname);
 735         else if (fseek(fp, 0L, SEEK_END) < 0)
 736             error(ERR_NONFATAL, "`incbin': unable to seek on file `%s'",
 737                   fname);
 738         else {
 739             len = ftell(fp);
 740             if (instruction->eops->next) {
 741                 len -= instruction->eops->next->offset;
 742                 if (instruction->eops->next->next &&
 743                     len > (size_t)instruction->eops->next->next->offset) {
 744                     len = (size_t)instruction->eops->next->next->offset;
 745                 }
 746             }
 747             val = instruction->times * len;
 748         }
 749         if (fp)
 750             fclose(fp);
 751         return val;
 752     }
 753
 754     /* Check to see if we need an address-size prefix */
 755     add_asp(instruction, bits);
 756
 757     m = find_match(&temp, instruction, segment, offset, bits);
 758     if (m == MOK_GOOD) {
 759         /* we've matched an instruction. */
 760         int64_t isize;
 761         int j;
 762
 763         isize = calcsize(segment, offset, bits, instruction, temp);
 764         if (isize < 0)
 765             return -1;
 766         for (j = 0; j < MAXPREFIX; j++) {
 767             switch (instruction->prefixes[j]) {
 768             case P_A16:
 769                 if (bits != 16)
 770                     isize++;
 771                 break;
 772             case P_A32:
 773                 if (bits != 32)
 774                     isize++;
 775                 break;
 776             case P_O16:
 777                 if (bits != 16)
 778                     isize++;
 779                 break;
 780             case P_O32:
 781                 if (bits == 16)
 782                     isize++;
 783                 break;
 784             case P_A64:
 785             case P_O64:
 786             case P_none:
 787                 break;
 788             default:
 789                 isize++;
 790                 break;
 791             }
 792         }
 793         return isize * instruction->times;
 794     } else {
 795         return -1;                  /* didn't match any instruction */
 796     }
 797 }
 798
 799 static void bad_hle_warn(const insn * ins, uint8_t hleok)
 800 {
 801     enum prefixes rep_pfx = ins->prefixes[PPS_REP];
 802     enum whatwarn { w_none, w_lock, w_inval } ww;
 803     static const enum whatwarn warn[2][4] =
 804     {
 805         { w_inval, w_inval, w_none, w_lock }, /* XACQUIRE */
 806         { w_inval, w_none,  w_none, w_lock }, /* XRELEASE */
 807     };
 808     unsigned int n;
 809
 810     n = (unsigned int)rep_pfx - P_XACQUIRE;
 811     if (n > 1)
 812         return;                 /* Not XACQUIRE/XRELEASE */
 813
 814     ww = warn[n][hleok];
 815     if (!is_class(MEMORY, ins->oprs[0].type))
 816         ww = w_inval;           /* HLE requires operand 0 to be memory */
 817
 818     switch (ww) {
 819     case w_none:
 820         break;
 821
 822     case w_lock:
 823         if (ins->prefixes[PPS_LOCK] != P_LOCK) {
 824             errfunc(ERR_WARNING | ERR_WARN_HLE | ERR_PASS2,
 825                     "%s with this instruction requires lock",
 826                     prefix_name(rep_pfx));
 827         }
 828         break;
 829
 830     case w_inval:
 831         errfunc(ERR_WARNING | ERR_WARN_HLE | ERR_PASS2,
 832                 "%s invalid with this instruction",
 833                 prefix_name(rep_pfx));
 834         break;
 835     }
 836 }
 837
 838 /* Common construct */
 839 #define case3(x) case (x): case (x)+1: case (x)+2
 840 #define case4(x) case3(x): case (x)+3
 841
 842 static int64_t calcsize(int32_t segment, int64_t offset, int bits,
 843                         insn * ins, const struct itemplate *temp)
 844 {
 845     const uint8_t *codes = temp->code;
 846     int64_t length = 0;
 847     uint8_t c;
 848     int rex_mask = ~0;
 849     int op1, op2;
 850     struct operand *opx;
 851     uint8_t opex = 0;
 852     enum ea_type eat;
 853     uint8_t hleok = 0;
 854     bool lockcheck = true;
 855
 856     ins->rex = 0;               /* Ensure REX is reset */
 857     eat = EA_SCALAR;            /* Expect a scalar EA */
 858     memset(ins->evex_p, 0, 3);  /* Ensure EVEX is reset */
 859
 860     if (ins->prefixes[PPS_OSIZE] == P_O64)
 861         ins->rex |= REX_W;
 862
 863     (void)segment;              /* Don't warn that this parameter is unused */
 864     (void)offset;               /* Don't warn that this parameter is unused */
 865
 866     while (*codes) {
 867         c = *codes++;
 868         op1 = (c & 3) + ((opex & 1) << 2);
 869         op2 = ((c >> 3) & 3) + ((opex & 2) << 1);
 870         opx = &ins->oprs[op1];
 871         opex = 0;               /* For the next iteration */
 872
 873         switch (c) {
 874         case4(01):
 875             codes += c, length += c;
 876             break;
 877
 878         case3(05):
 879             opex = c;
 880             break;
 881
 882         case4(010):
 883             ins->rex |=
 884                 op_rexflags(opx, REX_B|REX_H|REX_P|REX_W);
 885             codes++, length++;
 886             break;
 887
 888         case4(020):
 889         case4(024):
 890             length++;
 891             break;
 892
 893         case4(030):
 894             length += 2;
 895             break;
 896
 897         case4(034):
 898             if (opx->type & (BITS16 | BITS32 | BITS64))
 899                 length += (opx->type & BITS16) ? 2 : 4;
 900             else
 901                 length += (bits == 16) ? 2 : 4;
 902             break;
 903
 904         case4(040):
 905             length += 4;
 906             break;
 907
 908         case4(044):
 909             length += ins->addr_size >> 3;
 910             break;
 911
 912         case4(050):
 913             length++;
 914             break;
 915
 916         case4(054):
 917             length += 8; /* MOV reg64/imm */
 918             break;
 919
 920         case4(060):
 921             length += 2;
 922             break;
 923
 924         case4(064):
 925             if (opx->type & (BITS16 | BITS32 | BITS64))
 926                 length += (opx->type & BITS16) ? 2 : 4;
 927             else
 928                 length += (bits == 16) ? 2 : 4;
 929             break;
 930
 931         case4(070):
 932             length += 4;
 933             break;
 934
 935         case4(074):
 936             length += 2;
 937             break;
 938
 939         case 0172:
 940         case 0173:
 941             codes++;
 942             length++;
 943             break;
 944
 945         case4(0174):
 946             length++;
 947             break;
 948
 949         case4(0240):
 950             ins->rex |= REX_EV;
 951             ins->vexreg = regval(opx);
 952             ins->evex_p[2] |= op_evexflags(opx, EVEX_P2VP, 2); /* High-16 NDS */
 953             ins->vex_cm = *codes++;
 954             ins->vex_wlp = *codes++;
 955             ins->evex_tuple = (*codes++ - 0300);
 956             break;
 957
 958         case 0250:
 959             ins->rex |= REX_EV;
 960             ins->vexreg = 0;
 961             ins->vex_cm = *codes++;
 962             ins->vex_wlp = *codes++;
 963             ins->evex_tuple = (*codes++ - 0300);
 964             break;
 965
 966         case4(0254):
 967             length += 4;
 968             break;
 969
 970         case4(0260):
 971             ins->rex |= REX_V;
 972             ins->vexreg = regval(opx);
 973             ins->vex_cm = *codes++;
 974             ins->vex_wlp = *codes++;
 975             break;
 976
 977         case 0270:
 978             ins->rex |= REX_V;
 979             ins->vexreg = 0;
 980             ins->vex_cm = *codes++;
 981             ins->vex_wlp = *codes++;
 982             break;
 983
 984         case3(0271):
 985             hleok = c & 3;
 986             break;
 987
 988         case4(0274):
 989             length++;
 990             break;
 991
 992         case4(0300):
 993             break;
 994
 995         case 0310:
 996             if (bits == 64)
 997                 return -1;
 998             length += (bits != 16) && !has_prefix(ins, PPS_ASIZE, P_A16);
 999             break;
1000
1001         case 0311:
1002             length += (bits != 32) && !has_prefix(ins, PPS_ASIZE, P_A32);
1003             break;
1004
1005         case 0312:
1006             break;
1007
1008         case 0313:
1009             if (bits != 64 || has_prefix(ins, PPS_ASIZE, P_A16) ||
1010                 has_prefix(ins, PPS_ASIZE, P_A32))
1011                 return -1;
1012             break;
1013
1014         case4(0314):
1015             break;
1016
1017         case 0320:
1018         {
1019             enum prefixes pfx = ins->prefixes[PPS_OSIZE];
1020             if (pfx == P_O16)
1021                 break;
1022             if (pfx != P_none)
1023                 errfunc(ERR_WARNING | ERR_PASS2, "invalid operand size prefix");
1024             else
1025                 ins->prefixes[PPS_OSIZE] = P_O16;
1026             break;
1027         }
1028
1029         case 0321:
1030         {
1031             enum prefixes pfx = ins->prefixes[PPS_OSIZE];
1032             if (pfx == P_O32)
1033                 break;
1034             if (pfx != P_none)
1035                 errfunc(ERR_WARNING | ERR_PASS2, "invalid operand size prefix");
1036             else
1037                 ins->prefixes[PPS_OSIZE] = P_O32;
1038             break;
1039         }
1040
1041         case 0322:
1042             break;
1043
1044         case 0323:
1045             rex_mask &= ~REX_W;
1046             break;
1047
1048         case 0324:
1049             ins->rex |= REX_W;
1050             break;
1051
1052         case 0325:
1053             ins->rex |= REX_NH;
1054             break;
1055
1056         case 0326:
1057             break;
1058
1059         case 0330:
1060             codes++, length++;
1061             break;
1062
1063         case 0331:
1064             break;
1065
1066         case 0332:
1067         case 0333:
1068             length++;
1069             break;
1070
1071         case 0334:
1072             ins->rex |= REX_L;
1073             break;
1074
1075         case 0335:
1076             break;
1077
1078         case 0336:
1079             if (!ins->prefixes[PPS_REP])
1080                 ins->prefixes[PPS_REP] = P_REP;
1081             break;
1082
1083         case 0337:
1084             if (!ins->prefixes[PPS_REP])
1085                 ins->prefixes[PPS_REP] = P_REPNE;
1086             break;
1087
1088         case 0340:
1089             if (ins->oprs[0].segment != NO_SEG)
1090                 errfunc(ERR_NONFATAL, "attempt to reserve non-constant"
1091                         " quantity of BSS space");
1092             else
1093                 length += ins->oprs[0].offset;
1094             break;
1095
1096         case 0341:
1097             if (!ins->prefixes[PPS_WAIT])
1098                 ins->prefixes[PPS_WAIT] = P_WAIT;
1099             break;
1100
1101         case 0360:
1102             break;
1103
1104         case 0361:
1105             length++;
1106             break;
1107
1108         case 0364:
1109         case 0365:
1110             break;
1111
1112         case 0366:
1113         case 0367:
1114             length++;
1115             break;
1116
1117         case3(0370):
1118             break;
1119
1120         case 0373:
1121             length++;
1122             break;
1123
1124         case 0374:
1125             eat = EA_XMMVSIB;
1126             break;
1127
1128         case 0375:
1129             eat = EA_YMMVSIB;
1130             break;
1131
1132         case 0376:
1133             eat = EA_ZMMVSIB;
1134             break;
1135
1136         case4(0100):
1137         case4(0110):
1138         case4(0120):
1139         case4(0130):
1140         case4(0200):
1141         case4(0204):
1142         case4(0210):
1143         case4(0214):
1144         case4(0220):
1145         case4(0224):
1146         case4(0230):
1147         case4(0234):
1148             {
1149                 ea ea_data;
1150                 int rfield;
1151                 opflags_t rflags;
1152                 struct operand *opy = &ins->oprs[op2];
1153                 struct operand *oplast;
1154
1155                 ea_data.rex = 0;           /* Ensure ea.REX is initially 0 */
1156
1157                 if (c <= 0177) {
1158                     /* pick rfield from operand b (opx) */
1159                     rflags = regflag(opx);
1160                     rfield = nasm_regvals[opx->basereg];
1161                     /* find the last SIMD operand where ER decorator resides */
1162                     oplast = &ins->oprs[op1 > op2 ? op1 : op2];
1163                     while (oplast && is_class(REG_CLASS_GPR, oplast->type))
1164                         oplast--;
1165                 } else {
1166                     rflags = 0;
1167                     rfield = c & 7;
1168                     oplast = opy;
1169                 }
1170
1171                 if (oplast->decoflags & ER) {
1172                     /* set EVEX.RC (rounding control) and b */
1173                     ins->evex_p[2] |= (((ins->evex_rm - BRC_RN) << 5) & EVEX_P2LL) |
1174                                       EVEX_P2B;
1175                 } else {
1176                     /* set EVEX.L'L (vector length) */
1177                     ins->evex_p[2] |= ((ins->vex_wlp << (5 - 2)) & EVEX_P2LL);
1178                     if ((oplast->decoflags & SAE) ||
1179                         (opy->decoflags & BRDCAST_MASK)) {
1180                         /* set EVEX.b */
1181                         ins->evex_p[2] |= EVEX_P2B;
1182                     }
1183                 }
1184
1185                 if (process_ea(opy, &ea_data, bits,
1186                                rfield, rflags, ins) != eat) {
1187                     errfunc(ERR_NONFATAL, "invalid effective address");
1188                     return -1;
1189                 } else {
1190                     ins->rex |= ea_data.rex;
1191                     length += ea_data.size;
1192                 }
1193             }
1194             break;
1195
1196         default:
1197             errfunc(ERR_PANIC, "internal instruction table corrupt"
1198                     ": instruction code \\%o (0x%02X) given", c, c);
1199             break;
1200         }
1201     }
1202
1203     ins->rex &= rex_mask;
1204
1205     if (ins->rex & REX_NH) {
1206         if (ins->rex & REX_H) {
1207             errfunc(ERR_NONFATAL, "instruction cannot use high registers");
1208             return -1;
1209         }
1210         ins->rex &= ~REX_P;        /* Don't force REX prefix due to high reg */
1211     }
1212
1213     if (ins->rex & (REX_V | REX_EV)) {
1214         int bad32 = REX_R|REX_W|REX_X|REX_B;
1215
1216         if (ins->rex & REX_H) {
1217             errfunc(ERR_NONFATAL, "cannot use high register in AVX instruction");
1218             return -1;
1219         }
1220         switch (ins->vex_wlp & 060) {
1221         case 000:
1222         case 040:
1223             ins->rex &= ~REX_W;
1224             break;
1225         case 020:
1226             ins->rex |= REX_W;
1227             bad32 &= ~REX_W;
1228             break;
1229         case 060:
1230             /* Follow REX_W */
1231             break;
1232         }
1233
1234         if (bits != 64 && ((ins->rex & bad32) || ins->vexreg > 7)) {
1235             errfunc(ERR_NONFATAL, "invalid operands in non-64-bit mode");
1236             return -1;
1237         } else if (!(ins->rex & REX_EV) &&
1238                    ((ins->vexreg > 15) || (ins->evex_p[0] & 0xf0))) {
1239             errfunc(ERR_NONFATAL, "invalid high-16 register in non-AVX-512");
1240             return -1;
1241         }
1242         if (ins->rex & REX_EV)
1243             length += 4;
1244         else if (ins->vex_cm != 1 || (ins->rex & (REX_W|REX_X|REX_B)))
1245             length += 3;
1246         else
1247             length += 2;
1248     } else if (ins->rex & REX_REAL) {
1249         if (ins->rex & REX_H) {
1250             errfunc(ERR_NONFATAL, "cannot use high register in rex instruction");
1251             return -1;
1252         } else if (bits == 64) {
1253             length++;
1254         } else if ((ins->rex & REX_L) &&
1255                    !(ins->rex & (REX_P|REX_W|REX_X|REX_B)) &&
1256                    cpu >= IF_X86_64) {
1257             /* LOCK-as-REX.R */
1258             assert_no_prefix(ins, PPS_LOCK);
1259             lockcheck = false;  /* Already errored, no need for warning */
1260             length++;
1261         } else {
1262             errfunc(ERR_NONFATAL, "invalid operands in non-64-bit mode");
1263             return -1;
1264         }
1265     }
1266
1267     if (has_prefix(ins, PPS_LOCK, P_LOCK) && lockcheck &&
1268         (!(temp->flags & IF_LOCK) || !is_class(MEMORY, ins->oprs[0].type))) {
1269         errfunc(ERR_WARNING | ERR_WARN_LOCK | ERR_PASS2 ,
1270                 "instruction is not lockable");
1271     }
1272
1273     bad_hle_warn(ins, hleok);
1274
1275     return length;
1276 }
1277
1278 static inline unsigned int emit_rex(insn *ins, int32_t segment, int64_t offset, int bits)
1279 {
1280     if (bits == 64) {
1281         if ((ins->rex & REX_REAL) && !(ins->rex & (REX_V | REX_EV))) {
1282             ins->rex = (ins->rex & REX_REAL) | REX_P;
1283             out(offset, segment, &ins->rex, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1284             ins->rex = 0;
1285             return 1;
1286         }
1287     }
1288
1289     return 0;
1290 }
1291
1292 static void gencode(int32_t segment, int64_t offset, int bits,
1293                     insn * ins, const struct itemplate *temp,
1294                     int64_t insn_end)
1295 {
1296     uint8_t c;
1297     uint8_t bytes[4];
1298     int64_t size;
1299     int64_t data;
1300     int op1, op2;
1301     struct operand *opx;
1302     const uint8_t *codes = temp->code;
1303     uint8_t opex = 0;
1304     enum ea_type eat = EA_SCALAR;
1305
1306     while (*codes) {
1307         c = *codes++;
1308         op1 = (c & 3) + ((opex & 1) << 2);
1309         op2 = ((c >> 3) & 3) + ((opex & 2) << 1);
1310         opx = &ins->oprs[op1];
1311         opex = 0;                /* For the next iteration */
1312
1313         switch (c) {
1314         case 01:
1315         case 02:
1316         case 03:
1317         case 04:
1318             offset += emit_rex(ins, segment, offset, bits);
1319             out(offset, segment, codes, OUT_RAWDATA, c, NO_SEG, NO_SEG);
1320             codes += c;
1321             offset += c;
1322             break;
1323
1324         case 05:
1325         case 06:
1326         case 07:
1327             opex = c;
1328             break;
1329
1330         case4(010):
1331             offset += emit_rex(ins, segment, offset, bits);
1332             bytes[0] = *codes++ + (regval(opx) & 7);
1333             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1334             offset += 1;
1335             break;
1336
1337         case4(020):
1338             if (opx->offset < -256 || opx->offset > 255) {
1339                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1340                         "byte value exceeds bounds");
1341             }
1342             out_imm8(offset, segment, opx);
1343             offset += 1;
1344             break;
1345
1346         case4(024):
1347             if (opx->offset < 0 || opx->offset > 255)
1348                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1349                         "unsigned byte value exceeds bounds");
1350             out_imm8(offset, segment, opx);
1351             offset += 1;
1352             break;
1353
1354         case4(030):
1355             warn_overflow_opd(opx, 2);
1356             data = opx->offset;
1357             out(offset, segment, &data, OUT_ADDRESS, 2,
1358                 opx->segment, opx->wrt);
1359             offset += 2;
1360             break;
1361
1362         case4(034):
1363             if (opx->type & (BITS16 | BITS32))
1364                 size = (opx->type & BITS16) ? 2 : 4;
1365             else
1366                 size = (bits == 16) ? 2 : 4;
1367             warn_overflow_opd(opx, size);
1368             data = opx->offset;
1369             out(offset, segment, &data, OUT_ADDRESS, size,
1370                 opx->segment, opx->wrt);
1371             offset += size;
1372             break;
1373
1374         case4(040):
1375             warn_overflow_opd(opx, 4);
1376             data = opx->offset;
1377             out(offset, segment, &data, OUT_ADDRESS, 4,
1378                 opx->segment, opx->wrt);
1379             offset += 4;
1380             break;
1381
1382         case4(044):
1383             data = opx->offset;
1384             size = ins->addr_size >> 3;
1385             warn_overflow_opd(opx, size);
1386             out(offset, segment, &data, OUT_ADDRESS, size,
1387                 opx->segment, opx->wrt);
1388             offset += size;
1389             break;
1390
1391         case4(050):
1392             if (opx->segment != segment) {
1393                 data = opx->offset;
1394                 out(offset, segment, &data,
1395                     OUT_REL1ADR, insn_end - offset,
1396                     opx->segment, opx->wrt);
1397             } else {
1398                 data = opx->offset - insn_end;
1399                 if (data > 127 || data < -128)
1400                     errfunc(ERR_NONFATAL, "short jump is out of range");
1401                 out(offset, segment, &data,
1402                     OUT_ADDRESS, 1, NO_SEG, NO_SEG);
1403             }
1404             offset += 1;
1405             break;
1406
1407         case4(054):
1408             data = (int64_t)opx->offset;
1409             out(offset, segment, &data, OUT_ADDRESS, 8,
1410                 opx->segment, opx->wrt);
1411             offset += 8;
1412             break;
1413
1414         case4(060):
1415             if (opx->segment != segment) {
1416                 data = opx->offset;
1417                 out(offset, segment, &data,
1418                     OUT_REL2ADR, insn_end - offset,
1419                     opx->segment, opx->wrt);
1420             } else {
1421                 data = opx->offset - insn_end;
1422                 out(offset, segment, &data,
1423                     OUT_ADDRESS, 2, NO_SEG, NO_SEG);
1424             }
1425             offset += 2;
1426             break;
1427
1428         case4(064):
1429             if (opx->type & (BITS16 | BITS32 | BITS64))
1430                 size = (opx->type & BITS16) ? 2 : 4;
1431             else
1432                 size = (bits == 16) ? 2 : 4;
1433             if (opx->segment != segment) {
1434                 data = opx->offset;
1435                 out(offset, segment, &data,
1436                     size == 2 ? OUT_REL2ADR : OUT_REL4ADR,
1437                     insn_end - offset, opx->segment, opx->wrt);
1438             } else {
1439                 data = opx->offset - insn_end;
1440                 out(offset, segment, &data,
1441                     OUT_ADDRESS, size, NO_SEG, NO_SEG);
1442             }
1443             offset += size;
1444             break;
1445
1446         case4(070):
1447             if (opx->segment != segment) {
1448                 data = opx->offset;
1449                 out(offset, segment, &data,
1450                     OUT_REL4ADR, insn_end - offset,
1451                     opx->segment, opx->wrt);
1452             } else {
1453                 data = opx->offset - insn_end;
1454                 out(offset, segment, &data,
1455                     OUT_ADDRESS, 4, NO_SEG, NO_SEG);
1456             }
1457             offset += 4;
1458             break;
1459
1460         case4(074):
1461             if (opx->segment == NO_SEG)
1462                 errfunc(ERR_NONFATAL, "value referenced by FAR is not"
1463                         " relocatable");
1464             data = 0;
1465             out(offset, segment, &data, OUT_ADDRESS, 2,
1466                 outfmt->segbase(1 + opx->segment),
1467                 opx->wrt);
1468             offset += 2;
1469             break;
1470
1471         case 0172:
1472             c = *codes++;
1473             opx = &ins->oprs[c >> 3];
1474             bytes[0] = nasm_regvals[opx->basereg] << 4;
1475             opx = &ins->oprs[c & 7];
1476             if (opx->segment != NO_SEG || opx->wrt != NO_SEG) {
1477                 errfunc(ERR_NONFATAL,
1478                         "non-absolute expression not permitted as argument %d",
1479                         c & 7);
1480             } else {
1481                 if (opx->offset & ~15) {
1482                     errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1483                             "four-bit argument exceeds bounds");
1484                 }
1485                 bytes[0] |= opx->offset & 15;
1486             }
1487             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1488             offset++;
1489             break;
1490
1491         case 0173:
1492             c = *codes++;
1493             opx = &ins->oprs[c >> 4];
1494             bytes[0] = nasm_regvals[opx->basereg] << 4;
1495             bytes[0] |= c & 15;
1496             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1497             offset++;
1498             break;
1499
1500         case4(0174):
1501             bytes[0] = nasm_regvals[opx->basereg] << 4;
1502             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1503             offset++;
1504             break;
1505
1506         case4(0254):
1507             data = opx->offset;
1508             if (opx->wrt == NO_SEG && opx->segment == NO_SEG &&
1509                 (int32_t)data != (int64_t)data) {
1510                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1511                         "signed dword immediate exceeds bounds");
1512             }
1513             out(offset, segment, &data, OUT_ADDRESS, 4,
1514                 opx->segment, opx->wrt);
1515             offset += 4;
1516             break;
1517
1518         case4(0240):
1519         case 0250:
1520             codes += 3;
1521             ins->evex_p[2] |= op_evexflags(&ins->oprs[0],
1522                                            EVEX_P2Z | EVEX_P2AAA, 2);
1523             ins->evex_p[2] ^= EVEX_P2VP;        /* 1's complement */
1524             bytes[0] = 0x62;
1525             /* EVEX.X can be set by either REX or EVEX for different reasons */
1526             bytes[1] = (~(((ins->rex & 7) << 5) |
1527                           (ins->evex_p[0] & (EVEX_P0X | EVEX_P0RP))) & 0xf0) |
1528                         (ins->vex_cm & 3);
1529             bytes[2] = ((ins->rex & REX_W) << (7 - 3)) |
1530                        ((~ins->vexreg & 15) << 3) |
1531                        (1 << 2) | (ins->vex_wlp & 3);
1532             bytes[3] = ins->evex_p[2];
1533             out(offset, segment, &bytes, OUT_RAWDATA, 4, NO_SEG, NO_SEG);
1534             offset += 4;
1535             break;
1536
1537         case4(0260):
1538         case 0270:
1539             codes += 2;
1540             if (ins->vex_cm != 1 || (ins->rex & (REX_W|REX_X|REX_B))) {
1541                 bytes[0] = (ins->vex_cm >> 6) ? 0x8f : 0xc4;
1542                 bytes[1] = (ins->vex_cm & 31) | ((~ins->rex & 7) << 5);
1543                 bytes[2] = ((ins->rex & REX_W) << (7-3)) |
1544                     ((~ins->vexreg & 15)<< 3) | (ins->vex_wlp & 07);
1545                 out(offset, segment, &bytes, OUT_RAWDATA, 3, NO_SEG, NO_SEG);
1546                 offset += 3;
1547             } else {
1548                 bytes[0] = 0xc5;
1549                 bytes[1] = ((~ins->rex & REX_R) << (7-2)) |
1550                     ((~ins->vexreg & 15) << 3) | (ins->vex_wlp & 07);
1551                 out(offset, segment, &bytes, OUT_RAWDATA, 2, NO_SEG, NO_SEG);
1552                 offset += 2;
1553             }
1554             break;
1555
1556         case 0271:
1557         case 0272:
1558         case 0273:
1559             break;
1560
1561         case4(0274):
1562         {
1563             uint64_t uv, um;
1564             int s;
1565
1566             if (ins->rex & REX_W)
1567                 s = 64;
1568             else if (ins->prefixes[PPS_OSIZE] == P_O16)
1569                 s = 16;
1570             else if (ins->prefixes[PPS_OSIZE] == P_O32)
1571                 s = 32;
1572             else
1573                 s = bits;
1574
1575             um = (uint64_t)2 << (s-1);
1576             uv = opx->offset;
1577
1578             if (uv > 127 && uv < (uint64_t)-128 &&
1579                 (uv < um-128 || uv > um-1)) {
1580                 /* If this wasn't explicitly byte-sized, warn as though we
1581                  * had fallen through to the imm16/32/64 case.
1582                  */
1583                 errfunc(ERR_WARNING | ERR_PASS2 | ERR_WARN_NOV,
1584                         "%s value exceeds bounds",
1585                         (opx->type & BITS8) ? "signed byte" :
1586                         s == 16 ? "word" :
1587                         s == 32 ? "dword" :
1588                         "signed dword");
1589             }
1590             if (opx->segment != NO_SEG) {
1591                 data = uv;
1592                 out(offset, segment, &data, OUT_ADDRESS, 1,
1593                     opx->segment, opx->wrt);
1594             } else {
1595                 bytes[0] = uv;
1596                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG,
1597                     NO_SEG);
1598             }
1599             offset += 1;
1600             break;
1601         }
1602
1603         case4(0300):
1604             break;
1605
1606         case 0310:
1607             if (bits == 32 && !has_prefix(ins, PPS_ASIZE, P_A16)) {
1608                 *bytes = 0x67;
1609                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1610                 offset += 1;
1611             } else
1612                 offset += 0;
1613             break;
1614
1615         case 0311:
1616             if (bits != 32 && !has_prefix(ins, PPS_ASIZE, P_A32)) {
1617                 *bytes = 0x67;
1618                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1619                 offset += 1;
1620             } else
1621                 offset += 0;
1622             break;
1623
1624         case 0312:
1625             break;
1626
1627         case 0313:
1628             ins->rex = 0;
1629             break;
1630
1631         case4(0314):
1632             break;
1633
1634         case 0320:
1635         case 0321:
1636             break;
1637
1638         case 0322:
1639         case 0323:
1640             break;
1641
1642         case 0324:
1643             ins->rex |= REX_W;
1644             break;
1645
1646         case 0325:
1647             break;
1648
1649         case 0326:
1650             break;
1651
1652         case 0330:
1653             *bytes = *codes++ ^ get_cond_opcode(ins->condition);
1654             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1655             offset += 1;
1656             break;
1657
1658         case 0331:
1659             break;
1660
1661         case 0332:
1662         case 0333:
1663             *bytes = c - 0332 + 0xF2;
1664             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1665             offset += 1;
1666             break;
1667
1668         case 0334:
1669             if (ins->rex & REX_R) {
1670                 *bytes = 0xF0;
1671                 out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1672                 offset += 1;
1673             }
1674             ins->rex &= ~(REX_L|REX_R);
1675             break;
1676
1677         case 0335:
1678             break;
1679
1680         case 0336:
1681         case 0337:
1682             break;
1683
1684         case 0340:
1685             if (ins->oprs[0].segment != NO_SEG)
1686                 errfunc(ERR_PANIC, "non-constant BSS size in pass two");
1687             else {
1688                 int64_t size = ins->oprs[0].offset;
1689                 if (size > 0)
1690                     out(offset, segment, NULL,
1691                         OUT_RESERVE, size, NO_SEG, NO_SEG);
1692                 offset += size;
1693             }
1694             break;
1695
1696         case 0341:
1697             break;
1698
1699         case 0360:
1700             break;
1701
1702         case 0361:
1703             bytes[0] = 0x66;
1704             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1705             offset += 1;
1706             break;
1707
1708         case 0364:
1709         case 0365:
1710             break;
1711
1712         case 0366:
1713         case 0367:
1714             *bytes = c - 0366 + 0x66;
1715             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1716             offset += 1;
1717             break;
1718
1719         case 0370:
1720         case 0371:
1721             break;
1722
1723         case 0373:
1724             *bytes = bits == 16 ? 3 : 5;
1725             out(offset, segment, bytes, OUT_RAWDATA, 1, NO_SEG, NO_SEG);
1726             offset += 1;
1727             break;
1728
1729         case 0374:
1730             eat = EA_XMMVSIB;
1731             break;
1732
1733         case 0375:
1734             eat = EA_YMMVSIB;
1735             break;
1736
1737         case 0376:
1738             eat = EA_ZMMVSIB;
1739             break;
1740
1741         case4(0100):
1742         case4(0110):
1743         case4(0120):
1744         case4(0130):
1745         case4(0200):
1746         case4(0204):
1747         case4(0210):
1748         case4(0214):
1749         case4(0220):
1750         case4(0224):
1751         case4(0230):
1752         case4(0234):
1753             {
1754                 ea ea_data;
1755                 int rfield;
1756                 opflags_t rflags;
1757                 uint8_t *p;
1758                 int32_t s;
1759                 struct operand *opy = &ins->oprs[op2];
1760
1761                 if (c <= 0177) {
1762                     /* pick rfield from operand b (opx) */
1763                     rflags = regflag(opx);
1764                     rfield = nasm_regvals[opx->basereg];
1765                 } else {
1766                     /* rfield is constant */
1767                     rflags = 0;
1768                     rfield = c & 7;
1769                 }
1770
1771                 if (process_ea(opy, &ea_data, bits,
1772                                rfield, rflags, ins) != eat)
1773                     errfunc(ERR_NONFATAL, "invalid effective address");
1774
1775                 p = bytes;
1776                 *p++ = ea_data.modrm;
1777                 if (ea_data.sib_present)
1778                     *p++ = ea_data.sib;
1779
1780                 s = p - bytes;
1781                 out(offset, segment, bytes, OUT_RAWDATA, s, NO_SEG, NO_SEG);
1782
1783                 /*
1784                  * Make sure the address gets the right offset in case
1785                  * the line breaks in the .lst file (BR 1197827)
1786                  */
1787                 offset += s;
1788                 s = 0;
1789
1790                 switch (ea_data.bytes) {
1791                 case 0:
1792                     break;
1793                 case 1:
1794                 case 2:
1795                 case 4:
1796                 case 8:
1797                     /* use compressed displacement, if available */
1798                     data = ea_data.disp8 ? ea_data.disp8 : opy->offset;
1799                     s += ea_data.bytes;
1800                     if (ea_data.rip) {
1801                         if (opy->segment == segment) {
1802                             data -= insn_end;
1803                             if (overflow_signed(data, ea_data.bytes))
1804                                 warn_overflow(ERR_PASS2, ea_data.bytes);
1805                             out(offset, segment, &data, OUT_ADDRESS,
1806                                 ea_data.bytes, NO_SEG, NO_SEG);
1807                         } else {
1808                             /* overflow check in output/linker? */
1809                             out(offset, segment, &data,        OUT_REL4ADR,
1810                                 insn_end - offset, opy->segment, opy->wrt);
1811                         }
1812                     } else {
1813                         if (overflow_general(data, ins->addr_size >> 3) ||
1814                             signed_bits(data, ins->addr_size) !=
1815                             signed_bits(data, ea_data.bytes * 8))
1816                             warn_overflow(ERR_PASS2, ea_data.bytes);
1817
1818                         out(offset, segment, &data, OUT_ADDRESS,
1819                             ea_data.bytes, opy->segment, opy->wrt);
1820                     }
1821                     break;
1822                 default:
1823                     /* Impossible! */
1824                     errfunc(ERR_PANIC,
1825                             "Invalid amount of bytes (%d) for offset?!",
1826                             ea_data.bytes);
1827                     break;
1828                 }
1829                 offset += s;
1830             }
1831             break;
1832
1833         default:
1834             errfunc(ERR_PANIC, "internal instruction table corrupt"
1835                     ": instruction code \\%o (0x%02X) given", c, c);
1836             break;
1837         }
1838     }
1839 }
1840
1841 static opflags_t regflag(const operand * o)
1842 {
1843     if (!is_register(o->basereg))
1844         errfunc(ERR_PANIC, "invalid operand passed to regflag()");
1845     return nasm_reg_flags[o->basereg];
1846 }
1847
1848 static int32_t regval(const operand * o)
1849 {
1850     if (!is_register(o->basereg))
1851         errfunc(ERR_PANIC, "invalid operand passed to regval()");
1852     return nasm_regvals[o->basereg];
1853 }
1854
1855 static int op_rexflags(const operand * o, int mask)
1856 {
1857     opflags_t flags;
1858     int val;
1859
1860     if (!is_register(o->basereg))
1861         errfunc(ERR_PANIC, "invalid operand passed to op_rexflags()");
1862
1863     flags = nasm_reg_flags[o->basereg];
1864     val = nasm_regvals[o->basereg];
1865
1866     return rexflags(val, flags, mask);
1867 }
1868
1869 static int rexflags(int val, opflags_t flags, int mask)
1870 {
1871     int rex = 0;
1872
1873     if (val >= 8)
1874         rex |= REX_B|REX_X|REX_R;
1875     if (flags & BITS64)
1876         rex |= REX_W;
1877     if (!(REG_HIGH & ~flags))                   /* AH, CH, DH, BH */
1878         rex |= REX_H;
1879     else if (!(REG8 & ~flags) && val >= 4)      /* SPL, BPL, SIL, DIL */
1880         rex |= REX_P;
1881
1882     return rex & mask;
1883 }
1884
1885 static int evexflags(int val, decoflags_t deco,
1886                      int mask, uint8_t byte)
1887 {
1888     int evex = 0;
1889
1890     switch(byte) {
1891     case 0:
1892         if (val >= 16)
1893             evex |= (EVEX_P0RP | EVEX_P0X);
1894         break;
1895     case 2:
1896         if (val >= 16)
1897             evex |= EVEX_P2VP;
1898         if (deco & Z)
1899             evex |= EVEX_P2Z;
1900         if (deco & OPMASK_MASK)
1901             evex |= deco & EVEX_P2AAA;
1902         break;
1903     }
1904     return evex & mask;
1905 }
1906
1907 static int op_evexflags(const operand * o, int mask, uint8_t byte)
1908 {
1909     int val;
1910
1911     if (!is_register(o->basereg))
1912         errfunc(ERR_PANIC, "invalid operand passed to op_evexflags()");
1913
1914     val = nasm_regvals[o->basereg];
1915
1916     return evexflags(val, o->decoflags, mask, byte);
1917 }
1918
1919 static enum match_result find_match(const struct itemplate **tempp,
1920                                     insn *instruction,
1921                                     int32_t segment, int64_t offset, int bits)
1922 {
1923     const struct itemplate *temp;
1924     enum match_result m, merr;
1925     opflags_t xsizeflags[MAX_OPERANDS];
1926     bool opsizemissing = false;
1927     int8_t broadcast = -1;
1928     int i;
1929
1930     /* find the position of broadcasting operand */
1931     for (i = 0; i < instruction->operands; i++)
1932         if (instruction->oprs[i].decoflags & BRDCAST_MASK) {
1933             broadcast = i;
1934             break;
1935         }
1936
1937     /* broadcasting uses a different data element size */
1938     for (i = 0; i < instruction->operands; i++)
1939         if (i == broadcast)
1940             xsizeflags[i] = instruction->oprs[i].decoflags & BRSIZE_MASK;
1941         else
1942             xsizeflags[i] = instruction->oprs[i].type & SIZE_MASK;
1943
1944     merr = MERR_INVALOP;
1945
1946     for (temp = nasm_instructions[instruction->opcode];
1947          temp->opcode != I_none; temp++) {
1948         m = matches(temp, instruction, bits);
1949         if (m == MOK_JUMP) {
1950             if (jmp_match(segment, offset, bits, instruction, temp))
1951                 m = MOK_GOOD;
1952             else
1953                 m = MERR_INVALOP;
1954         } else if (m == MERR_OPSIZEMISSING &&
1955                    (temp->flags & IF_SMASK) != IF_SX) {
1956             /*
1957              * Missing operand size and a candidate for fuzzy matching...
1958              */
1959             for (i = 0; i < temp->operands; i++)
1960                 if (i == broadcast)
1961                     xsizeflags[i] |= temp->deco[i] & BRSIZE_MASK;
1962                 else
1963                     xsizeflags[i] |= temp->opd[i] & SIZE_MASK;
1964             opsizemissing = true;
1965         }
1966         if (m > merr)
1967             merr = m;
1968         if (merr == MOK_GOOD)
1969             goto done;
1970     }
1971
1972     /* No match, but see if we can get a fuzzy operand size match... */
1973     if (!opsizemissing)
1974         goto done;
1975
1976     for (i = 0; i < instruction->operands; i++) {
1977         /*
1978          * We ignore extrinsic operand sizes on registers, so we should
1979          * never try to fuzzy-match on them.  This also resolves the case
1980          * when we have e.g. "xmmrm128" in two different positions.
1981          */
1982         if (is_class(REGISTER, instruction->oprs[i].type))
1983             continue;
1984
1985         /* This tests if xsizeflags[i] has more than one bit set */
1986         if ((xsizeflags[i] & (xsizeflags[i]-1)))
1987             goto done;                /* No luck */
1988
1989         if (i == broadcast)
1990             instruction->oprs[i].decoflags |= xsizeflags[i];
1991         else
1992             instruction->oprs[i].type |= xsizeflags[i]; /* Set the size */
1993     }
1994
1995     /* Try matching again... */
1996     for (temp = nasm_instructions[instruction->opcode];
1997          temp->opcode != I_none; temp++) {
1998         m = matches(temp, instruction, bits);
1999         if (m == MOK_JUMP) {
2000             if (jmp_match(segment, offset, bits, instruction, temp))
2001                 m = MOK_GOOD;
2002             else
2003                 m = MERR_INVALOP;
2004         }
2005         if (m > merr)
2006             merr = m;
2007         if (merr == MOK_GOOD)
2008             goto done;
2009     }
2010
2011 done:
2012     *tempp = temp;
2013     return merr;
2014 }
2015
2016 static enum match_result matches(const struct itemplate *itemp,
2017                                  insn *instruction, int bits)
2018 {
2019     opflags_t size[MAX_OPERANDS], asize;
2020     bool opsizemissing = false;
2021     int i, oprs;
2022
2023     /*
2024      * Check the opcode
2025      */
2026     if (itemp->opcode != instruction->opcode)
2027         return MERR_INVALOP;
2028
2029     /*
2030      * Count the operands
2031      */
2032     if (itemp->operands != instruction->operands)
2033         return MERR_INVALOP;
2034
2035     /*
2036      * Is it legal?
2037      */
2038     if (!(optimizing > 0) && (itemp->flags & IF_OPT))
2039         return MERR_INVALOP;
2040
2041     /*
2042      * Check that no spurious colons or TOs are present
2043      */
2044     for (i = 0; i < itemp->operands; i++)
2045         if (instruction->oprs[i].type & ~itemp->opd[i] & (COLON | TO))
2046             return MERR_INVALOP;
2047
2048     /*
2049      * Process size flags
2050      */
2051     switch (itemp->flags & IF_SMASK) {
2052     case IF_SB:
2053         asize = BITS8;
2054         break;
2055     case IF_SW:
2056         asize = BITS16;
2057         break;
2058     case IF_SD:
2059         asize = BITS32;
2060         break;
2061     case IF_SQ:
2062         asize = BITS64;
2063         break;
2064     case IF_SO:
2065         asize = BITS128;
2066         break;
2067     case IF_SY:
2068         asize = BITS256;
2069         break;
2070     case IF_SZ:
2071         asize = BITS512;
2072         break;
2073     case IF_SIZE:
2074         switch (bits) {
2075         case 16:
2076             asize = BITS16;
2077             break;
2078         case 32:
2079             asize = BITS32;
2080             break;
2081         case 64:
2082             asize = BITS64;
2083             break;
2084         default:
2085             asize = 0;
2086             break;
2087         }
2088         break;
2089     default:
2090         asize = 0;
2091         break;
2092     }
2093
2094     if (itemp->flags & IF_ARMASK) {
2095         /* S- flags only apply to a specific operand */
2096         i = ((itemp->flags & IF_ARMASK) >> IF_ARSHFT) - 1;
2097         memset(size, 0, sizeof size);
2098         size[i] = asize;
2099     } else {
2100         /* S- flags apply to all operands */
2101         for (i = 0; i < MAX_OPERANDS; i++)
2102             size[i] = asize;
2103     }
2104
2105     /*
2106      * Check that the operand flags all match up,
2107      * it's a bit tricky so lets be verbose:
2108      *
2109      * 1) Find out the size of operand. If instruction
2110      *    doesn't have one specified -- we're trying to
2111      *    guess it either from template (IF_S* flag) or
2112      *    from code bits.
2113      *
2114      * 2) If template operand do not match the instruction OR
2115      *    template has an operand size specified AND this size differ
2116      *    from which instruction has (perhaps we got it from code bits)
2117      *    we are:
2118      *      a)  Check that only size of instruction and operand is differ
2119      *          other characteristics do match
2120      *      b)  Perhaps it's a register specified in instruction so
2121      *          for such a case we just mark that operand as "size
2122      *          missing" and this will turn on fuzzy operand size
2123      *          logic facility (handled by a caller)
2124      */
2125     for (i = 0; i < itemp->operands; i++) {
2126         opflags_t type = instruction->oprs[i].type;
2127         decoflags_t deco = instruction->oprs[i].decoflags;
2128         if (!(type & SIZE_MASK))
2129             type |= size[i];
2130
2131         if ((itemp->opd[i] & ~type & ~SIZE_MASK) ||
2132             (itemp->deco[i] & deco) != deco) {
2133             return MERR_INVALOP;
2134         } else if ((itemp->opd[i] & SIZE_MASK) &&
2135                    (itemp->opd[i] & SIZE_MASK) != (type & SIZE_MASK)) {
2136             if (type & SIZE_MASK) {
2137                 /*
2138                  * when broadcasting, the element size depends on
2139                  * the instruction type. decorator flag should match.
2140                  */
2141 #define MATCH_BRSZ(bits) (((type & SIZE_MASK) == BITS##bits) &&             \
2142                           ((itemp->deco[i] & BRSIZE_MASK) == BR_BITS##bits))
2143                 if (!((deco & BRDCAST_MASK) &&
2144                       (MATCH_BRSZ(32) || MATCH_BRSZ(64)))) {
2145                     return MERR_INVALOP;
2146                 }
2147             } else if (!is_class(REGISTER, type)) {
2148                 /*
2149                  * Note: we don't honor extrinsic operand sizes for registers,
2150                  * so "missing operand size" for a register should be
2151                  * considered a wildcard match rather than an error.
2152                  */
2153                 opsizemissing = true;
2154             }
2155         } else if (instruction->oprs[i].basereg >= 16 &&
2156                    (itemp->flags & IF_INSMASK) != IF_AVX512) {
2157             return MERR_ENCMISMATCH;
2158         }
2159     }
2160
2161     if (opsizemissing)
2162         return MERR_OPSIZEMISSING;
2163
2164     /*
2165      * Check operand sizes
2166      */
2167     if (itemp->flags & (IF_SM | IF_SM2)) {
2168         oprs = (itemp->flags & IF_SM2 ? 2 : itemp->operands);
2169         for (i = 0; i < oprs; i++) {
2170             asize = itemp->opd[i] & SIZE_MASK;
2171             if (asize) {
2172                 for (i = 0; i < oprs; i++)
2173                     size[i] = asize;
2174                 break;
2175             }
2176         }
2177     } else {
2178         oprs = itemp->operands;
2179     }
2180
2181     for (i = 0; i < itemp->operands; i++) {
2182         if (!(itemp->opd[i] & SIZE_MASK) &&
2183             (instruction->oprs[i].type & SIZE_MASK & ~size[i]))
2184             return MERR_OPSIZEMISMATCH;
2185     }
2186
2187     /*
2188      * Check template is okay at the set cpu level
2189      */
2190     if (((itemp->flags & IF_PLEVEL) > cpu))
2191         return MERR_BADCPU;
2192
2193     /*
2194      * Verify the appropriate long mode flag.
2195      */
2196     if ((itemp->flags & (bits == 64 ? IF_NOLONG : IF_LONG)))
2197         return MERR_BADMODE;
2198
2199     /*
2200      * If we have a HLE prefix, look for the NOHLE flag
2201      */
2202     if ((itemp->flags & IF_NOHLE) &&
2203         (has_prefix(instruction, PPS_REP, P_XACQUIRE) ||
2204          has_prefix(instruction, PPS_REP, P_XRELEASE)))
2205         return MERR_BADHLE;
2206
2207     /*
2208      * Check if special handling needed for Jumps
2209      */
2210     if ((itemp->code[0] & ~1) == 0370)
2211         return MOK_JUMP;
2212
2213     return MOK_GOOD;
2214 }
2215
2216 /*
2217  * Check if offset is a multiple of N with corresponding tuple type
2218  * if Disp8*N is available, compressed displacement is stored in compdisp
2219  */
2220 static bool is_disp8n(operand *input, insn *ins, int8_t *compdisp)
2221 {
2222     const uint8_t fv_n[2][2][VLMAX] = {{{16, 32, 64}, {4, 4, 4}},
2223                                        {{16, 32, 64}, {8, 8, 8}}};
2224     const uint8_t hv_n[2][VLMAX]    =  {{8, 16, 32}, {4, 4, 4}};
2225     const uint8_t dup_n[VLMAX]      =   {8, 32, 64};
2226
2227     bool evex_b           = input->decoflags & BRDCAST_MASK;
2228     enum ttypes   tuple   = ins->evex_tuple;
2229     /* vex_wlp composed as [wwllpp] */
2230     enum vectlens vectlen = (ins->vex_wlp & 0x0c) >> 2;
2231     /* wig(=2) is treated as w0(=0) */
2232     bool evex_w           = (ins->vex_wlp & 0x10) >> 4;
2233     int32_t off           = input->offset;
2234     uint8_t n = 0;
2235     int32_t disp8;
2236
2237     switch(tuple) {
2238     case FV:
2239         n = fv_n[evex_w][evex_b][vectlen];
2240         break;
2241     case HV:
2242         n = hv_n[evex_b][vectlen];
2243         break;
2244
2245     case FVM:
2246         /* 16, 32, 64 for VL 128, 256, 512 respectively*/
2247         n = 1 << (vectlen + 4);
2248         break;
2249     case T1S8:  /* N = 1 */
2250     case T1S16: /* N = 2 */
2251         n = tuple - T1S8 + 1;
2252         break;
2253     case T1S:
2254         /* N = 4 for 32bit, 8 for 64bit */
2255         n = evex_w ? 8 : 4;
2256         break;
2257     case T1F32:
2258     case T1F64:
2259         /* N = 4 for 32bit, 8 for 64bit */
2260         n = (tuple == T1F32 ? 4 : 8);
2261         break;
2262     case T2:
2263     case T4:
2264     case T8:
2265         if (vectlen + 7 <= (evex_w + 5) + (tuple - T2 + 1))
2266             n = 0;
2267         else
2268             n = 1 << (tuple - T2 + evex_w + 3);
2269         break;
2270     case HVM:
2271     case QVM:
2272     case OVM:
2273         n = 1 << (OVM - tuple + vectlen + 1);
2274         break;
2275     case M128:
2276         n = 16;
2277         break;
2278     case DUP:
2279         n = dup_n[vectlen];
2280         break;
2281
2282     default:
2283         break;
2284     }
2285
2286     if (n && !(off & (n - 1))) {
2287         disp8 = off / n;
2288         /* if it fits in Disp8 */
2289         if (disp8 >= -128 && disp8 <= 127) {
2290             *compdisp = disp8;
2291             return true;
2292         }
2293     }
2294
2295     *compdisp = 0;
2296     return false;
2297 }
2298
2299 /*
2300  * Check if ModR/M.mod should/can be 01.
2301  * - EAF_BYTEOFFS is set
2302  * - offset can fit in a byte when EVEX is not used
2303  * - offset can be compressed when EVEX is used
2304  */
2305 #define IS_MOD_01()     (input->eaflags & EAF_BYTEOFFS ||       \
2306                          (o >= -128 && o <= 127 &&              \
2307                           seg == NO_SEG && !forw_ref &&         \
2308                           !(input->eaflags & EAF_WORDOFFS) &&   \
2309                           !(ins->rex & REX_EV)) ||              \
2310                          (ins->rex & REX_EV &&                  \
2311                           is_disp8n(input, ins, &output->disp8)))
2312
2313 static enum ea_type process_ea(operand *input, ea *output, int bits,
2314                                int rfield, opflags_t rflags, insn *ins)
2315 {
2316     bool forw_ref = !!(input->opflags & OPFLAG_UNKNOWN);
2317     int addrbits = ins->addr_size;
2318
2319     output->type    = EA_SCALAR;
2320     output->rip     = false;
2321
2322     /* REX flags for the rfield operand */
2323     output->rex     |= rexflags(rfield, rflags, REX_R | REX_P | REX_W | REX_H);
2324     /* EVEX.R' flag for the REG operand */
2325     ins->evex_p[0]  |= evexflags(rfield, 0, EVEX_P0RP, 0);
2326
2327     if (is_class(REGISTER, input->type)) {
2328         /*
2329          * It's a direct register.
2330          */
2331         if (!is_register(input->basereg))
2332             goto err;
2333
2334         if (!is_reg_class(REG_EA, input->basereg))
2335             goto err;
2336
2337         /* broadcasting is not available with a direct register operand. */
2338         if (input->decoflags & BRDCAST_MASK) {
2339             nasm_error(ERR_NONFATAL, "Broadcasting not allowed from a register");
2340             goto err;
2341         }
2342
2343         output->rex         |= op_rexflags(input, REX_B | REX_P | REX_W | REX_H);
2344         ins->evex_p[0]      |= op_evexflags(input, EVEX_P0X, 0);
2345         output->sib_present = false;    /* no SIB necessary */
2346         output->bytes       = 0;        /* no offset necessary either */
2347         output->modrm       = GEN_MODRM(3, rfield, nasm_regvals[input->basereg]);
2348     } else {
2349         /*
2350          * It's a memory reference.
2351          */
2352
2353         /* Embedded rounding or SAE is not available with a mem ref operand. */
2354         if (input->decoflags & (ER | SAE)) {
2355             nasm_error(ERR_NONFATAL,
2356                        "Embedded rounding is available only with reg-reg op.");
2357             return -1;
2358         }
2359
2360         if (input->basereg == -1 &&
2361             (input->indexreg == -1 || input->scale == 0)) {
2362             /*
2363              * It's a pure offset.
2364              */
2365             if (bits == 64 && ((input->type & IP_REL) == IP_REL) &&
2366                 input->segment == NO_SEG) {
2367                 nasm_error(ERR_WARNING | ERR_PASS1, "absolute address can not be RIP-relative");
2368                 input->type &= ~IP_REL;
2369                 input->type |= MEMORY;
2370             }
2371
2372             if (input->eaflags & EAF_BYTEOFFS ||
2373                 (input->eaflags & EAF_WORDOFFS &&
2374                  input->disp_size != (addrbits != 16 ? 32 : 16))) {
2375                 nasm_error(ERR_WARNING | ERR_PASS1, "displacement size ignored on absolute address");
2376             }
2377
2378             if (bits == 64 && (~input->type & IP_REL)) {
2379                 output->sib_present = true;
2380                 output->sib         = GEN_SIB(0, 4, 5);
2381                 output->bytes       = 4;
2382                 output->modrm       = GEN_MODRM(0, rfield, 4);
2383                 output->rip         = false;
2384             } else {
2385                 output->sib_present = false;
2386                 output->bytes       = (addrbits != 16 ? 4 : 2);
2387                 output->modrm       = GEN_MODRM(0, rfield, (addrbits != 16 ? 5 : 6));
2388                 output->rip         = bits == 64;
2389             }
2390         } else {
2391             /*
2392              * It's an indirection.
2393              */
2394             int i = input->indexreg, b = input->basereg, s = input->scale;
2395             int32_t seg = input->segment;
2396             int hb = input->hintbase, ht = input->hinttype;
2397             int t, it, bt;              /* register numbers */
2398             opflags_t x, ix, bx;        /* register flags */
2399
2400             if (s == 0)
2401                 i = -1;         /* make this easy, at least */
2402
2403             if (is_register(i)) {
2404                 it = nasm_regvals[i];
2405                 ix = nasm_reg_flags[i];
2406             } else {
2407                 it = -1;
2408                 ix = 0;
2409             }
2410
2411             if (is_register(b)) {
2412                 bt = nasm_regvals[b];
2413                 bx = nasm_reg_flags[b];
2414             } else {
2415                 bt = -1;
2416                 bx = 0;
2417             }
2418
2419             /* if either one are a vector register... */
2420             if ((ix|bx) & (XMMREG|YMMREG|ZMMREG) & ~REG_EA) {
2421                 opflags_t sok = BITS32 | BITS64;
2422                 int32_t o = input->offset;
2423                 int mod, scale, index, base;
2424
2425                 /*
2426                  * For a vector SIB, one has to be a vector and the other,
2427                  * if present, a GPR.  The vector must be the index operand.
2428                  */
2429                 if (it == -1 || (bx & (XMMREG|YMMREG|ZMMREG) & ~REG_EA)) {
2430                     if (s == 0)
2431                         s = 1;
2432                     else if (s != 1)
2433                         goto err;
2434
2435                     t = bt, bt = it, it = t;
2436                     x = bx, bx = ix, ix = x;
2437                 }
2438
2439                 if (bt != -1) {
2440                     if (REG_GPR & ~bx)
2441                         goto err;
2442                     if (!(REG64 & ~bx) || !(REG32 & ~bx))
2443                         sok &= bx;
2444                     else
2445                         goto err;
2446                 }
2447
2448                 /*
2449                  * While we're here, ensure the user didn't specify
2450                  * WORD or QWORD
2451                  */
2452                 if (input->disp_size == 16 || input->disp_size == 64)
2453                     goto err;
2454
2455                 if (addrbits == 16 ||
2456                     (addrbits == 32 && !(sok & BITS32)) ||
2457                     (addrbits == 64 && !(sok & BITS64)))
2458                     goto err;
2459
2460                 output->type = ((ix & ZMMREG & ~REG_EA) ? EA_ZMMVSIB
2461                                 : ((ix & YMMREG & ~REG_EA)
2462                                 ? EA_YMMVSIB : EA_XMMVSIB));
2463
2464                 output->rex    |= rexflags(it, ix, REX_X);
2465                 output->rex    |= rexflags(bt, bx, REX_B);
2466                 ins->evex_p[2] |= evexflags(it, 0, EVEX_P2VP, 2);
2467
2468                 index = it & 7; /* it is known to be != -1 */
2469
2470                 switch (s) {
2471                 case 1:
2472                     scale = 0;
2473                     break;
2474                 case 2:
2475                     scale = 1;
2476                     break;
2477                 case 4:
2478                     scale = 2;
2479                     break;
2480                 case 8:
2481                     scale = 3;
2482                     break;
2483                 default:   /* then what the smeg is it? */
2484                     goto err;    /* panic */
2485                 }
2486
2487                 if (bt == -1) {
2488                     base = 5;
2489                     mod = 0;
2490                 } else {
2491                     base = (bt & 7);
2492                     if (base != REG_NUM_EBP && o == 0 &&
2493                         seg == NO_SEG && !forw_ref &&
2494                         !(input->eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2495                         mod = 0;
2496                     else if (IS_MOD_01())
2497                         mod = 1;
2498                     else
2499                         mod = 2;
2500                 }
2501
2502                 output->sib_present = true;
2503                 output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2504                 output->modrm       = GEN_MODRM(mod, rfield, 4);
2505                 output->sib         = GEN_SIB(scale, index, base);
2506             } else if ((ix|bx) & (BITS32|BITS64)) {
2507                 /*
2508                  * it must be a 32/64-bit memory reference. Firstly we have
2509                  * to check that all registers involved are type E/Rxx.
2510                  */
2511                 opflags_t sok = BITS32 | BITS64;
2512                 int32_t o = input->offset;
2513
2514                 if (it != -1) {
2515                     if (!(REG64 & ~ix) || !(REG32 & ~ix))
2516                         sok &= ix;
2517                     else
2518                         goto err;
2519                 }
2520
2521                 if (bt != -1) {
2522                     if (REG_GPR & ~bx)
2523                         goto err; /* Invalid register */
2524                     if (~sok & bx & SIZE_MASK)
2525                         goto err; /* Invalid size */
2526                     sok &= bx;
2527                 }
2528
2529                 /*
2530                  * While we're here, ensure the user didn't specify
2531                  * WORD or QWORD
2532                  */
2533                 if (input->disp_size == 16 || input->disp_size == 64)
2534                     goto err;
2535
2536                 if (addrbits == 16 ||
2537                     (addrbits == 32 && !(sok & BITS32)) ||
2538                     (addrbits == 64 && !(sok & BITS64)))
2539                     goto err;
2540
2541                 /* now reorganize base/index */
2542                 if (s == 1 && bt != it && bt != -1 && it != -1 &&
2543                     ((hb == b && ht == EAH_NOTBASE) ||
2544                      (hb == i && ht == EAH_MAKEBASE))) {
2545                     /* swap if hints say so */
2546                     t = bt, bt = it, it = t;
2547                     x = bx, bx = ix, ix = x;
2548                 }
2549                 if (bt == it)     /* convert EAX+2*EAX to 3*EAX */
2550                     bt = -1, bx = 0, s++;
2551                 if (bt == -1 && s == 1 && !(hb == it && ht == EAH_NOTBASE)) {
2552                     /* make single reg base, unless hint */
2553                     bt = it, bx = ix, it = -1, ix = 0;
2554                 }
2555                 if (((s == 2 && it != REG_NUM_ESP && !(input->eaflags & EAF_TIMESTWO)) ||
2556                       s == 3 || s == 5 || s == 9) && bt == -1)
2557                     bt = it, bx = ix, s--; /* convert 3*EAX to EAX+2*EAX */
2558                 if (it == -1 && (bt & 7) != REG_NUM_ESP &&
2559                     (input->eaflags & EAF_TIMESTWO))
2560                     it = bt, ix = bx, bt = -1, bx = 0, s = 1;
2561                 /* convert [NOSPLIT EAX] to sib format with 0x0 displacement */
2562                 if (s == 1 && it == REG_NUM_ESP) {
2563                     /* swap ESP into base if scale is 1 */
2564                     t = it, it = bt, bt = t;
2565                     x = ix, ix = bx, bx = x;
2566                 }
2567                 if (it == REG_NUM_ESP ||
2568                     (s != 1 && s != 2 && s != 4 && s != 8 && it != -1))
2569                     goto err;        /* wrong, for various reasons */
2570
2571                 output->rex |= rexflags(it, ix, REX_X);
2572                 output->rex |= rexflags(bt, bx, REX_B);
2573
2574                 if (it == -1 && (bt & 7) != REG_NUM_ESP) {
2575                     /* no SIB needed */
2576                     int mod, rm;
2577
2578                     if (bt == -1) {
2579                         rm = 5;
2580                         mod = 0;
2581                     } else {
2582                         rm = (bt & 7);
2583                         if (rm != REG_NUM_EBP && o == 0 &&
2584                             seg == NO_SEG && !forw_ref &&
2585                             !(input->eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2586                             mod = 0;
2587                         else if (IS_MOD_01())
2588                             mod = 1;
2589                         else
2590                             mod = 2;
2591                     }
2592
2593                     output->sib_present = false;
2594                     output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2595                     output->modrm       = GEN_MODRM(mod, rfield, rm);
2596                 } else {
2597                     /* we need a SIB */
2598                     int mod, scale, index, base;
2599
2600                     if (it == -1)
2601                         index = 4, s = 1;
2602                     else
2603                         index = (it & 7);
2604
2605                     switch (s) {
2606                     case 1:
2607                         scale = 0;
2608                         break;
2609                     case 2:
2610                         scale = 1;
2611                         break;
2612                     case 4:
2613                         scale = 2;
2614                         break;
2615                     case 8:
2616                         scale = 3;
2617                         break;
2618                     default:   /* then what the smeg is it? */
2619                         goto err;    /* panic */
2620                     }
2621
2622                     if (bt == -1) {
2623                         base = 5;
2624                         mod = 0;
2625                     } else {
2626                         base = (bt & 7);
2627                         if (base != REG_NUM_EBP && o == 0 &&
2628                             seg == NO_SEG && !forw_ref &&
2629                             !(input->eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2630                             mod = 0;
2631                         else if (IS_MOD_01())
2632                             mod = 1;
2633                         else
2634                             mod = 2;
2635                     }
2636
2637                     output->sib_present = true;
2638                     output->bytes       = (bt == -1 || mod == 2 ? 4 : mod);
2639                     output->modrm       = GEN_MODRM(mod, rfield, 4);
2640                     output->sib         = GEN_SIB(scale, index, base);
2641                 }
2642             } else {            /* it's 16-bit */
2643                 int mod, rm;
2644                 int16_t o = input->offset;
2645
2646                 /* check for 64-bit long mode */
2647                 if (addrbits == 64)
2648                     goto err;
2649
2650                 /* check all registers are BX, BP, SI or DI */
2651                 if ((b != -1 && b != R_BP && b != R_BX && b != R_SI && b != R_DI) ||
2652                     (i != -1 && i != R_BP && i != R_BX && i != R_SI && i != R_DI))
2653                     goto err;
2654
2655                 /* ensure the user didn't specify DWORD/QWORD */
2656                 if (input->disp_size == 32 || input->disp_size == 64)
2657                     goto err;
2658
2659                 if (s != 1 && i != -1)
2660                     goto err;        /* no can do, in 16-bit EA */
2661                 if (b == -1 && i != -1) {
2662                     int tmp = b;
2663                     b = i;
2664                     i = tmp;
2665                 }               /* swap */
2666                 if ((b == R_SI || b == R_DI) && i != -1) {
2667                     int tmp = b;
2668                     b = i;
2669                     i = tmp;
2670                 }
2671                 /* have BX/BP as base, SI/DI index */
2672                 if (b == i)
2673                     goto err;        /* shouldn't ever happen, in theory */
2674                 if (i != -1 && b != -1 &&
2675                     (i == R_BP || i == R_BX || b == R_SI || b == R_DI))
2676                     goto err;        /* invalid combinations */
2677                 if (b == -1)            /* pure offset: handled above */
2678                     goto err;        /* so if it gets to here, panic! */
2679
2680                 rm = -1;
2681                 if (i != -1)
2682                     switch (i * 256 + b) {
2683                     case R_SI * 256 + R_BX:
2684                         rm = 0;
2685                         break;
2686                     case R_DI * 256 + R_BX:
2687                         rm = 1;
2688                         break;
2689                     case R_SI * 256 + R_BP:
2690                         rm = 2;
2691                         break;
2692                     case R_DI * 256 + R_BP:
2693                         rm = 3;
2694                         break;
2695                 } else
2696                     switch (b) {
2697                     case R_SI:
2698                         rm = 4;
2699                         break;
2700                     case R_DI:
2701                         rm = 5;
2702                         break;
2703                     case R_BP:
2704                         rm = 6;
2705                         break;
2706                     case R_BX:
2707                         rm = 7;
2708                         break;
2709                     }
2710                 if (rm == -1)           /* can't happen, in theory */
2711                     goto err;        /* so panic if it does */
2712
2713                 if (o == 0 && seg == NO_SEG && !forw_ref && rm != 6 &&
2714                     !(input->eaflags & (EAF_BYTEOFFS | EAF_WORDOFFS)))
2715                     mod = 0;
2716                 else if (IS_MOD_01())
2717                     mod = 1;
2718                 else
2719                     mod = 2;
2720
2721                 output->sib_present = false;    /* no SIB - it's 16-bit */
2722                 output->bytes       = mod;      /* bytes of offset needed */
2723                 output->modrm       = GEN_MODRM(mod, rfield, rm);
2724             }
2725         }
2726     }
2727
2728     output->size = 1 + output->sib_present + output->bytes;
2729     return output->type;
2730
2731 err:
2732     return output->type = EA_INVALID;
2733 }
2734
2735 static void add_asp(insn *ins, int addrbits)
2736 {
2737     int j, valid;
2738     int defdisp;
2739
2740     valid = (addrbits == 64) ? 64|32 : 32|16;
2741
2742     switch (ins->prefixes[PPS_ASIZE]) {
2743     case P_A16:
2744         valid &= 16;
2745         break;
2746     case P_A32:
2747         valid &= 32;
2748         break;
2749     case P_A64:
2750         valid &= 64;
2751         break;
2752     case P_ASP:
2753         valid &= (addrbits == 32) ? 16 : 32;
2754         break;
2755     default:
2756         break;
2757     }
2758
2759     for (j = 0; j < ins->operands; j++) {
2760         if (is_class(MEMORY, ins->oprs[j].type)) {
2761             opflags_t i, b;
2762
2763             /* Verify as Register */
2764             if (!is_register(ins->oprs[j].indexreg))
2765                 i = 0;
2766             else
2767                 i = nasm_reg_flags[ins->oprs[j].indexreg];
2768
2769             /* Verify as Register */
2770             if (!is_register(ins->oprs[j].basereg))
2771                 b = 0;
2772             else
2773                 b = nasm_reg_flags[ins->oprs[j].basereg];
2774
2775             if (ins->oprs[j].scale == 0)
2776                 i = 0;
2777
2778             if (!i && !b) {
2779                 int ds = ins->oprs[j].disp_size;
2780                 if ((addrbits != 64 && ds > 8) ||
2781                     (addrbits == 64 && ds == 16))
2782                     valid &= ds;
2783             } else {
2784                 if (!(REG16 & ~b))
2785                     valid &= 16;
2786                 if (!(REG32 & ~b))
2787                     valid &= 32;
2788                 if (!(REG64 & ~b))
2789                     valid &= 64;
2790
2791                 if (!(REG16 & ~i))
2792                     valid &= 16;
2793                 if (!(REG32 & ~i))
2794                     valid &= 32;
2795                 if (!(REG64 & ~i))
2796                     valid &= 64;
2797             }
2798         }
2799     }
2800
2801     if (valid & addrbits) {
2802         ins->addr_size = addrbits;
2803     } else if (valid & ((addrbits == 32) ? 16 : 32)) {
2804         /* Add an address size prefix */
2805         ins->prefixes[PPS_ASIZE] = (addrbits == 32) ? P_A16 : P_A32;;
2806         ins->addr_size = (addrbits == 32) ? 16 : 32;
2807     } else {
2808         /* Impossible... */
2809         errfunc(ERR_NONFATAL, "impossible combination of address sizes");
2810         ins->addr_size = addrbits; /* Error recovery */
2811     }
2812
2813     defdisp = ins->addr_size == 16 ? 16 : 32;
2814
2815     for (j = 0; j < ins->operands; j++) {
2816         if (!(MEM_OFFS & ~ins->oprs[j].type) &&
2817             (ins->oprs[j].disp_size ? ins->oprs[j].disp_size : defdisp) != ins->addr_size) {
2818             /*
2819              * mem_offs sizes must match the address size; if not,
2820              * strip the MEM_OFFS bit and match only EA instructions
2821              */
2822             ins->oprs[j].type &= ~(MEM_OFFS & ~MEMORY);
2823         }
2824     }
2825 }