arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 169 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 170 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 171
 172 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 173
 174 #define X2(x...) x, x
 175 #define X3(x...) X2(x), x
 176 #define X4(x...) X2(x), X2(x)
 177 #define X5(x...) X4(x), x
 178 #define X6(x...) X4(x), X2(x)
 179 #define X7(x...) X4(x), X3(x)
 180 #define X8(x...) X4(x), X4(x)
 181 #define X16(x...) X8(x), X8(x)
 182
 183 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 184 #define FASTOP_SIZE 8
 185
 186 /*
 187  * fastop functions have a special calling convention:
 188  *
 189  * dst:    rax        (in/out)
 190  * src:    rdx        (in/out)
 191  * src2:   rcx        (in)
 192  * flags:  rflags     (in/out)
 193  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 194  *
 195  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 196  * different operand sizes can be reached by calculation, rather than a jump
 197  * table (which would be bigger than the code).
 198  *
 199  * fastop functions are declared as taking a never-defined fastop parameter,
 200  * so they can't be called from C directly.
 201  */
 202
 203 struct fastop;
 204
 205 struct opcode {
 206         u64 flags : 56;
 207         u64 intercept : 8;
 208         union {
 209                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 210                 const struct opcode *group;
 211                 const struct group_dual *gdual;
 212                 const struct gprefix *gprefix;
 213                 const struct escape *esc;
 214                 void (*fastop)(struct fastop *fake);
 215         } u;
 216         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 217 };
 218
 219 struct group_dual {
 220         struct opcode mod012[8];
 221         struct opcode mod3[8];
 222 };
 223
 224 struct gprefix {
 225         struct opcode pfx_no;
 226         struct opcode pfx_66;
 227         struct opcode pfx_f2;
 228         struct opcode pfx_f3;
 229 };
 230
 231 struct escape {
 232         struct opcode op[8];
 233         struct opcode high[64];
 234 };
 235
 236 /* EFLAGS bit definitions. */
 237 #define EFLG_ID (1<<21)
 238 #define EFLG_VIP (1<<20)
 239 #define EFLG_VIF (1<<19)
 240 #define EFLG_AC (1<<18)
 241 #define EFLG_VM (1<<17)
 242 #define EFLG_RF (1<<16)
 243 #define EFLG_IOPL (3<<12)
 244 #define EFLG_NT (1<<14)
 245 #define EFLG_OF (1<<11)
 246 #define EFLG_DF (1<<10)
 247 #define EFLG_IF (1<<9)
 248 #define EFLG_TF (1<<8)
 249 #define EFLG_SF (1<<7)
 250 #define EFLG_ZF (1<<6)
 251 #define EFLG_AF (1<<4)
 252 #define EFLG_PF (1<<2)
 253 #define EFLG_CF (1<<0)
 254
 255 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 256 #define EFLG_RESERVED_ONE_MASK 2
 257
 258 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 259 {
 260         if (!(ctxt->regs_valid & (1 << nr))) {
 261                 ctxt->regs_valid |= 1 << nr;
 262                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 263         }
 264         return ctxt->_regs[nr];
 265 }
 266
 267 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 268 {
 269         ctxt->regs_valid |= 1 << nr;
 270         ctxt->regs_dirty |= 1 << nr;
 271         return &ctxt->_regs[nr];
 272 }
 273
 274 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 275 {
 276         reg_read(ctxt, nr);
 277         return reg_write(ctxt, nr);
 278 }
 279
 280 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 281 {
 282         unsigned reg;
 283
 284         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 285                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 286 }
 287
 288 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 289 {
 290         ctxt->regs_dirty = 0;
 291         ctxt->regs_valid = 0;
 292 }
 293
 294 /*
 295  * These EFLAGS bits are restored from saved value during emulation, and
 296  * any changes are written back to the saved value after emulation.
 297  */
 298 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 299
 300 #ifdef CONFIG_X86_64
 301 #define ON64(x) x
 302 #else
 303 #define ON64(x)
 304 #endif
 305
 306 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 307
 308 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 309 #define FOP_RET   "ret \n\t"
 310
 311 #define FOP_START(op) \
 312         extern void em_##op(struct fastop *fake); \
 313         asm(".pushsection .text, \"ax\" \n\t" \
 314             ".global em_" #op " \n\t" \
 315             FOP_ALIGN \
 316             "em_" #op ": \n\t"
 317
 318 #define FOP_END \
 319             ".popsection")
 320
 321 #define FOPNOP() FOP_ALIGN FOP_RET
 322
 323 #define FOP1E(op,  dst) \
 324         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 325
 326 #define FOP1EEX(op,  dst) \
 327         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 328
 329 #define FASTOP1(op) \
 330         FOP_START(op) \
 331         FOP1E(op##b, al) \
 332         FOP1E(op##w, ax) \
 333         FOP1E(op##l, eax) \
 334         ON64(FOP1E(op##q, rax)) \
 335         FOP_END
 336
 337 /* 1-operand, using src2 (for MUL/DIV r/m) */
 338 #define FASTOP1SRC2(op, name) \
 339         FOP_START(name) \
 340         FOP1E(op, cl) \
 341         FOP1E(op, cx) \
 342         FOP1E(op, ecx) \
 343         ON64(FOP1E(op, rcx)) \
 344         FOP_END
 345
 346 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 347 #define FASTOP1SRC2EX(op, name) \
 348         FOP_START(name) \
 349         FOP1EEX(op, cl) \
 350         FOP1EEX(op, cx) \
 351         FOP1EEX(op, ecx) \
 352         ON64(FOP1EEX(op, rcx)) \
 353         FOP_END
 354
 355 #define FOP2E(op,  dst, src)       \
 356         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 357
 358 #define FASTOP2(op) \
 359         FOP_START(op) \
 360         FOP2E(op##b, al, dl) \
 361         FOP2E(op##w, ax, dx) \
 362         FOP2E(op##l, eax, edx) \
 363         ON64(FOP2E(op##q, rax, rdx)) \
 364         FOP_END
 365
 366 /* 2 operand, word only */
 367 #define FASTOP2W(op) \
 368         FOP_START(op) \
 369         FOPNOP() \
 370         FOP2E(op##w, ax, dx) \
 371         FOP2E(op##l, eax, edx) \
 372         ON64(FOP2E(op##q, rax, rdx)) \
 373         FOP_END
 374
 375 /* 2 operand, src is CL */
 376 #define FASTOP2CL(op) \
 377         FOP_START(op) \
 378         FOP2E(op##b, al, cl) \
 379         FOP2E(op##w, ax, cl) \
 380         FOP2E(op##l, eax, cl) \
 381         ON64(FOP2E(op##q, rax, cl)) \
 382         FOP_END
 383
 384 /* 2 operand, src and dest are reversed */
 385 #define FASTOP2R(op, name) \
 386         FOP_START(name) \
 387         FOP2E(op##b, dl, al) \
 388         FOP2E(op##w, dx, ax) \
 389         FOP2E(op##l, edx, eax) \
 390         ON64(FOP2E(op##q, rdx, rax)) \
 391         FOP_END
 392
 393 #define FOP3E(op,  dst, src, src2) \
 394         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 395
 396 /* 3-operand, word-only, src2=cl */
 397 #define FASTOP3WCL(op) \
 398         FOP_START(op) \
 399         FOPNOP() \
 400         FOP3E(op##w, ax, dx, cl) \
 401         FOP3E(op##l, eax, edx, cl) \
 402         ON64(FOP3E(op##q, rax, rdx, cl)) \
 403         FOP_END
 404
 405 /* Special case for SETcc - 1 instruction per cc */
 406 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 407
 408 asm(".global kvm_fastop_exception \n"
 409     "kvm_fastop_exception: xor %esi, %esi; ret");
 410
 411 FOP_START(setcc)
 412 FOP_SETCC(seto)
 413 FOP_SETCC(setno)
 414 FOP_SETCC(setc)
 415 FOP_SETCC(setnc)
 416 FOP_SETCC(setz)
 417 FOP_SETCC(setnz)
 418 FOP_SETCC(setbe)
 419 FOP_SETCC(setnbe)
 420 FOP_SETCC(sets)
 421 FOP_SETCC(setns)
 422 FOP_SETCC(setp)
 423 FOP_SETCC(setnp)
 424 FOP_SETCC(setl)
 425 FOP_SETCC(setnl)
 426 FOP_SETCC(setle)
 427 FOP_SETCC(setnle)
 428 FOP_END;
 429
 430 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 431 FOP_END;
 432
 433 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 434                                     enum x86_intercept intercept,
 435                                     enum x86_intercept_stage stage)
 436 {
 437         struct x86_instruction_info info = {
 438                 .intercept  = intercept,
 439                 .rep_prefix = ctxt->rep_prefix,
 440                 .modrm_mod  = ctxt->modrm_mod,
 441                 .modrm_reg  = ctxt->modrm_reg,
 442                 .modrm_rm   = ctxt->modrm_rm,
 443                 .src_val    = ctxt->src.val64,
 444                 .dst_val    = ctxt->dst.val64,
 445                 .src_bytes  = ctxt->src.bytes,
 446                 .dst_bytes  = ctxt->dst.bytes,
 447                 .ad_bytes   = ctxt->ad_bytes,
 448                 .next_rip   = ctxt->eip,
 449         };
 450
 451         return ctxt->ops->intercept(ctxt, &info, stage);
 452 }
 453
 454 static void assign_masked(ulong *dest, ulong src, ulong mask)
 455 {
 456         *dest = (*dest & ~mask) | (src & mask);
 457 }
 458
 459 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 460 {
 461         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 462 }
 463
 464 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 465 {
 466         u16 sel;
 467         struct desc_struct ss;
 468
 469         if (ctxt->mode == X86EMUL_MODE_PROT64)
 470                 return ~0UL;
 471         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 472         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 473 }
 474
 475 static int stack_size(struct x86_emulate_ctxt *ctxt)
 476 {
 477         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 478 }
 479
 480 /* Access/update address held in a register, based on addressing mode. */
 481 static inline unsigned long
 482 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 483 {
 484         if (ctxt->ad_bytes == sizeof(unsigned long))
 485                 return reg;
 486         else
 487                 return reg & ad_mask(ctxt);
 488 }
 489
 490 static inline unsigned long
 491 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 492 {
 493         return address_mask(ctxt, reg);
 494 }
 495
 496 static void masked_increment(ulong *reg, ulong mask, int inc)
 497 {
 498         assign_masked(reg, *reg + inc, mask);
 499 }
 500
 501 static inline void
 502 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 503 {
 504         ulong mask;
 505
 506         if (ctxt->ad_bytes == sizeof(unsigned long))
 507                 mask = ~0UL;
 508         else
 509                 mask = ad_mask(ctxt);
 510         masked_increment(reg, mask, inc);
 511 }
 512
 513 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 514 {
 515         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 516 }
 517
 518 static u32 desc_limit_scaled(struct desc_struct *desc)
 519 {
 520         u32 limit = get_desc_limit(desc);
 521
 522         return desc->g ? (limit << 12) | 0xfff : limit;
 523 }
 524
 525 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 526 {
 527         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 528                 return 0;
 529
 530         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 531 }
 532
 533 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 534                              u32 error, bool valid)
 535 {
 536         WARN_ON(vec > 0x1f);
 537         ctxt->exception.vector = vec;
 538         ctxt->exception.error_code = error;
 539         ctxt->exception.error_code_valid = valid;
 540         return X86EMUL_PROPAGATE_FAULT;
 541 }
 542
 543 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 544 {
 545         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 546 }
 547
 548 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 549 {
 550         return emulate_exception(ctxt, GP_VECTOR, err, true);
 551 }
 552
 553 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 554 {
 555         return emulate_exception(ctxt, SS_VECTOR, err, true);
 556 }
 557
 558 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 559 {
 560         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 561 }
 562
 563 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 564 {
 565         return emulate_exception(ctxt, TS_VECTOR, err, true);
 566 }
 567
 568 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 569 {
 570         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 571 }
 572
 573 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 574 {
 575         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 576 }
 577
 578 static inline int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 579                                int cs_l)
 580 {
 581         switch (ctxt->op_bytes) {
 582         case 2:
 583                 ctxt->_eip = (u16)dst;
 584                 break;
 585         case 4:
 586                 ctxt->_eip = (u32)dst;
 587                 break;
 588 #ifdef CONFIG_X86_64
 589         case 8:
 590                 if ((cs_l && is_noncanonical_address(dst)) ||
 591                     (!cs_l && (dst >> 32) != 0))
 592                         return emulate_gp(ctxt, 0);
 593                 ctxt->_eip = dst;
 594                 break;
 595 #endif
 596         default:
 597                 WARN(1, "unsupported eip assignment size\n");
 598         }
 599         return X86EMUL_CONTINUE;
 600 }
 601
 602 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 603 {
 604         return assign_eip_far(ctxt, dst, ctxt->mode == X86EMUL_MODE_PROT64);
 605 }
 606
 607 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 608 {
 609         return assign_eip_near(ctxt, ctxt->_eip + rel);
 610 }
 611
 612 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 613 {
 614         u16 selector;
 615         struct desc_struct desc;
 616
 617         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 618         return selector;
 619 }
 620
 621 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 622                                  unsigned seg)
 623 {
 624         u16 dummy;
 625         u32 base3;
 626         struct desc_struct desc;
 627
 628         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 629         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 630 }
 631
 632 /*
 633  * x86 defines three classes of vector instructions: explicitly
 634  * aligned, explicitly unaligned, and the rest, which change behaviour
 635  * depending on whether they're AVX encoded or not.
 636  *
 637  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 638  * subject to the same check.
 639  */
 640 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 641 {
 642         if (likely(size < 16))
 643                 return false;
 644
 645         if (ctxt->d & Aligned)
 646                 return true;
 647         else if (ctxt->d & Unaligned)
 648                 return false;
 649         else if (ctxt->d & Avx)
 650                 return false;
 651         else
 652                 return true;
 653 }
 654
 655 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 656                                        struct segmented_address addr,
 657                                        unsigned *max_size, unsigned size,
 658                                        bool write, bool fetch,
 659                                        ulong *linear)
 660 {
 661         struct desc_struct desc;
 662         bool usable;
 663         ulong la;
 664         u32 lim;
 665         u16 sel;
 666         unsigned cpl;
 667
 668         la = seg_base(ctxt, addr.seg) +
 669             (fetch || ctxt->ad_bytes == 8 ? addr.ea : (u32)addr.ea);
 670         *max_size = 0;
 671         switch (ctxt->mode) {
 672         case X86EMUL_MODE_PROT64:
 673                 if (is_noncanonical_address(la))
 674                         return emulate_gp(ctxt, 0);
 675
 676                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 677                 if (size > *max_size)
 678                         goto bad;
 679                 break;
 680         default:
 681                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 682                                                 addr.seg);
 683                 if (!usable)
 684                         goto bad;
 685                 /* code segment in protected mode or read-only data segment */
 686                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 687                                         || !(desc.type & 2)) && write)
 688                         goto bad;
 689                 /* unreadable code segment */
 690                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 691                         goto bad;
 692                 lim = desc_limit_scaled(&desc);
 693                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
 694                     (ctxt->d & NoBigReal)) {
 695                         /* la is between zero and 0xffff */
 696                         if (la > 0xffff)
 697                                 goto bad;
 698                         *max_size = 0x10000 - la;
 699                 } else if ((desc.type & 8) || !(desc.type & 4)) {
 700                         /* expand-up segment */
 701                         if (addr.ea > lim)
 702                                 goto bad;
 703                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 704                 } else {
 705                         /* expand-down segment */
 706                         if (addr.ea <= lim)
 707                                 goto bad;
 708                         lim = desc.d ? 0xffffffff : 0xffff;
 709                         if (addr.ea > lim)
 710                                 goto bad;
 711                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 712                 }
 713                 if (size > *max_size)
 714                         goto bad;
 715                 cpl = ctxt->ops->cpl(ctxt);
 716                 if (!fetch) {
 717                         /* data segment or readable code segment */
 718                         if (cpl > desc.dpl)
 719                                 goto bad;
 720                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 721                         /* nonconforming code segment */
 722                         if (cpl != desc.dpl)
 723                                 goto bad;
 724                 } else if ((desc.type & 8) && (desc.type & 4)) {
 725                         /* conforming code segment */
 726                         if (cpl < desc.dpl)
 727                                 goto bad;
 728                 }
 729                 break;
 730         }
 731         if (ctxt->mode != X86EMUL_MODE_PROT64)
 732                 la &= (u32)-1;
 733         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 734                 return emulate_gp(ctxt, 0);
 735         *linear = la;
 736         return X86EMUL_CONTINUE;
 737 bad:
 738         if (addr.seg == VCPU_SREG_SS)
 739                 return emulate_ss(ctxt, 0);
 740         else
 741                 return emulate_gp(ctxt, 0);
 742 }
 743
 744 static int linearize(struct x86_emulate_ctxt *ctxt,
 745                      struct segmented_address addr,
 746                      unsigned size, bool write,
 747                      ulong *linear)
 748 {
 749         unsigned max_size;
 750         return __linearize(ctxt, addr, &max_size, size, write, false, linear);
 751 }
 752
 753
 754 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 755                               struct segmented_address addr,
 756                               void *data,
 757                               unsigned size)
 758 {
 759         int rc;
 760         ulong linear;
 761
 762         rc = linearize(ctxt, addr, size, false, &linear);
 763         if (rc != X86EMUL_CONTINUE)
 764                 return rc;
 765         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 766 }
 767
 768 /*
 769  * Prefetch the remaining bytes of the instruction without crossing page
 770  * boundary if they are not in fetch_cache yet.
 771  */
 772 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 773 {
 774         int rc;
 775         unsigned size, max_size;
 776         unsigned long linear;
 777         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 778         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 779                                            .ea = ctxt->eip + cur_size };
 780
 781         /*
 782          * We do not know exactly how many bytes will be needed, and
 783          * __linearize is expensive, so fetch as much as possible.  We
 784          * just have to avoid going beyond the 15 byte limit, the end
 785          * of the segment, or the end of the page.
 786          *
 787          * __linearize is called with size 0 so that it does not do any
 788          * boundary check itself.  Instead, we use max_size to check
 789          * against op_size.
 790          */
 791         rc = __linearize(ctxt, addr, &max_size, 0, false, true, &linear);
 792         if (unlikely(rc != X86EMUL_CONTINUE))
 793                 return rc;
 794
 795         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 796         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 797
 798         /*
 799          * One instruction can only straddle two pages,
 800          * and one has been loaded at the beginning of
 801          * x86_decode_insn.  So, if not enough bytes
 802          * still, we must have hit the 15-byte boundary.
 803          */
 804         if (unlikely(size < op_size))
 805                 return emulate_gp(ctxt, 0);
 806
 807         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 808                               size, &ctxt->exception);
 809         if (unlikely(rc != X86EMUL_CONTINUE))
 810                 return rc;
 811         ctxt->fetch.end += size;
 812         return X86EMUL_CONTINUE;
 813 }
 814
 815 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 816                                                unsigned size)
 817 {
 818         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 819
 820         if (unlikely(done_size < size))
 821                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 822         else
 823                 return X86EMUL_CONTINUE;
 824 }
 825
 826 /* Fetch next part of the instruction being emulated. */
 827 #define insn_fetch(_type, _ctxt)                                        \
 828 ({      _type _x;                                                       \
 829                                                                         \
 830         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 831         if (rc != X86EMUL_CONTINUE)                                     \
 832                 goto done;                                              \
 833         ctxt->_eip += sizeof(_type);                                    \
 834         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 835         ctxt->fetch.ptr += sizeof(_type);                               \
 836         _x;                                                             \
 837 })
 838
 839 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 840 ({                                                                      \
 841         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 842         if (rc != X86EMUL_CONTINUE)                                     \
 843                 goto done;                                              \
 844         ctxt->_eip += (_size);                                          \
 845         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 846         ctxt->fetch.ptr += (_size);                                     \
 847 })
 848
 849 /*
 850  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 851  * pointer into the block that addresses the relevant register.
 852  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 853  */
 854 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 855                              int byteop)
 856 {
 857         void *p;
 858         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 859
 860         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 861                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 862         else
 863                 p = reg_rmw(ctxt, modrm_reg);
 864         return p;
 865 }
 866
 867 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 868                            struct segmented_address addr,
 869                            u16 *size, unsigned long *address, int op_bytes)
 870 {
 871         int rc;
 872
 873         if (op_bytes == 2)
 874                 op_bytes = 3;
 875         *address = 0;
 876         rc = segmented_read_std(ctxt, addr, size, 2);
 877         if (rc != X86EMUL_CONTINUE)
 878                 return rc;
 879         addr.ea += 2;
 880         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 881         return rc;
 882 }
 883
 884 FASTOP2(add);
 885 FASTOP2(or);
 886 FASTOP2(adc);
 887 FASTOP2(sbb);
 888 FASTOP2(and);
 889 FASTOP2(sub);
 890 FASTOP2(xor);
 891 FASTOP2(cmp);
 892 FASTOP2(test);
 893
 894 FASTOP1SRC2(mul, mul_ex);
 895 FASTOP1SRC2(imul, imul_ex);
 896 FASTOP1SRC2EX(div, div_ex);
 897 FASTOP1SRC2EX(idiv, idiv_ex);
 898
 899 FASTOP3WCL(shld);
 900 FASTOP3WCL(shrd);
 901
 902 FASTOP2W(imul);
 903
 904 FASTOP1(not);
 905 FASTOP1(neg);
 906 FASTOP1(inc);
 907 FASTOP1(dec);
 908
 909 FASTOP2CL(rol);
 910 FASTOP2CL(ror);
 911 FASTOP2CL(rcl);
 912 FASTOP2CL(rcr);
 913 FASTOP2CL(shl);
 914 FASTOP2CL(shr);
 915 FASTOP2CL(sar);
 916
 917 FASTOP2W(bsf);
 918 FASTOP2W(bsr);
 919 FASTOP2W(bt);
 920 FASTOP2W(bts);
 921 FASTOP2W(btr);
 922 FASTOP2W(btc);
 923
 924 FASTOP2(xadd);
 925
 926 FASTOP2R(cmp, cmp_r);
 927
 928 static u8 test_cc(unsigned int condition, unsigned long flags)
 929 {
 930         u8 rc;
 931         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 932
 933         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 934         asm("push %[flags]; popf; call *%[fastop]"
 935             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 936         return rc;
 937 }
 938
 939 static void fetch_register_operand(struct operand *op)
 940 {
 941         switch (op->bytes) {
 942         case 1:
 943                 op->val = *(u8 *)op->addr.reg;
 944                 break;
 945         case 2:
 946                 op->val = *(u16 *)op->addr.reg;
 947                 break;
 948         case 4:
 949                 op->val = *(u32 *)op->addr.reg;
 950                 break;
 951         case 8:
 952                 op->val = *(u64 *)op->addr.reg;
 953                 break;
 954         }
 955 }
 956
 957 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 958 {
 959         ctxt->ops->get_fpu(ctxt);
 960         switch (reg) {
 961         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 962         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 963         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 964         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 965         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 966         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 967         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 968         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 969 #ifdef CONFIG_X86_64
 970         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 971         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 972         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 973         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 974         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 975         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 976         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 977         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 978 #endif
 979         default: BUG();
 980         }
 981         ctxt->ops->put_fpu(ctxt);
 982 }
 983
 984 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 985                           int reg)
 986 {
 987         ctxt->ops->get_fpu(ctxt);
 988         switch (reg) {
 989         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 990         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 991         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 992         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 993         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 994         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 995         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 996         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 997 #ifdef CONFIG_X86_64
 998         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 999         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1000         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1001         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1002         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1003         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1004         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1005         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1006 #endif
1007         default: BUG();
1008         }
1009         ctxt->ops->put_fpu(ctxt);
1010 }
1011
1012 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1013 {
1014         ctxt->ops->get_fpu(ctxt);
1015         switch (reg) {
1016         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1017         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1018         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1019         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1020         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1021         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1022         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1023         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1024         default: BUG();
1025         }
1026         ctxt->ops->put_fpu(ctxt);
1027 }
1028
1029 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1030 {
1031         ctxt->ops->get_fpu(ctxt);
1032         switch (reg) {
1033         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1034         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1035         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1036         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1037         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1038         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1039         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1040         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1041         default: BUG();
1042         }
1043         ctxt->ops->put_fpu(ctxt);
1044 }
1045
1046 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1047 {
1048         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1049                 return emulate_nm(ctxt);
1050
1051         ctxt->ops->get_fpu(ctxt);
1052         asm volatile("fninit");
1053         ctxt->ops->put_fpu(ctxt);
1054         return X86EMUL_CONTINUE;
1055 }
1056
1057 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1058 {
1059         u16 fcw;
1060
1061         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1062                 return emulate_nm(ctxt);
1063
1064         ctxt->ops->get_fpu(ctxt);
1065         asm volatile("fnstcw %0": "+m"(fcw));
1066         ctxt->ops->put_fpu(ctxt);
1067
1068         /* force 2 byte destination */
1069         ctxt->dst.bytes = 2;
1070         ctxt->dst.val = fcw;
1071
1072         return X86EMUL_CONTINUE;
1073 }
1074
1075 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1076 {
1077         u16 fsw;
1078
1079         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1080                 return emulate_nm(ctxt);
1081
1082         ctxt->ops->get_fpu(ctxt);
1083         asm volatile("fnstsw %0": "+m"(fsw));
1084         ctxt->ops->put_fpu(ctxt);
1085
1086         /* force 2 byte destination */
1087         ctxt->dst.bytes = 2;
1088         ctxt->dst.val = fsw;
1089
1090         return X86EMUL_CONTINUE;
1091 }
1092
1093 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1094                                     struct operand *op)
1095 {
1096         unsigned reg = ctxt->modrm_reg;
1097
1098         if (!(ctxt->d & ModRM))
1099                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1100
1101         if (ctxt->d & Sse) {
1102                 op->type = OP_XMM;
1103                 op->bytes = 16;
1104                 op->addr.xmm = reg;
1105                 read_sse_reg(ctxt, &op->vec_val, reg);
1106                 return;
1107         }
1108         if (ctxt->d & Mmx) {
1109                 reg &= 7;
1110                 op->type = OP_MM;
1111                 op->bytes = 8;
1112                 op->addr.mm = reg;
1113                 return;
1114         }
1115
1116         op->type = OP_REG;
1117         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1118         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1119
1120         fetch_register_operand(op);
1121         op->orig_val = op->val;
1122 }
1123
1124 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1125 {
1126         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1127                 ctxt->modrm_seg = VCPU_SREG_SS;
1128 }
1129
1130 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1131                         struct operand *op)
1132 {
1133         u8 sib;
1134         int index_reg, base_reg, scale;
1135         int rc = X86EMUL_CONTINUE;
1136         ulong modrm_ea = 0;
1137
1138         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1139         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1140         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1141
1142         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1143         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1144         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1145         ctxt->modrm_seg = VCPU_SREG_DS;
1146
1147         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1148                 op->type = OP_REG;
1149                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1150                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1151                                 ctxt->d & ByteOp);
1152                 if (ctxt->d & Sse) {
1153                         op->type = OP_XMM;
1154                         op->bytes = 16;
1155                         op->addr.xmm = ctxt->modrm_rm;
1156                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1157                         return rc;
1158                 }
1159                 if (ctxt->d & Mmx) {
1160                         op->type = OP_MM;
1161                         op->bytes = 8;
1162                         op->addr.mm = ctxt->modrm_rm & 7;
1163                         return rc;
1164                 }
1165                 fetch_register_operand(op);
1166                 return rc;
1167         }
1168
1169         op->type = OP_MEM;
1170
1171         if (ctxt->ad_bytes == 2) {
1172                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1173                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1174                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1175                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1176
1177                 /* 16-bit ModR/M decode. */
1178                 switch (ctxt->modrm_mod) {
1179                 case 0:
1180                         if (ctxt->modrm_rm == 6)
1181                                 modrm_ea += insn_fetch(u16, ctxt);
1182                         break;
1183                 case 1:
1184                         modrm_ea += insn_fetch(s8, ctxt);
1185                         break;
1186                 case 2:
1187                         modrm_ea += insn_fetch(u16, ctxt);
1188                         break;
1189                 }
1190                 switch (ctxt->modrm_rm) {
1191                 case 0:
1192                         modrm_ea += bx + si;
1193                         break;
1194                 case 1:
1195                         modrm_ea += bx + di;
1196                         break;
1197                 case 2:
1198                         modrm_ea += bp + si;
1199                         break;
1200                 case 3:
1201                         modrm_ea += bp + di;
1202                         break;
1203                 case 4:
1204                         modrm_ea += si;
1205                         break;
1206                 case 5:
1207                         modrm_ea += di;
1208                         break;
1209                 case 6:
1210                         if (ctxt->modrm_mod != 0)
1211                                 modrm_ea += bp;
1212                         break;
1213                 case 7:
1214                         modrm_ea += bx;
1215                         break;
1216                 }
1217                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1218                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1219                         ctxt->modrm_seg = VCPU_SREG_SS;
1220                 modrm_ea = (u16)modrm_ea;
1221         } else {
1222                 /* 32/64-bit ModR/M decode. */
1223                 if ((ctxt->modrm_rm & 7) == 4) {
1224                         sib = insn_fetch(u8, ctxt);
1225                         index_reg |= (sib >> 3) & 7;
1226                         base_reg |= sib & 7;
1227                         scale = sib >> 6;
1228
1229                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1230                                 modrm_ea += insn_fetch(s32, ctxt);
1231                         else {
1232                                 modrm_ea += reg_read(ctxt, base_reg);
1233                                 adjust_modrm_seg(ctxt, base_reg);
1234                         }
1235                         if (index_reg != 4)
1236                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1237                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1238                         modrm_ea += insn_fetch(s32, ctxt);
1239                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1240                                 ctxt->rip_relative = 1;
1241                 } else {
1242                         base_reg = ctxt->modrm_rm;
1243                         modrm_ea += reg_read(ctxt, base_reg);
1244                         adjust_modrm_seg(ctxt, base_reg);
1245                 }
1246                 switch (ctxt->modrm_mod) {
1247                 case 1:
1248                         modrm_ea += insn_fetch(s8, ctxt);
1249                         break;
1250                 case 2:
1251                         modrm_ea += insn_fetch(s32, ctxt);
1252                         break;
1253                 }
1254         }
1255         op->addr.mem.ea = modrm_ea;
1256         if (ctxt->ad_bytes != 8)
1257                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1258
1259 done:
1260         return rc;
1261 }
1262
1263 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1264                       struct operand *op)
1265 {
1266         int rc = X86EMUL_CONTINUE;
1267
1268         op->type = OP_MEM;
1269         switch (ctxt->ad_bytes) {
1270         case 2:
1271                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1272                 break;
1273         case 4:
1274                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1275                 break;
1276         case 8:
1277                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1278                 break;
1279         }
1280 done:
1281         return rc;
1282 }
1283
1284 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1285 {
1286         long sv = 0, mask;
1287
1288         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1289                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1290
1291                 if (ctxt->src.bytes == 2)
1292                         sv = (s16)ctxt->src.val & (s16)mask;
1293                 else if (ctxt->src.bytes == 4)
1294                         sv = (s32)ctxt->src.val & (s32)mask;
1295                 else
1296                         sv = (s64)ctxt->src.val & (s64)mask;
1297
1298                 ctxt->dst.addr.mem.ea += (sv >> 3);
1299         }
1300
1301         /* only subword offset */
1302         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1303 }
1304
1305 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1306                          unsigned long addr, void *dest, unsigned size)
1307 {
1308         int rc;
1309         struct read_cache *mc = &ctxt->mem_read;
1310
1311         if (mc->pos < mc->end)
1312                 goto read_cached;
1313
1314         WARN_ON((mc->end + size) >= sizeof(mc->data));
1315
1316         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1317                                       &ctxt->exception);
1318         if (rc != X86EMUL_CONTINUE)
1319                 return rc;
1320
1321         mc->end += size;
1322
1323 read_cached:
1324         memcpy(dest, mc->data + mc->pos, size);
1325         mc->pos += size;
1326         return X86EMUL_CONTINUE;
1327 }
1328
1329 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1330                           struct segmented_address addr,
1331                           void *data,
1332                           unsigned size)
1333 {
1334         int rc;
1335         ulong linear;
1336
1337         rc = linearize(ctxt, addr, size, false, &linear);
1338         if (rc != X86EMUL_CONTINUE)
1339                 return rc;
1340         return read_emulated(ctxt, linear, data, size);
1341 }
1342
1343 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1344                            struct segmented_address addr,
1345                            const void *data,
1346                            unsigned size)
1347 {
1348         int rc;
1349         ulong linear;
1350
1351         rc = linearize(ctxt, addr, size, true, &linear);
1352         if (rc != X86EMUL_CONTINUE)
1353                 return rc;
1354         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1355                                          &ctxt->exception);
1356 }
1357
1358 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1359                              struct segmented_address addr,
1360                              const void *orig_data, const void *data,
1361                              unsigned size)
1362 {
1363         int rc;
1364         ulong linear;
1365
1366         rc = linearize(ctxt, addr, size, true, &linear);
1367         if (rc != X86EMUL_CONTINUE)
1368                 return rc;
1369         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1370                                            size, &ctxt->exception);
1371 }
1372
1373 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1374                            unsigned int size, unsigned short port,
1375                            void *dest)
1376 {
1377         struct read_cache *rc = &ctxt->io_read;
1378
1379         if (rc->pos == rc->end) { /* refill pio read ahead */
1380                 unsigned int in_page, n;
1381                 unsigned int count = ctxt->rep_prefix ?
1382                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1383                 in_page = (ctxt->eflags & EFLG_DF) ?
1384                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1385                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1386                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1387                 if (n == 0)
1388                         n = 1;
1389                 rc->pos = rc->end = 0;
1390                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1391                         return 0;
1392                 rc->end = n * size;
1393         }
1394
1395         if (ctxt->rep_prefix && (ctxt->d & String) &&
1396             !(ctxt->eflags & EFLG_DF)) {
1397                 ctxt->dst.data = rc->data + rc->pos;
1398                 ctxt->dst.type = OP_MEM_STR;
1399                 ctxt->dst.count = (rc->end - rc->pos) / size;
1400                 rc->pos = rc->end;
1401         } else {
1402                 memcpy(dest, rc->data + rc->pos, size);
1403                 rc->pos += size;
1404         }
1405         return 1;
1406 }
1407
1408 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1409                                      u16 index, struct desc_struct *desc)
1410 {
1411         struct desc_ptr dt;
1412         ulong addr;
1413
1414         ctxt->ops->get_idt(ctxt, &dt);
1415
1416         if (dt.size < index * 8 + 7)
1417                 return emulate_gp(ctxt, index << 3 | 0x2);
1418
1419         addr = dt.address + index * 8;
1420         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1421                                    &ctxt->exception);
1422 }
1423
1424 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1425                                      u16 selector, struct desc_ptr *dt)
1426 {
1427         const struct x86_emulate_ops *ops = ctxt->ops;
1428         u32 base3 = 0;
1429
1430         if (selector & 1 << 2) {
1431                 struct desc_struct desc;
1432                 u16 sel;
1433
1434                 memset (dt, 0, sizeof *dt);
1435                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1436                                       VCPU_SREG_LDTR))
1437                         return;
1438
1439                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1440                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1441         } else
1442                 ops->get_gdt(ctxt, dt);
1443 }
1444
1445 /* allowed just for 8 bytes segments */
1446 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1447                                    u16 selector, struct desc_struct *desc,
1448                                    ulong *desc_addr_p)
1449 {
1450         struct desc_ptr dt;
1451         u16 index = selector >> 3;
1452         ulong addr;
1453
1454         get_descriptor_table_ptr(ctxt, selector, &dt);
1455
1456         if (dt.size < index * 8 + 7)
1457                 return emulate_gp(ctxt, selector & 0xfffc);
1458
1459         *desc_addr_p = addr = dt.address + index * 8;
1460         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1461                                    &ctxt->exception);
1462 }
1463
1464 /* allowed just for 8 bytes segments */
1465 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1466                                     u16 selector, struct desc_struct *desc)
1467 {
1468         struct desc_ptr dt;
1469         u16 index = selector >> 3;
1470         ulong addr;
1471
1472         get_descriptor_table_ptr(ctxt, selector, &dt);
1473
1474         if (dt.size < index * 8 + 7)
1475                 return emulate_gp(ctxt, selector & 0xfffc);
1476
1477         addr = dt.address + index * 8;
1478         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1479                                     &ctxt->exception);
1480 }
1481
1482 /* Does not support long mode */
1483 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1484                                      u16 selector, int seg, u8 cpl,
1485                                      bool in_task_switch,
1486                                      struct desc_struct *desc)
1487 {
1488         struct desc_struct seg_desc, old_desc;
1489         u8 dpl, rpl;
1490         unsigned err_vec = GP_VECTOR;
1491         u32 err_code = 0;
1492         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1493         ulong desc_addr;
1494         int ret;
1495         u16 dummy;
1496         u32 base3 = 0;
1497
1498         memset(&seg_desc, 0, sizeof seg_desc);
1499
1500         if (ctxt->mode == X86EMUL_MODE_REAL) {
1501                 /* set real mode segment descriptor (keep limit etc. for
1502                  * unreal mode) */
1503                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1504                 set_desc_base(&seg_desc, selector << 4);
1505                 goto load;
1506         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1507                 /* VM86 needs a clean new segment descriptor */
1508                 set_desc_base(&seg_desc, selector << 4);
1509                 set_desc_limit(&seg_desc, 0xffff);
1510                 seg_desc.type = 3;
1511                 seg_desc.p = 1;
1512                 seg_desc.s = 1;
1513                 seg_desc.dpl = 3;
1514                 goto load;
1515         }
1516
1517         rpl = selector & 3;
1518
1519         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1520         if ((seg == VCPU_SREG_CS
1521              || (seg == VCPU_SREG_SS
1522                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1523              || seg == VCPU_SREG_TR)
1524             && null_selector)
1525                 goto exception;
1526
1527         /* TR should be in GDT only */
1528         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1529                 goto exception;
1530
1531         if (null_selector) /* for NULL selector skip all following checks */
1532                 goto load;
1533
1534         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1535         if (ret != X86EMUL_CONTINUE)
1536                 return ret;
1537
1538         err_code = selector & 0xfffc;
1539         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1540
1541         /* can't load system descriptor into segment selector */
1542         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1543                 goto exception;
1544
1545         if (!seg_desc.p) {
1546                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1547                 goto exception;
1548         }
1549
1550         dpl = seg_desc.dpl;
1551
1552         switch (seg) {
1553         case VCPU_SREG_SS:
1554                 /*
1555                  * segment is not a writable data segment or segment
1556                  * selector's RPL != CPL or segment selector's RPL != CPL
1557                  */
1558                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1559                         goto exception;
1560                 break;
1561         case VCPU_SREG_CS:
1562                 if (!(seg_desc.type & 8))
1563                         goto exception;
1564
1565                 if (seg_desc.type & 4) {
1566                         /* conforming */
1567                         if (dpl > cpl)
1568                                 goto exception;
1569                 } else {
1570                         /* nonconforming */
1571                         if (rpl > cpl || dpl != cpl)
1572                                 goto exception;
1573                 }
1574                 /* in long-mode d/b must be clear if l is set */
1575                 if (seg_desc.d && seg_desc.l) {
1576                         u64 efer = 0;
1577
1578                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1579                         if (efer & EFER_LMA)
1580                                 goto exception;
1581                 }
1582
1583                 /* CS(RPL) <- CPL */
1584                 selector = (selector & 0xfffc) | cpl;
1585                 break;
1586         case VCPU_SREG_TR:
1587                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1588                         goto exception;
1589                 old_desc = seg_desc;
1590                 seg_desc.type |= 2; /* busy */
1591                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1592                                                   sizeof(seg_desc), &ctxt->exception);
1593                 if (ret != X86EMUL_CONTINUE)
1594                         return ret;
1595                 break;
1596         case VCPU_SREG_LDTR:
1597                 if (seg_desc.s || seg_desc.type != 2)
1598                         goto exception;
1599                 break;
1600         default: /*  DS, ES, FS, or GS */
1601                 /*
1602                  * segment is not a data or readable code segment or
1603                  * ((segment is a data or nonconforming code segment)
1604                  * and (both RPL and CPL > DPL))
1605                  */
1606                 if ((seg_desc.type & 0xa) == 0x8 ||
1607                     (((seg_desc.type & 0xc) != 0xc) &&
1608                      (rpl > dpl && cpl > dpl)))
1609                         goto exception;
1610                 break;
1611         }
1612
1613         if (seg_desc.s) {
1614                 /* mark segment as accessed */
1615                 seg_desc.type |= 1;
1616                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1617                 if (ret != X86EMUL_CONTINUE)
1618                         return ret;
1619         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1620                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1621                                 sizeof(base3), &ctxt->exception);
1622                 if (ret != X86EMUL_CONTINUE)
1623                         return ret;
1624                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1625                                              ((u64)base3 << 32)))
1626                         return emulate_gp(ctxt, 0);
1627         }
1628 load:
1629         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1630         if (desc)
1631                 *desc = seg_desc;
1632         return X86EMUL_CONTINUE;
1633 exception:
1634         return emulate_exception(ctxt, err_vec, err_code, true);
1635 }
1636
1637 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1638                                    u16 selector, int seg)
1639 {
1640         u8 cpl = ctxt->ops->cpl(ctxt);
1641         return __load_segment_descriptor(ctxt, selector, seg, cpl, false, NULL);
1642 }
1643
1644 static void write_register_operand(struct operand *op)
1645 {
1646         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1647         switch (op->bytes) {
1648         case 1:
1649                 *(u8 *)op->addr.reg = (u8)op->val;
1650                 break;
1651         case 2:
1652                 *(u16 *)op->addr.reg = (u16)op->val;
1653                 break;
1654         case 4:
1655                 *op->addr.reg = (u32)op->val;
1656                 break;  /* 64b: zero-extend */
1657         case 8:
1658                 *op->addr.reg = op->val;
1659                 break;
1660         }
1661 }
1662
1663 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1664 {
1665         switch (op->type) {
1666         case OP_REG:
1667                 write_register_operand(op);
1668                 break;
1669         case OP_MEM:
1670                 if (ctxt->lock_prefix)
1671                         return segmented_cmpxchg(ctxt,
1672                                                  op->addr.mem,
1673                                                  &op->orig_val,
1674                                                  &op->val,
1675                                                  op->bytes);
1676                 else
1677                         return segmented_write(ctxt,
1678                                                op->addr.mem,
1679                                                &op->val,
1680                                                op->bytes);
1681                 break;
1682         case OP_MEM_STR:
1683                 return segmented_write(ctxt,
1684                                        op->addr.mem,
1685                                        op->data,
1686                                        op->bytes * op->count);
1687                 break;
1688         case OP_XMM:
1689                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1690                 break;
1691         case OP_MM:
1692                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1693                 break;
1694         case OP_NONE:
1695                 /* no writeback */
1696                 break;
1697         default:
1698                 break;
1699         }
1700         return X86EMUL_CONTINUE;
1701 }
1702
1703 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1704 {
1705         struct segmented_address addr;
1706
1707         rsp_increment(ctxt, -bytes);
1708         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1709         addr.seg = VCPU_SREG_SS;
1710
1711         return segmented_write(ctxt, addr, data, bytes);
1712 }
1713
1714 static int em_push(struct x86_emulate_ctxt *ctxt)
1715 {
1716         /* Disable writeback. */
1717         ctxt->dst.type = OP_NONE;
1718         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1719 }
1720
1721 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1722                        void *dest, int len)
1723 {
1724         int rc;
1725         struct segmented_address addr;
1726
1727         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1728         addr.seg = VCPU_SREG_SS;
1729         rc = segmented_read(ctxt, addr, dest, len);
1730         if (rc != X86EMUL_CONTINUE)
1731                 return rc;
1732
1733         rsp_increment(ctxt, len);
1734         return rc;
1735 }
1736
1737 static int em_pop(struct x86_emulate_ctxt *ctxt)
1738 {
1739         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1740 }
1741
1742 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1743                         void *dest, int len)
1744 {
1745         int rc;
1746         unsigned long val, change_mask;
1747         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1748         int cpl = ctxt->ops->cpl(ctxt);
1749
1750         rc = emulate_pop(ctxt, &val, len);
1751         if (rc != X86EMUL_CONTINUE)
1752                 return rc;
1753
1754         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1755                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1756
1757         switch(ctxt->mode) {
1758         case X86EMUL_MODE_PROT64:
1759         case X86EMUL_MODE_PROT32:
1760         case X86EMUL_MODE_PROT16:
1761                 if (cpl == 0)
1762                         change_mask |= EFLG_IOPL;
1763                 if (cpl <= iopl)
1764                         change_mask |= EFLG_IF;
1765                 break;
1766         case X86EMUL_MODE_VM86:
1767                 if (iopl < 3)
1768                         return emulate_gp(ctxt, 0);
1769                 change_mask |= EFLG_IF;
1770                 break;
1771         default: /* real mode */
1772                 change_mask |= (EFLG_IOPL | EFLG_IF);
1773                 break;
1774         }
1775
1776         *(unsigned long *)dest =
1777                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1778
1779         return rc;
1780 }
1781
1782 static int em_popf(struct x86_emulate_ctxt *ctxt)
1783 {
1784         ctxt->dst.type = OP_REG;
1785         ctxt->dst.addr.reg = &ctxt->eflags;
1786         ctxt->dst.bytes = ctxt->op_bytes;
1787         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1788 }
1789
1790 static int em_enter(struct x86_emulate_ctxt *ctxt)
1791 {
1792         int rc;
1793         unsigned frame_size = ctxt->src.val;
1794         unsigned nesting_level = ctxt->src2.val & 31;
1795         ulong rbp;
1796
1797         if (nesting_level)
1798                 return X86EMUL_UNHANDLEABLE;
1799
1800         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1801         rc = push(ctxt, &rbp, stack_size(ctxt));
1802         if (rc != X86EMUL_CONTINUE)
1803                 return rc;
1804         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1805                       stack_mask(ctxt));
1806         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1807                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1808                       stack_mask(ctxt));
1809         return X86EMUL_CONTINUE;
1810 }
1811
1812 static int em_leave(struct x86_emulate_ctxt *ctxt)
1813 {
1814         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1815                       stack_mask(ctxt));
1816         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1817 }
1818
1819 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1820 {
1821         int seg = ctxt->src2.val;
1822
1823         ctxt->src.val = get_segment_selector(ctxt, seg);
1824         if (ctxt->op_bytes == 4) {
1825                 rsp_increment(ctxt, -2);
1826                 ctxt->op_bytes = 2;
1827         }
1828
1829         return em_push(ctxt);
1830 }
1831
1832 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1833 {
1834         int seg = ctxt->src2.val;
1835         unsigned long selector;
1836         int rc;
1837
1838         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1839         if (rc != X86EMUL_CONTINUE)
1840                 return rc;
1841
1842         if (ctxt->modrm_reg == VCPU_SREG_SS)
1843                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1844
1845         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1846         return rc;
1847 }
1848
1849 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1850 {
1851         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1852         int rc = X86EMUL_CONTINUE;
1853         int reg = VCPU_REGS_RAX;
1854
1855         while (reg <= VCPU_REGS_RDI) {
1856                 (reg == VCPU_REGS_RSP) ?
1857                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1858
1859                 rc = em_push(ctxt);
1860                 if (rc != X86EMUL_CONTINUE)
1861                         return rc;
1862
1863                 ++reg;
1864         }
1865
1866         return rc;
1867 }
1868
1869 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1870 {
1871         ctxt->src.val =  (unsigned long)ctxt->eflags;
1872         return em_push(ctxt);
1873 }
1874
1875 static int em_popa(struct x86_emulate_ctxt *ctxt)
1876 {
1877         int rc = X86EMUL_CONTINUE;
1878         int reg = VCPU_REGS_RDI;
1879
1880         while (reg >= VCPU_REGS_RAX) {
1881                 if (reg == VCPU_REGS_RSP) {
1882                         rsp_increment(ctxt, ctxt->op_bytes);
1883                         --reg;
1884                 }
1885
1886                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1887                 if (rc != X86EMUL_CONTINUE)
1888                         break;
1889                 --reg;
1890         }
1891         return rc;
1892 }
1893
1894 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1895 {
1896         const struct x86_emulate_ops *ops = ctxt->ops;
1897         int rc;
1898         struct desc_ptr dt;
1899         gva_t cs_addr;
1900         gva_t eip_addr;
1901         u16 cs, eip;
1902
1903         /* TODO: Add limit checks */
1904         ctxt->src.val = ctxt->eflags;
1905         rc = em_push(ctxt);
1906         if (rc != X86EMUL_CONTINUE)
1907                 return rc;
1908
1909         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1910
1911         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1912         rc = em_push(ctxt);
1913         if (rc != X86EMUL_CONTINUE)
1914                 return rc;
1915
1916         ctxt->src.val = ctxt->_eip;
1917         rc = em_push(ctxt);
1918         if (rc != X86EMUL_CONTINUE)
1919                 return rc;
1920
1921         ops->get_idt(ctxt, &dt);
1922
1923         eip_addr = dt.address + (irq << 2);
1924         cs_addr = dt.address + (irq << 2) + 2;
1925
1926         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1927         if (rc != X86EMUL_CONTINUE)
1928                 return rc;
1929
1930         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1931         if (rc != X86EMUL_CONTINUE)
1932                 return rc;
1933
1934         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1935         if (rc != X86EMUL_CONTINUE)
1936                 return rc;
1937
1938         ctxt->_eip = eip;
1939
1940         return rc;
1941 }
1942
1943 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1944 {
1945         int rc;
1946
1947         invalidate_registers(ctxt);
1948         rc = __emulate_int_real(ctxt, irq);
1949         if (rc == X86EMUL_CONTINUE)
1950                 writeback_registers(ctxt);
1951         return rc;
1952 }
1953
1954 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1955 {
1956         switch(ctxt->mode) {
1957         case X86EMUL_MODE_REAL:
1958                 return __emulate_int_real(ctxt, irq);
1959         case X86EMUL_MODE_VM86:
1960         case X86EMUL_MODE_PROT16:
1961         case X86EMUL_MODE_PROT32:
1962         case X86EMUL_MODE_PROT64:
1963         default:
1964                 /* Protected mode interrupts unimplemented yet */
1965                 return X86EMUL_UNHANDLEABLE;
1966         }
1967 }
1968
1969 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1970 {
1971         int rc = X86EMUL_CONTINUE;
1972         unsigned long temp_eip = 0;
1973         unsigned long temp_eflags = 0;
1974         unsigned long cs = 0;
1975         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1976                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1977                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1978         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1979
1980         /* TODO: Add stack limit check */
1981
1982         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1983
1984         if (rc != X86EMUL_CONTINUE)
1985                 return rc;
1986
1987         if (temp_eip & ~0xffff)
1988                 return emulate_gp(ctxt, 0);
1989
1990         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1991
1992         if (rc != X86EMUL_CONTINUE)
1993                 return rc;
1994
1995         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1996
1997         if (rc != X86EMUL_CONTINUE)
1998                 return rc;
1999
2000         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2001
2002         if (rc != X86EMUL_CONTINUE)
2003                 return rc;
2004
2005         ctxt->_eip = temp_eip;
2006
2007
2008         if (ctxt->op_bytes == 4)
2009                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2010         else if (ctxt->op_bytes == 2) {
2011                 ctxt->eflags &= ~0xffff;
2012                 ctxt->eflags |= temp_eflags;
2013         }
2014
2015         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2016         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2017
2018         return rc;
2019 }
2020
2021 static int em_iret(struct x86_emulate_ctxt *ctxt)
2022 {
2023         switch(ctxt->mode) {
2024         case X86EMUL_MODE_REAL:
2025                 return emulate_iret_real(ctxt);
2026         case X86EMUL_MODE_VM86:
2027         case X86EMUL_MODE_PROT16:
2028         case X86EMUL_MODE_PROT32:
2029         case X86EMUL_MODE_PROT64:
2030         default:
2031                 /* iret from protected mode unimplemented yet */
2032                 return X86EMUL_UNHANDLEABLE;
2033         }
2034 }
2035
2036 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2037 {
2038         int rc;
2039         unsigned short sel, old_sel;
2040         struct desc_struct old_desc, new_desc;
2041         const struct x86_emulate_ops *ops = ctxt->ops;
2042         u8 cpl = ctxt->ops->cpl(ctxt);
2043
2044         /* Assignment of RIP may only fail in 64-bit mode */
2045         if (ctxt->mode == X86EMUL_MODE_PROT64)
2046                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2047                                  VCPU_SREG_CS);
2048
2049         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2050
2051         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
2052                                        &new_desc);
2053         if (rc != X86EMUL_CONTINUE)
2054                 return rc;
2055
2056         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
2057         if (rc != X86EMUL_CONTINUE) {
2058                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2059                 /* assigning eip failed; restore the old cs */
2060                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2061                 return rc;
2062         }
2063         return rc;
2064 }
2065
2066 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2067 {
2068         return assign_eip_near(ctxt, ctxt->src.val);
2069 }
2070
2071 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2072 {
2073         int rc;
2074         long int old_eip;
2075
2076         old_eip = ctxt->_eip;
2077         rc = assign_eip_near(ctxt, ctxt->src.val);
2078         if (rc != X86EMUL_CONTINUE)
2079                 return rc;
2080         ctxt->src.val = old_eip;
2081         rc = em_push(ctxt);
2082         return rc;
2083 }
2084
2085 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2086 {
2087         u64 old = ctxt->dst.orig_val64;
2088
2089         if (ctxt->dst.bytes == 16)
2090                 return X86EMUL_UNHANDLEABLE;
2091
2092         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2093             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2094                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2095                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2096                 ctxt->eflags &= ~EFLG_ZF;
2097         } else {
2098                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2099                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2100
2101                 ctxt->eflags |= EFLG_ZF;
2102         }
2103         return X86EMUL_CONTINUE;
2104 }
2105
2106 static int em_ret(struct x86_emulate_ctxt *ctxt)
2107 {
2108         int rc;
2109         unsigned long eip;
2110
2111         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2112         if (rc != X86EMUL_CONTINUE)
2113                 return rc;
2114
2115         return assign_eip_near(ctxt, eip);
2116 }
2117
2118 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2119 {
2120         int rc;
2121         unsigned long eip, cs;
2122         u16 old_cs;
2123         int cpl = ctxt->ops->cpl(ctxt);
2124         struct desc_struct old_desc, new_desc;
2125         const struct x86_emulate_ops *ops = ctxt->ops;
2126
2127         if (ctxt->mode == X86EMUL_MODE_PROT64)
2128                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2129                                  VCPU_SREG_CS);
2130
2131         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2132         if (rc != X86EMUL_CONTINUE)
2133                 return rc;
2134         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2135         if (rc != X86EMUL_CONTINUE)
2136                 return rc;
2137         /* Outer-privilege level return is not implemented */
2138         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2139                 return X86EMUL_UNHANDLEABLE;
2140         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, 0, false,
2141                                        &new_desc);
2142         if (rc != X86EMUL_CONTINUE)
2143                 return rc;
2144         rc = assign_eip_far(ctxt, eip, new_desc.l);
2145         if (rc != X86EMUL_CONTINUE) {
2146                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2147                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2148         }
2149         return rc;
2150 }
2151
2152 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2153 {
2154         int rc;
2155
2156         rc = em_ret_far(ctxt);
2157         if (rc != X86EMUL_CONTINUE)
2158                 return rc;
2159         rsp_increment(ctxt, ctxt->src.val);
2160         return X86EMUL_CONTINUE;
2161 }
2162
2163 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2164 {
2165         /* Save real source value, then compare EAX against destination. */
2166         ctxt->dst.orig_val = ctxt->dst.val;
2167         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2168         ctxt->src.orig_val = ctxt->src.val;
2169         ctxt->src.val = ctxt->dst.orig_val;
2170         fastop(ctxt, em_cmp);
2171
2172         if (ctxt->eflags & EFLG_ZF) {
2173                 /* Success: write back to memory. */
2174                 ctxt->dst.val = ctxt->src.orig_val;
2175         } else {
2176                 /* Failure: write the value we saw to EAX. */
2177                 ctxt->dst.type = OP_REG;
2178                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2179                 ctxt->dst.val = ctxt->dst.orig_val;
2180         }
2181         return X86EMUL_CONTINUE;
2182 }
2183
2184 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2185 {
2186         int seg = ctxt->src2.val;
2187         unsigned short sel;
2188         int rc;
2189
2190         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2191
2192         rc = load_segment_descriptor(ctxt, sel, seg);
2193         if (rc != X86EMUL_CONTINUE)
2194                 return rc;
2195
2196         ctxt->dst.val = ctxt->src.val;
2197         return rc;
2198 }
2199
2200 static void
2201 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2202                         struct desc_struct *cs, struct desc_struct *ss)
2203 {
2204         cs->l = 0;              /* will be adjusted later */
2205         set_desc_base(cs, 0);   /* flat segment */
2206         cs->g = 1;              /* 4kb granularity */
2207         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2208         cs->type = 0x0b;        /* Read, Execute, Accessed */
2209         cs->s = 1;
2210         cs->dpl = 0;            /* will be adjusted later */
2211         cs->p = 1;
2212         cs->d = 1;
2213         cs->avl = 0;
2214
2215         set_desc_base(ss, 0);   /* flat segment */
2216         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2217         ss->g = 1;              /* 4kb granularity */
2218         ss->s = 1;
2219         ss->type = 0x03;        /* Read/Write, Accessed */
2220         ss->d = 1;              /* 32bit stack segment */
2221         ss->dpl = 0;
2222         ss->p = 1;
2223         ss->l = 0;
2224         ss->avl = 0;
2225 }
2226
2227 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2228 {
2229         u32 eax, ebx, ecx, edx;
2230
2231         eax = ecx = 0;
2232         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2233         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2234                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2235                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2236 }
2237
2238 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2239 {
2240         const struct x86_emulate_ops *ops = ctxt->ops;
2241         u32 eax, ebx, ecx, edx;
2242
2243         /*
2244          * syscall should always be enabled in longmode - so only become
2245          * vendor specific (cpuid) if other modes are active...
2246          */
2247         if (ctxt->mode == X86EMUL_MODE_PROT64)
2248                 return true;
2249
2250         eax = 0x00000000;
2251         ecx = 0x00000000;
2252         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2253         /*
2254          * Intel ("GenuineIntel")
2255          * remark: Intel CPUs only support "syscall" in 64bit
2256          * longmode. Also an 64bit guest with a
2257          * 32bit compat-app running will #UD !! While this
2258          * behaviour can be fixed (by emulating) into AMD
2259          * response - CPUs of AMD can't behave like Intel.
2260          */
2261         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2262             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2263             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2264                 return false;
2265
2266         /* AMD ("AuthenticAMD") */
2267         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2268             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2269             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2270                 return true;
2271
2272         /* AMD ("AMDisbetter!") */
2273         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2274             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2275             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2276                 return true;
2277
2278         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2279         return false;
2280 }
2281
2282 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2283 {
2284         const struct x86_emulate_ops *ops = ctxt->ops;
2285         struct desc_struct cs, ss;
2286         u64 msr_data;
2287         u16 cs_sel, ss_sel;
2288         u64 efer = 0;
2289
2290         /* syscall is not available in real mode */
2291         if (ctxt->mode == X86EMUL_MODE_REAL ||
2292             ctxt->mode == X86EMUL_MODE_VM86)
2293                 return emulate_ud(ctxt);
2294
2295         if (!(em_syscall_is_enabled(ctxt)))
2296                 return emulate_ud(ctxt);
2297
2298         ops->get_msr(ctxt, MSR_EFER, &efer);
2299         setup_syscalls_segments(ctxt, &cs, &ss);
2300
2301         if (!(efer & EFER_SCE))
2302                 return emulate_ud(ctxt);
2303
2304         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2305         msr_data >>= 32;
2306         cs_sel = (u16)(msr_data & 0xfffc);
2307         ss_sel = (u16)(msr_data + 8);
2308
2309         if (efer & EFER_LMA) {
2310                 cs.d = 0;
2311                 cs.l = 1;
2312         }
2313         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2314         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2315
2316         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2317         if (efer & EFER_LMA) {
2318 #ifdef CONFIG_X86_64
2319                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2320
2321                 ops->get_msr(ctxt,
2322                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2323                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2324                 ctxt->_eip = msr_data;
2325
2326                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2327                 ctxt->eflags &= ~msr_data;
2328                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2329 #endif
2330         } else {
2331                 /* legacy mode */
2332                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2333                 ctxt->_eip = (u32)msr_data;
2334
2335                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2336         }
2337
2338         return X86EMUL_CONTINUE;
2339 }
2340
2341 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2342 {
2343         const struct x86_emulate_ops *ops = ctxt->ops;
2344         struct desc_struct cs, ss;
2345         u64 msr_data;
2346         u16 cs_sel, ss_sel;
2347         u64 efer = 0;
2348
2349         ops->get_msr(ctxt, MSR_EFER, &efer);
2350         /* inject #GP if in real mode */
2351         if (ctxt->mode == X86EMUL_MODE_REAL)
2352                 return emulate_gp(ctxt, 0);
2353
2354         /*
2355          * Not recognized on AMD in compat mode (but is recognized in legacy
2356          * mode).
2357          */
2358         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2359             && !vendor_intel(ctxt))
2360                 return emulate_ud(ctxt);
2361
2362         /* sysenter/sysexit have not been tested in 64bit mode. */
2363         if (ctxt->mode == X86EMUL_MODE_PROT64)
2364                 return X86EMUL_UNHANDLEABLE;
2365
2366         setup_syscalls_segments(ctxt, &cs, &ss);
2367
2368         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2369         switch (ctxt->mode) {
2370         case X86EMUL_MODE_PROT32:
2371                 if ((msr_data & 0xfffc) == 0x0)
2372                         return emulate_gp(ctxt, 0);
2373                 break;
2374         case X86EMUL_MODE_PROT64:
2375                 if (msr_data == 0x0)
2376                         return emulate_gp(ctxt, 0);
2377                 break;
2378         default:
2379                 break;
2380         }
2381
2382         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2383         cs_sel = (u16)msr_data;
2384         cs_sel &= ~SELECTOR_RPL_MASK;
2385         ss_sel = cs_sel + 8;
2386         ss_sel &= ~SELECTOR_RPL_MASK;
2387         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2388                 cs.d = 0;
2389                 cs.l = 1;
2390         }
2391
2392         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2393         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2394
2395         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2396         ctxt->_eip = msr_data;
2397
2398         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2399         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2400
2401         return X86EMUL_CONTINUE;
2402 }
2403
2404 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2405 {
2406         const struct x86_emulate_ops *ops = ctxt->ops;
2407         struct desc_struct cs, ss;
2408         u64 msr_data, rcx, rdx;
2409         int usermode;
2410         u16 cs_sel = 0, ss_sel = 0;
2411
2412         /* inject #GP if in real mode or Virtual 8086 mode */
2413         if (ctxt->mode == X86EMUL_MODE_REAL ||
2414             ctxt->mode == X86EMUL_MODE_VM86)
2415                 return emulate_gp(ctxt, 0);
2416
2417         setup_syscalls_segments(ctxt, &cs, &ss);
2418
2419         if ((ctxt->rex_prefix & 0x8) != 0x0)
2420                 usermode = X86EMUL_MODE_PROT64;
2421         else
2422                 usermode = X86EMUL_MODE_PROT32;
2423
2424         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2425         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2426
2427         cs.dpl = 3;
2428         ss.dpl = 3;
2429         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2430         switch (usermode) {
2431         case X86EMUL_MODE_PROT32:
2432                 cs_sel = (u16)(msr_data + 16);
2433                 if ((msr_data & 0xfffc) == 0x0)
2434                         return emulate_gp(ctxt, 0);
2435                 ss_sel = (u16)(msr_data + 24);
2436                 rcx = (u32)rcx;
2437                 rdx = (u32)rdx;
2438                 break;
2439         case X86EMUL_MODE_PROT64:
2440                 cs_sel = (u16)(msr_data + 32);
2441                 if (msr_data == 0x0)
2442                         return emulate_gp(ctxt, 0);
2443                 ss_sel = cs_sel + 8;
2444                 cs.d = 0;
2445                 cs.l = 1;
2446                 if (is_noncanonical_address(rcx) ||
2447                     is_noncanonical_address(rdx))
2448                         return emulate_gp(ctxt, 0);
2449                 break;
2450         }
2451         cs_sel |= SELECTOR_RPL_MASK;
2452         ss_sel |= SELECTOR_RPL_MASK;
2453
2454         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2455         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2456
2457         ctxt->_eip = rdx;
2458         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2459
2460         return X86EMUL_CONTINUE;
2461 }
2462
2463 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2464 {
2465         int iopl;
2466         if (ctxt->mode == X86EMUL_MODE_REAL)
2467                 return false;
2468         if (ctxt->mode == X86EMUL_MODE_VM86)
2469                 return true;
2470         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2471         return ctxt->ops->cpl(ctxt) > iopl;
2472 }
2473
2474 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2475                                             u16 port, u16 len)
2476 {
2477         const struct x86_emulate_ops *ops = ctxt->ops;
2478         struct desc_struct tr_seg;
2479         u32 base3;
2480         int r;
2481         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2482         unsigned mask = (1 << len) - 1;
2483         unsigned long base;
2484
2485         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2486         if (!tr_seg.p)
2487                 return false;
2488         if (desc_limit_scaled(&tr_seg) < 103)
2489                 return false;
2490         base = get_desc_base(&tr_seg);
2491 #ifdef CONFIG_X86_64
2492         base |= ((u64)base3) << 32;
2493 #endif
2494         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2495         if (r != X86EMUL_CONTINUE)
2496                 return false;
2497         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2498                 return false;
2499         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2500         if (r != X86EMUL_CONTINUE)
2501                 return false;
2502         if ((perm >> bit_idx) & mask)
2503                 return false;
2504         return true;
2505 }
2506
2507 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2508                                  u16 port, u16 len)
2509 {
2510         if (ctxt->perm_ok)
2511                 return true;
2512
2513         if (emulator_bad_iopl(ctxt))
2514                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2515                         return false;
2516
2517         ctxt->perm_ok = true;
2518
2519         return true;
2520 }
2521
2522 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2523                                 struct tss_segment_16 *tss)
2524 {
2525         tss->ip = ctxt->_eip;
2526         tss->flag = ctxt->eflags;
2527         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2528         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2529         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2530         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2531         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2532         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2533         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2534         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2535
2536         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2537         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2538         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2539         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2540         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2541 }
2542
2543 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2544                                  struct tss_segment_16 *tss)
2545 {
2546         int ret;
2547         u8 cpl;
2548
2549         ctxt->_eip = tss->ip;
2550         ctxt->eflags = tss->flag | 2;
2551         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2552         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2553         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2554         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2555         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2556         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2557         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2558         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2559
2560         /*
2561          * SDM says that segment selectors are loaded before segment
2562          * descriptors
2563          */
2564         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2565         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2566         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2567         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2568         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2569
2570         cpl = tss->cs & 3;
2571
2572         /*
2573          * Now load segment descriptors. If fault happens at this stage
2574          * it is handled in a context of new task
2575          */
2576         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2577                                         true, NULL);
2578         if (ret != X86EMUL_CONTINUE)
2579                 return ret;
2580         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2581                                         true, NULL);
2582         if (ret != X86EMUL_CONTINUE)
2583                 return ret;
2584         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2585                                         true, NULL);
2586         if (ret != X86EMUL_CONTINUE)
2587                 return ret;
2588         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2589                                         true, NULL);
2590         if (ret != X86EMUL_CONTINUE)
2591                 return ret;
2592         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2593                                         true, NULL);
2594         if (ret != X86EMUL_CONTINUE)
2595                 return ret;
2596
2597         return X86EMUL_CONTINUE;
2598 }
2599
2600 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2601                           u16 tss_selector, u16 old_tss_sel,
2602                           ulong old_tss_base, struct desc_struct *new_desc)
2603 {
2604         const struct x86_emulate_ops *ops = ctxt->ops;
2605         struct tss_segment_16 tss_seg;
2606         int ret;
2607         u32 new_tss_base = get_desc_base(new_desc);
2608
2609         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2610                             &ctxt->exception);
2611         if (ret != X86EMUL_CONTINUE)
2612                 /* FIXME: need to provide precise fault address */
2613                 return ret;
2614
2615         save_state_to_tss16(ctxt, &tss_seg);
2616
2617         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2618                              &ctxt->exception);
2619         if (ret != X86EMUL_CONTINUE)
2620                 /* FIXME: need to provide precise fault address */
2621                 return ret;
2622
2623         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2624                             &ctxt->exception);
2625         if (ret != X86EMUL_CONTINUE)
2626                 /* FIXME: need to provide precise fault address */
2627                 return ret;
2628
2629         if (old_tss_sel != 0xffff) {
2630                 tss_seg.prev_task_link = old_tss_sel;
2631
2632                 ret = ops->write_std(ctxt, new_tss_base,
2633                                      &tss_seg.prev_task_link,
2634                                      sizeof tss_seg.prev_task_link,
2635                                      &ctxt->exception);
2636                 if (ret != X86EMUL_CONTINUE)
2637                         /* FIXME: need to provide precise fault address */
2638                         return ret;
2639         }
2640
2641         return load_state_from_tss16(ctxt, &tss_seg);
2642 }
2643
2644 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2645                                 struct tss_segment_32 *tss)
2646 {
2647         /* CR3 and ldt selector are not saved intentionally */
2648         tss->eip = ctxt->_eip;
2649         tss->eflags = ctxt->eflags;
2650         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2651         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2652         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2653         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2654         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2655         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2656         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2657         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2658
2659         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2660         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2661         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2662         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2663         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2664         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2665 }
2666
2667 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2668                                  struct tss_segment_32 *tss)
2669 {
2670         int ret;
2671         u8 cpl;
2672
2673         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2674                 return emulate_gp(ctxt, 0);
2675         ctxt->_eip = tss->eip;
2676         ctxt->eflags = tss->eflags | 2;
2677
2678         /* General purpose registers */
2679         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2680         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2681         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2682         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2683         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2684         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2685         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2686         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2687
2688         /*
2689          * SDM says that segment selectors are loaded before segment
2690          * descriptors.  This is important because CPL checks will
2691          * use CS.RPL.
2692          */
2693         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2694         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2695         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2696         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2697         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2698         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2699         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2700
2701         /*
2702          * If we're switching between Protected Mode and VM86, we need to make
2703          * sure to update the mode before loading the segment descriptors so
2704          * that the selectors are interpreted correctly.
2705          */
2706         if (ctxt->eflags & X86_EFLAGS_VM) {
2707                 ctxt->mode = X86EMUL_MODE_VM86;
2708                 cpl = 3;
2709         } else {
2710                 ctxt->mode = X86EMUL_MODE_PROT32;
2711                 cpl = tss->cs & 3;
2712         }
2713
2714         /*
2715          * Now load segment descriptors. If fault happenes at this stage
2716          * it is handled in a context of new task
2717          */
2718         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2719                                         cpl, true, NULL);
2720         if (ret != X86EMUL_CONTINUE)
2721                 return ret;
2722         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2723                                         true, NULL);
2724         if (ret != X86EMUL_CONTINUE)
2725                 return ret;
2726         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2727                                         true, NULL);
2728         if (ret != X86EMUL_CONTINUE)
2729                 return ret;
2730         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2731                                         true, NULL);
2732         if (ret != X86EMUL_CONTINUE)
2733                 return ret;
2734         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2735                                         true, NULL);
2736         if (ret != X86EMUL_CONTINUE)
2737                 return ret;
2738         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2739                                         true, NULL);
2740         if (ret != X86EMUL_CONTINUE)
2741                 return ret;
2742         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2743                                         true, NULL);
2744         if (ret != X86EMUL_CONTINUE)
2745                 return ret;
2746
2747         return X86EMUL_CONTINUE;
2748 }
2749
2750 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2751                           u16 tss_selector, u16 old_tss_sel,
2752                           ulong old_tss_base, struct desc_struct *new_desc)
2753 {
2754         const struct x86_emulate_ops *ops = ctxt->ops;
2755         struct tss_segment_32 tss_seg;
2756         int ret;
2757         u32 new_tss_base = get_desc_base(new_desc);
2758         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2759         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2760
2761         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2762                             &ctxt->exception);
2763         if (ret != X86EMUL_CONTINUE)
2764                 /* FIXME: need to provide precise fault address */
2765                 return ret;
2766
2767         save_state_to_tss32(ctxt, &tss_seg);
2768
2769         /* Only GP registers and segment selectors are saved */
2770         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2771                              ldt_sel_offset - eip_offset, &ctxt->exception);
2772         if (ret != X86EMUL_CONTINUE)
2773                 /* FIXME: need to provide precise fault address */
2774                 return ret;
2775
2776         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2777                             &ctxt->exception);
2778         if (ret != X86EMUL_CONTINUE)
2779                 /* FIXME: need to provide precise fault address */
2780                 return ret;
2781
2782         if (old_tss_sel != 0xffff) {
2783                 tss_seg.prev_task_link = old_tss_sel;
2784
2785                 ret = ops->write_std(ctxt, new_tss_base,
2786                                      &tss_seg.prev_task_link,
2787                                      sizeof tss_seg.prev_task_link,
2788                                      &ctxt->exception);
2789                 if (ret != X86EMUL_CONTINUE)
2790                         /* FIXME: need to provide precise fault address */
2791                         return ret;
2792         }
2793
2794         return load_state_from_tss32(ctxt, &tss_seg);
2795 }
2796
2797 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2798                                    u16 tss_selector, int idt_index, int reason,
2799                                    bool has_error_code, u32 error_code)
2800 {
2801         const struct x86_emulate_ops *ops = ctxt->ops;
2802         struct desc_struct curr_tss_desc, next_tss_desc;
2803         int ret;
2804         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2805         ulong old_tss_base =
2806                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2807         u32 desc_limit;
2808         ulong desc_addr;
2809
2810         /* FIXME: old_tss_base == ~0 ? */
2811
2812         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2813         if (ret != X86EMUL_CONTINUE)
2814                 return ret;
2815         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2816         if (ret != X86EMUL_CONTINUE)
2817                 return ret;
2818
2819         /* FIXME: check that next_tss_desc is tss */
2820
2821         /*
2822          * Check privileges. The three cases are task switch caused by...
2823          *
2824          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2825          * 2. Exception/IRQ/iret: No check is performed
2826          * 3. jmp/call to TSS/task-gate: No check is performed since the
2827          *    hardware checks it before exiting.
2828          */
2829         if (reason == TASK_SWITCH_GATE) {
2830                 if (idt_index != -1) {
2831                         /* Software interrupts */
2832                         struct desc_struct task_gate_desc;
2833                         int dpl;
2834
2835                         ret = read_interrupt_descriptor(ctxt, idt_index,
2836                                                         &task_gate_desc);
2837                         if (ret != X86EMUL_CONTINUE)
2838                                 return ret;
2839
2840                         dpl = task_gate_desc.dpl;
2841                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2842                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2843                 }
2844         }
2845
2846         desc_limit = desc_limit_scaled(&next_tss_desc);
2847         if (!next_tss_desc.p ||
2848             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2849              desc_limit < 0x2b)) {
2850                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2851         }
2852
2853         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2854                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2855                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2856         }
2857
2858         if (reason == TASK_SWITCH_IRET)
2859                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2860
2861         /* set back link to prev task only if NT bit is set in eflags
2862            note that old_tss_sel is not used after this point */
2863         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2864                 old_tss_sel = 0xffff;
2865
2866         if (next_tss_desc.type & 8)
2867                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2868                                      old_tss_base, &next_tss_desc);
2869         else
2870                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2871                                      old_tss_base, &next_tss_desc);
2872         if (ret != X86EMUL_CONTINUE)
2873                 return ret;
2874
2875         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2876                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2877
2878         if (reason != TASK_SWITCH_IRET) {
2879                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2880                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2881         }
2882
2883         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2884         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2885
2886         if (has_error_code) {
2887                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2888                 ctxt->lock_prefix = 0;
2889                 ctxt->src.val = (unsigned long) error_code;
2890                 ret = em_push(ctxt);
2891         }
2892
2893         return ret;
2894 }
2895
2896 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2897                          u16 tss_selector, int idt_index, int reason,
2898                          bool has_error_code, u32 error_code)
2899 {
2900         int rc;
2901
2902         invalidate_registers(ctxt);
2903         ctxt->_eip = ctxt->eip;
2904         ctxt->dst.type = OP_NONE;
2905
2906         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2907                                      has_error_code, error_code);
2908
2909         if (rc == X86EMUL_CONTINUE) {
2910                 ctxt->eip = ctxt->_eip;
2911                 writeback_registers(ctxt);
2912         }
2913
2914         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2915 }
2916
2917 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2918                 struct operand *op)
2919 {
2920         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2921
2922         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2923         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2924 }
2925
2926 static int em_das(struct x86_emulate_ctxt *ctxt)
2927 {
2928         u8 al, old_al;
2929         bool af, cf, old_cf;
2930
2931         cf = ctxt->eflags & X86_EFLAGS_CF;
2932         al = ctxt->dst.val;
2933
2934         old_al = al;
2935         old_cf = cf;
2936         cf = false;
2937         af = ctxt->eflags & X86_EFLAGS_AF;
2938         if ((al & 0x0f) > 9 || af) {
2939                 al -= 6;
2940                 cf = old_cf | (al >= 250);
2941                 af = true;
2942         } else {
2943                 af = false;
2944         }
2945         if (old_al > 0x99 || old_cf) {
2946                 al -= 0x60;
2947                 cf = true;
2948         }
2949
2950         ctxt->dst.val = al;
2951         /* Set PF, ZF, SF */
2952         ctxt->src.type = OP_IMM;
2953         ctxt->src.val = 0;
2954         ctxt->src.bytes = 1;
2955         fastop(ctxt, em_or);
2956         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2957         if (cf)
2958                 ctxt->eflags |= X86_EFLAGS_CF;
2959         if (af)
2960                 ctxt->eflags |= X86_EFLAGS_AF;
2961         return X86EMUL_CONTINUE;
2962 }
2963
2964 static int em_aam(struct x86_emulate_ctxt *ctxt)
2965 {
2966         u8 al, ah;
2967
2968         if (ctxt->src.val == 0)
2969                 return emulate_de(ctxt);
2970
2971         al = ctxt->dst.val & 0xff;
2972         ah = al / ctxt->src.val;
2973         al %= ctxt->src.val;
2974
2975         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2976
2977         /* Set PF, ZF, SF */
2978         ctxt->src.type = OP_IMM;
2979         ctxt->src.val = 0;
2980         ctxt->src.bytes = 1;
2981         fastop(ctxt, em_or);
2982
2983         return X86EMUL_CONTINUE;
2984 }
2985
2986 static int em_aad(struct x86_emulate_ctxt *ctxt)
2987 {
2988         u8 al = ctxt->dst.val & 0xff;
2989         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2990
2991         al = (al + (ah * ctxt->src.val)) & 0xff;
2992
2993         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2994
2995         /* Set PF, ZF, SF */
2996         ctxt->src.type = OP_IMM;
2997         ctxt->src.val = 0;
2998         ctxt->src.bytes = 1;
2999         fastop(ctxt, em_or);
3000
3001         return X86EMUL_CONTINUE;
3002 }
3003
3004 static int em_call(struct x86_emulate_ctxt *ctxt)
3005 {
3006         int rc;
3007         long rel = ctxt->src.val;
3008
3009         ctxt->src.val = (unsigned long)ctxt->_eip;
3010         rc = jmp_rel(ctxt, rel);
3011         if (rc != X86EMUL_CONTINUE)
3012                 return rc;
3013         return em_push(ctxt);
3014 }
3015
3016 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3017 {
3018         u16 sel, old_cs;
3019         ulong old_eip;
3020         int rc;
3021         struct desc_struct old_desc, new_desc;
3022         const struct x86_emulate_ops *ops = ctxt->ops;
3023         int cpl = ctxt->ops->cpl(ctxt);
3024
3025         old_eip = ctxt->_eip;
3026         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3027
3028         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3029         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
3030                                        &new_desc);
3031         if (rc != X86EMUL_CONTINUE)
3032                 return X86EMUL_CONTINUE;
3033
3034         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
3035         if (rc != X86EMUL_CONTINUE)
3036                 goto fail;
3037
3038         ctxt->src.val = old_cs;
3039         rc = em_push(ctxt);
3040         if (rc != X86EMUL_CONTINUE)
3041                 goto fail;
3042
3043         ctxt->src.val = old_eip;
3044         rc = em_push(ctxt);
3045         /* If we failed, we tainted the memory, but the very least we should
3046            restore cs */
3047         if (rc != X86EMUL_CONTINUE)
3048                 goto fail;
3049         return rc;
3050 fail:
3051         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3052         return rc;
3053
3054 }
3055
3056 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3057 {
3058         int rc;
3059         unsigned long eip;
3060
3061         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3062         if (rc != X86EMUL_CONTINUE)
3063                 return rc;
3064         rc = assign_eip_near(ctxt, eip);
3065         if (rc != X86EMUL_CONTINUE)
3066                 return rc;
3067         rsp_increment(ctxt, ctxt->src.val);
3068         return X86EMUL_CONTINUE;
3069 }
3070
3071 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3072 {
3073         /* Write back the register source. */
3074         ctxt->src.val = ctxt->dst.val;
3075         write_register_operand(&ctxt->src);
3076
3077         /* Write back the memory destination with implicit LOCK prefix. */
3078         ctxt->dst.val = ctxt->src.orig_val;
3079         ctxt->lock_prefix = 1;
3080         return X86EMUL_CONTINUE;
3081 }
3082
3083 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3084 {
3085         ctxt->dst.val = ctxt->src2.val;
3086         return fastop(ctxt, em_imul);
3087 }
3088
3089 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3090 {
3091         ctxt->dst.type = OP_REG;
3092         ctxt->dst.bytes = ctxt->src.bytes;
3093         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3094         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3095
3096         return X86EMUL_CONTINUE;
3097 }
3098
3099 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3100 {
3101         u64 tsc = 0;
3102
3103         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3104         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3105         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3106         return X86EMUL_CONTINUE;
3107 }
3108
3109 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3110 {
3111         u64 pmc;
3112
3113         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3114                 return emulate_gp(ctxt, 0);
3115         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3116         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3117         return X86EMUL_CONTINUE;
3118 }
3119
3120 static int em_mov(struct x86_emulate_ctxt *ctxt)
3121 {
3122         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3123         return X86EMUL_CONTINUE;
3124 }
3125
3126 #define FFL(x) bit(X86_FEATURE_##x)
3127
3128 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3129 {
3130         u32 ebx, ecx, edx, eax = 1;
3131         u16 tmp;
3132
3133         /*
3134          * Check MOVBE is set in the guest-visible CPUID leaf.
3135          */
3136         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3137         if (!(ecx & FFL(MOVBE)))
3138                 return emulate_ud(ctxt);
3139
3140         switch (ctxt->op_bytes) {
3141         case 2:
3142                 /*
3143                  * From MOVBE definition: "...When the operand size is 16 bits,
3144                  * the upper word of the destination register remains unchanged
3145                  * ..."
3146                  *
3147                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3148                  * rules so we have to do the operation almost per hand.
3149                  */
3150                 tmp = (u16)ctxt->src.val;
3151                 ctxt->dst.val &= ~0xffffUL;
3152                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3153                 break;
3154         case 4:
3155                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3156                 break;
3157         case 8:
3158                 ctxt->dst.val = swab64(ctxt->src.val);
3159                 break;
3160         default:
3161                 BUG();
3162         }
3163         return X86EMUL_CONTINUE;
3164 }
3165
3166 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3167 {
3168         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3169                 return emulate_gp(ctxt, 0);
3170
3171         /* Disable writeback. */
3172         ctxt->dst.type = OP_NONE;
3173         return X86EMUL_CONTINUE;
3174 }
3175
3176 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3177 {
3178         unsigned long val;
3179
3180         if (ctxt->mode == X86EMUL_MODE_PROT64)
3181                 val = ctxt->src.val & ~0ULL;
3182         else
3183                 val = ctxt->src.val & ~0U;
3184
3185         /* #UD condition is already handled. */
3186         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3187                 return emulate_gp(ctxt, 0);
3188
3189         /* Disable writeback. */
3190         ctxt->dst.type = OP_NONE;
3191         return X86EMUL_CONTINUE;
3192 }
3193
3194 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3195 {
3196         u64 msr_data;
3197
3198         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3199                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3200         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3201                 return emulate_gp(ctxt, 0);
3202
3203         return X86EMUL_CONTINUE;
3204 }
3205
3206 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3207 {
3208         u64 msr_data;
3209
3210         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3211                 return emulate_gp(ctxt, 0);
3212
3213         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3214         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3215         return X86EMUL_CONTINUE;
3216 }
3217
3218 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3219 {
3220         if (ctxt->modrm_reg > VCPU_SREG_GS)
3221                 return emulate_ud(ctxt);
3222
3223         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3224         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3225                 ctxt->dst.bytes = 2;
3226         return X86EMUL_CONTINUE;
3227 }
3228
3229 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3230 {
3231         u16 sel = ctxt->src.val;
3232
3233         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3234                 return emulate_ud(ctxt);
3235
3236         if (ctxt->modrm_reg == VCPU_SREG_SS)
3237                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3238
3239         /* Disable writeback. */
3240         ctxt->dst.type = OP_NONE;
3241         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3242 }
3243
3244 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3245 {
3246         u16 sel = ctxt->src.val;
3247
3248         /* Disable writeback. */
3249         ctxt->dst.type = OP_NONE;
3250         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3251 }
3252
3253 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3254 {
3255         u16 sel = ctxt->src.val;
3256
3257         /* Disable writeback. */
3258         ctxt->dst.type = OP_NONE;
3259         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3260 }
3261
3262 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3263 {
3264         int rc;
3265         ulong linear;
3266
3267         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3268         if (rc == X86EMUL_CONTINUE)
3269                 ctxt->ops->invlpg(ctxt, linear);
3270         /* Disable writeback. */
3271         ctxt->dst.type = OP_NONE;
3272         return X86EMUL_CONTINUE;
3273 }
3274
3275 static int em_clts(struct x86_emulate_ctxt *ctxt)
3276 {
3277         ulong cr0;
3278
3279         cr0 = ctxt->ops->get_cr(ctxt, 0);
3280         cr0 &= ~X86_CR0_TS;
3281         ctxt->ops->set_cr(ctxt, 0, cr0);
3282         return X86EMUL_CONTINUE;
3283 }
3284
3285 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3286 {
3287         int rc = ctxt->ops->fix_hypercall(ctxt);
3288
3289         if (rc != X86EMUL_CONTINUE)
3290                 return rc;
3291
3292         /* Let the processor re-execute the fixed hypercall */
3293         ctxt->_eip = ctxt->eip;
3294         /* Disable writeback. */
3295         ctxt->dst.type = OP_NONE;
3296         return X86EMUL_CONTINUE;
3297 }
3298
3299 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3300                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3301                                               struct desc_ptr *ptr))
3302 {
3303         struct desc_ptr desc_ptr;
3304
3305         if (ctxt->mode == X86EMUL_MODE_PROT64)
3306                 ctxt->op_bytes = 8;
3307         get(ctxt, &desc_ptr);
3308         if (ctxt->op_bytes == 2) {
3309                 ctxt->op_bytes = 4;
3310                 desc_ptr.address &= 0x00ffffff;
3311         }
3312         /* Disable writeback. */
3313         ctxt->dst.type = OP_NONE;
3314         return segmented_write(ctxt, ctxt->dst.addr.mem,
3315                                &desc_ptr, 2 + ctxt->op_bytes);
3316 }
3317
3318 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3319 {
3320         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3321 }
3322
3323 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3324 {
3325         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3326 }
3327
3328 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3329 {
3330         struct desc_ptr desc_ptr;
3331         int rc;
3332
3333         if (ctxt->mode == X86EMUL_MODE_PROT64)
3334                 ctxt->op_bytes = 8;
3335         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3336                              &desc_ptr.size, &desc_ptr.address,
3337                              ctxt->op_bytes);
3338         if (rc != X86EMUL_CONTINUE)
3339                 return rc;
3340         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3341             is_noncanonical_address(desc_ptr.address))
3342                 return emulate_gp(ctxt, 0);
3343         if (lgdt)
3344                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3345         else
3346                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3347         /* Disable writeback. */
3348         ctxt->dst.type = OP_NONE;
3349         return X86EMUL_CONTINUE;
3350 }
3351
3352 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3353 {
3354         return em_lgdt_lidt(ctxt, true);
3355 }
3356
3357 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3358 {
3359         int rc;
3360
3361         rc = ctxt->ops->fix_hypercall(ctxt);
3362
3363         /* Disable writeback. */
3364         ctxt->dst.type = OP_NONE;
3365         return rc;
3366 }
3367
3368 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3369 {
3370         return em_lgdt_lidt(ctxt, false);
3371 }
3372
3373 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3374 {
3375         if (ctxt->dst.type == OP_MEM)
3376                 ctxt->dst.bytes = 2;
3377         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3378         return X86EMUL_CONTINUE;
3379 }
3380
3381 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3382 {
3383         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3384                           | (ctxt->src.val & 0x0f));
3385         ctxt->dst.type = OP_NONE;
3386         return X86EMUL_CONTINUE;
3387 }
3388
3389 static int em_loop(struct x86_emulate_ctxt *ctxt)
3390 {
3391         int rc = X86EMUL_CONTINUE;
3392
3393         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3394         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3395             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3396                 rc = jmp_rel(ctxt, ctxt->src.val);
3397
3398         return rc;
3399 }
3400
3401 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3402 {
3403         int rc = X86EMUL_CONTINUE;
3404
3405         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3406                 rc = jmp_rel(ctxt, ctxt->src.val);
3407
3408         return rc;
3409 }
3410
3411 static int em_in(struct x86_emulate_ctxt *ctxt)
3412 {
3413         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3414                              &ctxt->dst.val))
3415                 return X86EMUL_IO_NEEDED;
3416
3417         return X86EMUL_CONTINUE;
3418 }
3419
3420 static int em_out(struct x86_emulate_ctxt *ctxt)
3421 {
3422         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3423                                     &ctxt->src.val, 1);
3424         /* Disable writeback. */
3425         ctxt->dst.type = OP_NONE;
3426         return X86EMUL_CONTINUE;
3427 }
3428
3429 static int em_cli(struct x86_emulate_ctxt *ctxt)
3430 {
3431         if (emulator_bad_iopl(ctxt))
3432                 return emulate_gp(ctxt, 0);
3433
3434         ctxt->eflags &= ~X86_EFLAGS_IF;
3435         return X86EMUL_CONTINUE;
3436 }
3437
3438 static int em_sti(struct x86_emulate_ctxt *ctxt)
3439 {
3440         if (emulator_bad_iopl(ctxt))
3441                 return emulate_gp(ctxt, 0);
3442
3443         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3444         ctxt->eflags |= X86_EFLAGS_IF;
3445         return X86EMUL_CONTINUE;
3446 }
3447
3448 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3449 {
3450         u32 eax, ebx, ecx, edx;
3451
3452         eax = reg_read(ctxt, VCPU_REGS_RAX);
3453         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3454         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3455         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3456         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3457         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3458         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3459         return X86EMUL_CONTINUE;
3460 }
3461
3462 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3463 {
3464         u32 flags;
3465
3466         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3467         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3468
3469         ctxt->eflags &= ~0xffUL;
3470         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3471         return X86EMUL_CONTINUE;
3472 }
3473
3474 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3475 {
3476         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3477         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3478         return X86EMUL_CONTINUE;
3479 }
3480
3481 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3482 {
3483         switch (ctxt->op_bytes) {
3484 #ifdef CONFIG_X86_64
3485         case 8:
3486                 asm("bswap %0" : "+r"(ctxt->dst.val));
3487                 break;
3488 #endif
3489         default:
3490                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3491                 break;
3492         }
3493         return X86EMUL_CONTINUE;
3494 }
3495
3496 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3497 {
3498         /* emulating clflush regardless of cpuid */
3499         return X86EMUL_CONTINUE;
3500 }
3501
3502 static bool valid_cr(int nr)
3503 {
3504         switch (nr) {
3505         case 0:
3506         case 2 ... 4:
3507         case 8:
3508                 return true;
3509         default:
3510                 return false;
3511         }
3512 }
3513
3514 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3515 {
3516         if (!valid_cr(ctxt->modrm_reg))
3517                 return emulate_ud(ctxt);
3518
3519         return X86EMUL_CONTINUE;
3520 }
3521
3522 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3523 {
3524         u64 new_val = ctxt->src.val64;
3525         int cr = ctxt->modrm_reg;
3526         u64 efer = 0;
3527
3528         static u64 cr_reserved_bits[] = {
3529                 0xffffffff00000000ULL,
3530                 0, 0, 0, /* CR3 checked later */
3531                 CR4_RESERVED_BITS,
3532                 0, 0, 0,
3533                 CR8_RESERVED_BITS,
3534         };
3535
3536         if (!valid_cr(cr))
3537                 return emulate_ud(ctxt);
3538
3539         if (new_val & cr_reserved_bits[cr])
3540                 return emulate_gp(ctxt, 0);
3541
3542         switch (cr) {
3543         case 0: {
3544                 u64 cr4;
3545                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3546                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3547                         return emulate_gp(ctxt, 0);
3548
3549                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3550                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3551
3552                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3553                     !(cr4 & X86_CR4_PAE))
3554                         return emulate_gp(ctxt, 0);
3555
3556                 break;
3557                 }
3558         case 3: {
3559                 u64 rsvd = 0;
3560
3561                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3562                 if (efer & EFER_LMA)
3563                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3564
3565                 if (new_val & rsvd)
3566                         return emulate_gp(ctxt, 0);
3567
3568                 break;
3569                 }
3570         case 4: {
3571                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3572
3573                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3574                         return emulate_gp(ctxt, 0);
3575
3576                 break;
3577                 }
3578         }
3579
3580         return X86EMUL_CONTINUE;
3581 }
3582
3583 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3584 {
3585         unsigned long dr7;
3586
3587         ctxt->ops->get_dr(ctxt, 7, &dr7);
3588
3589         /* Check if DR7.Global_Enable is set */
3590         return dr7 & (1 << 13);
3591 }
3592
3593 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3594 {
3595         int dr = ctxt->modrm_reg;
3596         u64 cr4;
3597
3598         if (dr > 7)
3599                 return emulate_ud(ctxt);
3600
3601         cr4 = ctxt->ops->get_cr(ctxt, 4);
3602         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3603                 return emulate_ud(ctxt);
3604
3605         if (check_dr7_gd(ctxt)) {
3606                 ulong dr6;
3607
3608                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3609                 dr6 &= ~15;
3610                 dr6 |= DR6_BD | DR6_RTM;
3611                 ctxt->ops->set_dr(ctxt, 6, dr6);
3612                 return emulate_db(ctxt);
3613         }
3614
3615         return X86EMUL_CONTINUE;
3616 }
3617
3618 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3619 {
3620         u64 new_val = ctxt->src.val64;
3621         int dr = ctxt->modrm_reg;
3622
3623         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3624                 return emulate_gp(ctxt, 0);
3625
3626         return check_dr_read(ctxt);
3627 }
3628
3629 static int check_svme(struct x86_emulate_ctxt *ctxt)
3630 {
3631         u64 efer;
3632
3633         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3634
3635         if (!(efer & EFER_SVME))
3636                 return emulate_ud(ctxt);
3637
3638         return X86EMUL_CONTINUE;
3639 }
3640
3641 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3642 {
3643         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3644
3645         /* Valid physical address? */
3646         if (rax & 0xffff000000000000ULL)
3647                 return emulate_gp(ctxt, 0);
3648
3649         return check_svme(ctxt);
3650 }
3651
3652 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3653 {
3654         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3655
3656         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3657                 return emulate_ud(ctxt);
3658
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3663 {
3664         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3665         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3666
3667         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3668             ctxt->ops->check_pmc(ctxt, rcx))
3669                 return emulate_gp(ctxt, 0);
3670
3671         return X86EMUL_CONTINUE;
3672 }
3673
3674 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3675 {
3676         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3677         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3678                 return emulate_gp(ctxt, 0);
3679
3680         return X86EMUL_CONTINUE;
3681 }
3682
3683 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3684 {
3685         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3686         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3687                 return emulate_gp(ctxt, 0);
3688
3689         return X86EMUL_CONTINUE;
3690 }
3691
3692 #define D(_y) { .flags = (_y) }
3693 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3694 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3695                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3696 #define N    D(NotImpl)
3697 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3698 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3699 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3700 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3701 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3702 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3703 #define II(_f, _e, _i) \
3704         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3705 #define IIP(_f, _e, _i, _p) \
3706         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3707           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3708 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3709
3710 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3711 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3712 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3713 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3714 #define I2bvIP(_f, _e, _i, _p) \
3715         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3716
3717 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3718                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3719                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3720
3721 static const struct opcode group7_rm0[] = {
3722         N,
3723         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3724         N, N, N, N, N, N,
3725 };
3726
3727 static const struct opcode group7_rm1[] = {
3728         DI(SrcNone | Priv, monitor),
3729         DI(SrcNone | Priv, mwait),
3730         N, N, N, N, N, N,
3731 };
3732
3733 static const struct opcode group7_rm3[] = {
3734         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3735         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3736         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3737         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3738         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3739         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3740         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3741         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3742 };
3743
3744 static const struct opcode group7_rm7[] = {
3745         N,
3746         DIP(SrcNone, rdtscp, check_rdtsc),
3747         N, N, N, N, N, N,
3748 };
3749
3750 static const struct opcode group1[] = {
3751         F(Lock, em_add),
3752         F(Lock | PageTable, em_or),
3753         F(Lock, em_adc),
3754         F(Lock, em_sbb),
3755         F(Lock | PageTable, em_and),
3756         F(Lock, em_sub),
3757         F(Lock, em_xor),
3758         F(NoWrite, em_cmp),
3759 };
3760
3761 static const struct opcode group1A[] = {
3762         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3763 };
3764
3765 static const struct opcode group2[] = {
3766         F(DstMem | ModRM, em_rol),
3767         F(DstMem | ModRM, em_ror),
3768         F(DstMem | ModRM, em_rcl),
3769         F(DstMem | ModRM, em_rcr),
3770         F(DstMem | ModRM, em_shl),
3771         F(DstMem | ModRM, em_shr),
3772         F(DstMem | ModRM, em_shl),
3773         F(DstMem | ModRM, em_sar),
3774 };
3775
3776 static const struct opcode group3[] = {
3777         F(DstMem | SrcImm | NoWrite, em_test),
3778         F(DstMem | SrcImm | NoWrite, em_test),
3779         F(DstMem | SrcNone | Lock, em_not),
3780         F(DstMem | SrcNone | Lock, em_neg),
3781         F(DstXacc | Src2Mem, em_mul_ex),
3782         F(DstXacc | Src2Mem, em_imul_ex),
3783         F(DstXacc | Src2Mem, em_div_ex),
3784         F(DstXacc | Src2Mem, em_idiv_ex),
3785 };
3786
3787 static const struct opcode group4[] = {
3788         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3789         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3790         N, N, N, N, N, N,
3791 };
3792
3793 static const struct opcode group5[] = {
3794         F(DstMem | SrcNone | Lock,              em_inc),
3795         F(DstMem | SrcNone | Lock,              em_dec),
3796         I(SrcMem | NearBranch,                  em_call_near_abs),
3797         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3798         I(SrcMem | NearBranch,                  em_jmp_abs),
3799         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3800         I(SrcMem | Stack,                       em_push), D(Undefined),
3801 };
3802
3803 static const struct opcode group6[] = {
3804         DI(Prot,        sldt),
3805         DI(Prot,        str),
3806         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3807         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3808         N, N, N, N,
3809 };
3810
3811 static const struct group_dual group7 = { {
3812         II(Mov | DstMem,                        em_sgdt, sgdt),
3813         II(Mov | DstMem,                        em_sidt, sidt),
3814         II(SrcMem | Priv,                       em_lgdt, lgdt),
3815         II(SrcMem | Priv,                       em_lidt, lidt),
3816         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3817         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3818         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3819 }, {
3820         EXT(0, group7_rm0),
3821         EXT(0, group7_rm1),
3822         N, EXT(0, group7_rm3),
3823         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3824         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3825         EXT(0, group7_rm7),
3826 } };
3827
3828 static const struct opcode group8[] = {
3829         N, N, N, N,
3830         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3831         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3832         F(DstMem | SrcImmByte | Lock,                   em_btr),
3833         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3834 };
3835
3836 static const struct group_dual group9 = { {
3837         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3838 }, {
3839         N, N, N, N, N, N, N, N,
3840 } };
3841
3842 static const struct opcode group11[] = {
3843         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3844         X7(D(Undefined)),
3845 };
3846
3847 static const struct gprefix pfx_0f_ae_7 = {
3848         I(SrcMem | ByteOp, em_clflush), N, N, N,
3849 };
3850
3851 static const struct group_dual group15 = { {
3852         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3853 }, {
3854         N, N, N, N, N, N, N, N,
3855 } };
3856
3857 static const struct gprefix pfx_0f_6f_0f_7f = {
3858         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3859 };
3860
3861 static const struct gprefix pfx_0f_2b = {
3862         I(0, em_mov), I(0, em_mov), N, N,
3863 };
3864
3865 static const struct gprefix pfx_0f_28_0f_29 = {
3866         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3867 };
3868
3869 static const struct gprefix pfx_0f_e7 = {
3870         N, I(Sse, em_mov), N, N,
3871 };
3872
3873 static const struct escape escape_d9 = { {
3874         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3875 }, {
3876         /* 0xC0 - 0xC7 */
3877         N, N, N, N, N, N, N, N,
3878         /* 0xC8 - 0xCF */
3879         N, N, N, N, N, N, N, N,
3880         /* 0xD0 - 0xC7 */
3881         N, N, N, N, N, N, N, N,
3882         /* 0xD8 - 0xDF */
3883         N, N, N, N, N, N, N, N,
3884         /* 0xE0 - 0xE7 */
3885         N, N, N, N, N, N, N, N,
3886         /* 0xE8 - 0xEF */
3887         N, N, N, N, N, N, N, N,
3888         /* 0xF0 - 0xF7 */
3889         N, N, N, N, N, N, N, N,
3890         /* 0xF8 - 0xFF */
3891         N, N, N, N, N, N, N, N,
3892 } };
3893
3894 static const struct escape escape_db = { {
3895         N, N, N, N, N, N, N, N,
3896 }, {
3897         /* 0xC0 - 0xC7 */
3898         N, N, N, N, N, N, N, N,
3899         /* 0xC8 - 0xCF */
3900         N, N, N, N, N, N, N, N,
3901         /* 0xD0 - 0xC7 */
3902         N, N, N, N, N, N, N, N,
3903         /* 0xD8 - 0xDF */
3904         N, N, N, N, N, N, N, N,
3905         /* 0xE0 - 0xE7 */
3906         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3907         /* 0xE8 - 0xEF */
3908         N, N, N, N, N, N, N, N,
3909         /* 0xF0 - 0xF7 */
3910         N, N, N, N, N, N, N, N,
3911         /* 0xF8 - 0xFF */
3912         N, N, N, N, N, N, N, N,
3913 } };
3914
3915 static const struct escape escape_dd = { {
3916         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3917 }, {
3918         /* 0xC0 - 0xC7 */
3919         N, N, N, N, N, N, N, N,
3920         /* 0xC8 - 0xCF */
3921         N, N, N, N, N, N, N, N,
3922         /* 0xD0 - 0xC7 */
3923         N, N, N, N, N, N, N, N,
3924         /* 0xD8 - 0xDF */
3925         N, N, N, N, N, N, N, N,
3926         /* 0xE0 - 0xE7 */
3927         N, N, N, N, N, N, N, N,
3928         /* 0xE8 - 0xEF */
3929         N, N, N, N, N, N, N, N,
3930         /* 0xF0 - 0xF7 */
3931         N, N, N, N, N, N, N, N,
3932         /* 0xF8 - 0xFF */
3933         N, N, N, N, N, N, N, N,
3934 } };
3935
3936 static const struct opcode opcode_table[256] = {
3937         /* 0x00 - 0x07 */
3938         F6ALU(Lock, em_add),
3939         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3940         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3941         /* 0x08 - 0x0F */
3942         F6ALU(Lock | PageTable, em_or),
3943         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3944         N,
3945         /* 0x10 - 0x17 */
3946         F6ALU(Lock, em_adc),
3947         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3948         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3949         /* 0x18 - 0x1F */
3950         F6ALU(Lock, em_sbb),
3951         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3952         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3953         /* 0x20 - 0x27 */
3954         F6ALU(Lock | PageTable, em_and), N, N,
3955         /* 0x28 - 0x2F */
3956         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3957         /* 0x30 - 0x37 */
3958         F6ALU(Lock, em_xor), N, N,
3959         /* 0x38 - 0x3F */
3960         F6ALU(NoWrite, em_cmp), N, N,
3961         /* 0x40 - 0x4F */
3962         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3963         /* 0x50 - 0x57 */
3964         X8(I(SrcReg | Stack, em_push)),
3965         /* 0x58 - 0x5F */
3966         X8(I(DstReg | Stack, em_pop)),
3967         /* 0x60 - 0x67 */
3968         I(ImplicitOps | Stack | No64, em_pusha),
3969         I(ImplicitOps | Stack | No64, em_popa),
3970         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3971         N, N, N, N,
3972         /* 0x68 - 0x6F */
3973         I(SrcImm | Mov | Stack, em_push),
3974         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3975         I(SrcImmByte | Mov | Stack, em_push),
3976         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3977         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3978         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3979         /* 0x70 - 0x7F */
3980         X16(D(SrcImmByte | NearBranch)),
3981         /* 0x80 - 0x87 */
3982         G(ByteOp | DstMem | SrcImm, group1),
3983         G(DstMem | SrcImm, group1),
3984         G(ByteOp | DstMem | SrcImm | No64, group1),
3985         G(DstMem | SrcImmByte, group1),
3986         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3987         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3988         /* 0x88 - 0x8F */
3989         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3990         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3991         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3992         D(ModRM | SrcMem | NoAccess | DstReg),
3993         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3994         G(0, group1A),
3995         /* 0x90 - 0x97 */
3996         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3997         /* 0x98 - 0x9F */
3998         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3999         I(SrcImmFAddr | No64, em_call_far), N,
4000         II(ImplicitOps | Stack, em_pushf, pushf),
4001         II(ImplicitOps | Stack, em_popf, popf),
4002         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4003         /* 0xA0 - 0xA7 */
4004         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4005         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4006         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4007         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4008         /* 0xA8 - 0xAF */
4009         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4010         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4011         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4012         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4013         /* 0xB0 - 0xB7 */
4014         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4015         /* 0xB8 - 0xBF */
4016         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4017         /* 0xC0 - 0xC7 */
4018         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4019         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4020         I(ImplicitOps | NearBranch, em_ret),
4021         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4022         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4023         G(ByteOp, group11), G(0, group11),
4024         /* 0xC8 - 0xCF */
4025         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4026         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4027         I(ImplicitOps | Stack, em_ret_far),
4028         D(ImplicitOps), DI(SrcImmByte, intn),
4029         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4030         /* 0xD0 - 0xD7 */
4031         G(Src2One | ByteOp, group2), G(Src2One, group2),
4032         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4033         I(DstAcc | SrcImmUByte | No64, em_aam),
4034         I(DstAcc | SrcImmUByte | No64, em_aad),
4035         F(DstAcc | ByteOp | No64, em_salc),
4036         I(DstAcc | SrcXLat | ByteOp, em_mov),
4037         /* 0xD8 - 0xDF */
4038         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4039         /* 0xE0 - 0xE7 */
4040         X3(I(SrcImmByte | NearBranch, em_loop)),
4041         I(SrcImmByte | NearBranch, em_jcxz),
4042         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4043         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4044         /* 0xE8 - 0xEF */
4045         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4046         I(SrcImmFAddr | No64, em_jmp_far),
4047         D(SrcImmByte | ImplicitOps | NearBranch),
4048         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4049         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4050         /* 0xF0 - 0xF7 */
4051         N, DI(ImplicitOps, icebp), N, N,
4052         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4053         G(ByteOp, group3), G(0, group3),
4054         /* 0xF8 - 0xFF */
4055         D(ImplicitOps), D(ImplicitOps),
4056         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4057         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4058 };
4059
4060 static const struct opcode twobyte_table[256] = {
4061         /* 0x00 - 0x0F */
4062         G(0, group6), GD(0, &group7), N, N,
4063         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4064         II(ImplicitOps | Priv, em_clts, clts), N,
4065         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4066         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4067         /* 0x10 - 0x1F */
4068         N, N, N, N, N, N, N, N,
4069         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4070         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4071         /* 0x20 - 0x2F */
4072         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4073         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4074         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4075                                                 check_cr_write),
4076         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4077                                                 check_dr_write),
4078         N, N, N, N,
4079         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4080         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4081         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4082         N, N, N, N,
4083         /* 0x30 - 0x3F */
4084         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4085         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4086         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4087         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4088         I(ImplicitOps | EmulateOnUD, em_sysenter),
4089         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4090         N, N,
4091         N, N, N, N, N, N, N, N,
4092         /* 0x40 - 0x4F */
4093         X16(D(DstReg | SrcMem | ModRM)),
4094         /* 0x50 - 0x5F */
4095         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4096         /* 0x60 - 0x6F */
4097         N, N, N, N,
4098         N, N, N, N,
4099         N, N, N, N,
4100         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4101         /* 0x70 - 0x7F */
4102         N, N, N, N,
4103         N, N, N, N,
4104         N, N, N, N,
4105         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4106         /* 0x80 - 0x8F */
4107         X16(D(SrcImm | NearBranch)),
4108         /* 0x90 - 0x9F */
4109         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4110         /* 0xA0 - 0xA7 */
4111         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4112         II(ImplicitOps, em_cpuid, cpuid),
4113         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4114         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4115         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4116         /* 0xA8 - 0xAF */
4117         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4118         DI(ImplicitOps, rsm),
4119         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4120         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4121         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4122         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4123         /* 0xB0 - 0xB7 */
4124         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4125         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4126         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4127         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4128         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4129         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4130         /* 0xB8 - 0xBF */
4131         N, N,
4132         G(BitOp, group8),
4133         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4134         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4135         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4136         /* 0xC0 - 0xC7 */
4137         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4138         N, I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov),
4139         N, N, N, GD(0, &group9),
4140         /* 0xC8 - 0xCF */
4141         X8(I(DstReg, em_bswap)),
4142         /* 0xD0 - 0xDF */
4143         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4144         /* 0xE0 - 0xEF */
4145         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4146         N, N, N, N, N, N, N, N,
4147         /* 0xF0 - 0xFF */
4148         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4149 };
4150
4151 static const struct gprefix three_byte_0f_38_f0 = {
4152         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
4153 };
4154
4155 static const struct gprefix three_byte_0f_38_f1 = {
4156         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
4157 };
4158
4159 /*
4160  * Insns below are selected by the prefix which indexed by the third opcode
4161  * byte.
4162  */
4163 static const struct opcode opcode_map_0f_38[256] = {
4164         /* 0x00 - 0x7f */
4165         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4166         /* 0x80 - 0xef */
4167         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4168         /* 0xf0 - 0xf1 */
4169         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
4170         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
4171         /* 0xf2 - 0xff */
4172         N, N, X4(N), X8(N)
4173 };
4174
4175 #undef D
4176 #undef N
4177 #undef G
4178 #undef GD
4179 #undef I
4180 #undef GP
4181 #undef EXT
4182
4183 #undef D2bv
4184 #undef D2bvIP
4185 #undef I2bv
4186 #undef I2bvIP
4187 #undef I6ALU
4188
4189 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4190 {
4191         unsigned size;
4192
4193         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4194         if (size == 8)
4195                 size = 4;
4196         return size;
4197 }
4198
4199 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4200                       unsigned size, bool sign_extension)
4201 {
4202         int rc = X86EMUL_CONTINUE;
4203
4204         op->type = OP_IMM;
4205         op->bytes = size;
4206         op->addr.mem.ea = ctxt->_eip;
4207         /* NB. Immediates are sign-extended as necessary. */
4208         switch (op->bytes) {
4209         case 1:
4210                 op->val = insn_fetch(s8, ctxt);
4211                 break;
4212         case 2:
4213                 op->val = insn_fetch(s16, ctxt);
4214                 break;
4215         case 4:
4216                 op->val = insn_fetch(s32, ctxt);
4217                 break;
4218         case 8:
4219                 op->val = insn_fetch(s64, ctxt);
4220                 break;
4221         }
4222         if (!sign_extension) {
4223                 switch (op->bytes) {
4224                 case 1:
4225                         op->val &= 0xff;
4226                         break;
4227                 case 2:
4228                         op->val &= 0xffff;
4229                         break;
4230                 case 4:
4231                         op->val &= 0xffffffff;
4232                         break;
4233                 }
4234         }
4235 done:
4236         return rc;
4237 }
4238
4239 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4240                           unsigned d)
4241 {
4242         int rc = X86EMUL_CONTINUE;
4243
4244         switch (d) {
4245         case OpReg:
4246                 decode_register_operand(ctxt, op);
4247                 break;
4248         case OpImmUByte:
4249                 rc = decode_imm(ctxt, op, 1, false);
4250                 break;
4251         case OpMem:
4252                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4253         mem_common:
4254                 *op = ctxt->memop;
4255                 ctxt->memopp = op;
4256                 if (ctxt->d & BitOp)
4257                         fetch_bit_operand(ctxt);
4258                 op->orig_val = op->val;
4259                 break;
4260         case OpMem64:
4261                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4262                 goto mem_common;
4263         case OpAcc:
4264                 op->type = OP_REG;
4265                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4266                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4267                 fetch_register_operand(op);
4268                 op->orig_val = op->val;
4269                 break;
4270         case OpAccLo:
4271                 op->type = OP_REG;
4272                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4273                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4274                 fetch_register_operand(op);
4275                 op->orig_val = op->val;
4276                 break;
4277         case OpAccHi:
4278                 if (ctxt->d & ByteOp) {
4279                         op->type = OP_NONE;
4280                         break;
4281                 }
4282                 op->type = OP_REG;
4283                 op->bytes = ctxt->op_bytes;
4284                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4285                 fetch_register_operand(op);
4286                 op->orig_val = op->val;
4287                 break;
4288         case OpDI:
4289                 op->type = OP_MEM;
4290                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4291                 op->addr.mem.ea =
4292                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4293                 op->addr.mem.seg = VCPU_SREG_ES;
4294                 op->val = 0;
4295                 op->count = 1;
4296                 break;
4297         case OpDX:
4298                 op->type = OP_REG;
4299                 op->bytes = 2;
4300                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4301                 fetch_register_operand(op);
4302                 break;
4303         case OpCL:
4304                 op->bytes = 1;
4305                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4306                 break;
4307         case OpImmByte:
4308                 rc = decode_imm(ctxt, op, 1, true);
4309                 break;
4310         case OpOne:
4311                 op->bytes = 1;
4312                 op->val = 1;
4313                 break;
4314         case OpImm:
4315                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4316                 break;
4317         case OpImm64:
4318                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4319                 break;
4320         case OpMem8:
4321                 ctxt->memop.bytes = 1;
4322                 if (ctxt->memop.type == OP_REG) {
4323                         ctxt->memop.addr.reg = decode_register(ctxt,
4324                                         ctxt->modrm_rm, true);
4325                         fetch_register_operand(&ctxt->memop);
4326                 }
4327                 goto mem_common;
4328         case OpMem16:
4329                 ctxt->memop.bytes = 2;
4330                 goto mem_common;
4331         case OpMem32:
4332                 ctxt->memop.bytes = 4;
4333                 goto mem_common;
4334         case OpImmU16:
4335                 rc = decode_imm(ctxt, op, 2, false);
4336                 break;
4337         case OpImmU:
4338                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4339                 break;
4340         case OpSI:
4341                 op->type = OP_MEM;
4342                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4343                 op->addr.mem.ea =
4344                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4345                 op->addr.mem.seg = ctxt->seg_override;
4346                 op->val = 0;
4347                 op->count = 1;
4348                 break;
4349         case OpXLat:
4350                 op->type = OP_MEM;
4351                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4352                 op->addr.mem.ea =
4353                         register_address(ctxt,
4354                                 reg_read(ctxt, VCPU_REGS_RBX) +
4355                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4356                 op->addr.mem.seg = ctxt->seg_override;
4357                 op->val = 0;
4358                 break;
4359         case OpImmFAddr:
4360                 op->type = OP_IMM;
4361                 op->addr.mem.ea = ctxt->_eip;
4362                 op->bytes = ctxt->op_bytes + 2;
4363                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4364                 break;
4365         case OpMemFAddr:
4366                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4367                 goto mem_common;
4368         case OpES:
4369                 op->val = VCPU_SREG_ES;
4370                 break;
4371         case OpCS:
4372                 op->val = VCPU_SREG_CS;
4373                 break;
4374         case OpSS:
4375                 op->val = VCPU_SREG_SS;
4376                 break;
4377         case OpDS:
4378                 op->val = VCPU_SREG_DS;
4379                 break;
4380         case OpFS:
4381                 op->val = VCPU_SREG_FS;
4382                 break;
4383         case OpGS:
4384                 op->val = VCPU_SREG_GS;
4385                 break;
4386         case OpImplicit:
4387                 /* Special instructions do their own operand decoding. */
4388         default:
4389                 op->type = OP_NONE; /* Disable writeback. */
4390                 break;
4391         }
4392
4393 done:
4394         return rc;
4395 }
4396
4397 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4398 {
4399         int rc = X86EMUL_CONTINUE;
4400         int mode = ctxt->mode;
4401         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4402         bool op_prefix = false;
4403         bool has_seg_override = false;
4404         struct opcode opcode;
4405
4406         ctxt->memop.type = OP_NONE;
4407         ctxt->memopp = NULL;
4408         ctxt->_eip = ctxt->eip;
4409         ctxt->fetch.ptr = ctxt->fetch.data;
4410         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4411         ctxt->opcode_len = 1;
4412         if (insn_len > 0)
4413                 memcpy(ctxt->fetch.data, insn, insn_len);
4414         else {
4415                 rc = __do_insn_fetch_bytes(ctxt, 1);
4416                 if (rc != X86EMUL_CONTINUE)
4417                         return rc;
4418         }
4419
4420         switch (mode) {
4421         case X86EMUL_MODE_REAL:
4422         case X86EMUL_MODE_VM86:
4423         case X86EMUL_MODE_PROT16:
4424                 def_op_bytes = def_ad_bytes = 2;
4425                 break;
4426         case X86EMUL_MODE_PROT32:
4427                 def_op_bytes = def_ad_bytes = 4;
4428                 break;
4429 #ifdef CONFIG_X86_64
4430         case X86EMUL_MODE_PROT64:
4431                 def_op_bytes = 4;
4432                 def_ad_bytes = 8;
4433                 break;
4434 #endif
4435         default:
4436                 return EMULATION_FAILED;
4437         }
4438
4439         ctxt->op_bytes = def_op_bytes;
4440         ctxt->ad_bytes = def_ad_bytes;
4441
4442         /* Legacy prefixes. */
4443         for (;;) {
4444                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4445                 case 0x66:      /* operand-size override */
4446                         op_prefix = true;
4447                         /* switch between 2/4 bytes */
4448                         ctxt->op_bytes = def_op_bytes ^ 6;
4449                         break;
4450                 case 0x67:      /* address-size override */
4451                         if (mode == X86EMUL_MODE_PROT64)
4452                                 /* switch between 4/8 bytes */
4453                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4454                         else
4455                                 /* switch between 2/4 bytes */
4456                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4457                         break;
4458                 case 0x26:      /* ES override */
4459                 case 0x2e:      /* CS override */
4460                 case 0x36:      /* SS override */
4461                 case 0x3e:      /* DS override */
4462                         has_seg_override = true;
4463                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4464                         break;
4465                 case 0x64:      /* FS override */
4466                 case 0x65:      /* GS override */
4467                         has_seg_override = true;
4468                         ctxt->seg_override = ctxt->b & 7;
4469                         break;
4470                 case 0x40 ... 0x4f: /* REX */
4471                         if (mode != X86EMUL_MODE_PROT64)
4472                                 goto done_prefixes;
4473                         ctxt->rex_prefix = ctxt->b;
4474                         continue;
4475                 case 0xf0:      /* LOCK */
4476                         ctxt->lock_prefix = 1;
4477                         break;
4478                 case 0xf2:      /* REPNE/REPNZ */
4479                 case 0xf3:      /* REP/REPE/REPZ */
4480                         ctxt->rep_prefix = ctxt->b;
4481                         break;
4482                 default:
4483                         goto done_prefixes;
4484                 }
4485
4486                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4487
4488                 ctxt->rex_prefix = 0;
4489         }
4490
4491 done_prefixes:
4492
4493         /* REX prefix. */
4494         if (ctxt->rex_prefix & 8)
4495                 ctxt->op_bytes = 8;     /* REX.W */
4496
4497         /* Opcode byte(s). */
4498         opcode = opcode_table[ctxt->b];
4499         /* Two-byte opcode? */
4500         if (ctxt->b == 0x0f) {
4501                 ctxt->opcode_len = 2;
4502                 ctxt->b = insn_fetch(u8, ctxt);
4503                 opcode = twobyte_table[ctxt->b];
4504
4505                 /* 0F_38 opcode map */
4506                 if (ctxt->b == 0x38) {
4507                         ctxt->opcode_len = 3;
4508                         ctxt->b = insn_fetch(u8, ctxt);
4509                         opcode = opcode_map_0f_38[ctxt->b];
4510                 }
4511         }
4512         ctxt->d = opcode.flags;
4513
4514         if (ctxt->d & ModRM)
4515                 ctxt->modrm = insn_fetch(u8, ctxt);
4516
4517         /* vex-prefix instructions are not implemented */
4518         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4519             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4520                 ctxt->d = NotImpl;
4521         }
4522
4523         while (ctxt->d & GroupMask) {
4524                 switch (ctxt->d & GroupMask) {
4525                 case Group:
4526                         goffset = (ctxt->modrm >> 3) & 7;
4527                         opcode = opcode.u.group[goffset];
4528                         break;
4529                 case GroupDual:
4530                         goffset = (ctxt->modrm >> 3) & 7;
4531                         if ((ctxt->modrm >> 6) == 3)
4532                                 opcode = opcode.u.gdual->mod3[goffset];
4533                         else
4534                                 opcode = opcode.u.gdual->mod012[goffset];
4535                         break;
4536                 case RMExt:
4537                         goffset = ctxt->modrm & 7;
4538                         opcode = opcode.u.group[goffset];
4539                         break;
4540                 case Prefix:
4541                         if (ctxt->rep_prefix && op_prefix)
4542                                 return EMULATION_FAILED;
4543                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4544                         switch (simd_prefix) {
4545                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4546                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4547                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4548                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4549                         }
4550                         break;
4551                 case Escape:
4552                         if (ctxt->modrm > 0xbf)
4553                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4554                         else
4555                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4556                         break;
4557                 default:
4558                         return EMULATION_FAILED;
4559                 }
4560
4561                 ctxt->d &= ~(u64)GroupMask;
4562                 ctxt->d |= opcode.flags;
4563         }
4564
4565         /* Unrecognised? */
4566         if (ctxt->d == 0)
4567                 return EMULATION_FAILED;
4568
4569         ctxt->execute = opcode.u.execute;
4570
4571         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4572                 return EMULATION_FAILED;
4573
4574         if (unlikely(ctxt->d &
4575             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4576              No16))) {
4577                 /*
4578                  * These are copied unconditionally here, and checked unconditionally
4579                  * in x86_emulate_insn.
4580                  */
4581                 ctxt->check_perm = opcode.check_perm;
4582                 ctxt->intercept = opcode.intercept;
4583
4584                 if (ctxt->d & NotImpl)
4585                         return EMULATION_FAILED;
4586
4587                 if (mode == X86EMUL_MODE_PROT64) {
4588                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4589                                 ctxt->op_bytes = 8;
4590                         else if (ctxt->d & NearBranch)
4591                                 ctxt->op_bytes = 8;
4592                 }
4593
4594                 if (ctxt->d & Op3264) {
4595                         if (mode == X86EMUL_MODE_PROT64)
4596                                 ctxt->op_bytes = 8;
4597                         else
4598                                 ctxt->op_bytes = 4;
4599                 }
4600
4601                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4602                         ctxt->op_bytes = 4;
4603
4604                 if (ctxt->d & Sse)
4605                         ctxt->op_bytes = 16;
4606                 else if (ctxt->d & Mmx)
4607                         ctxt->op_bytes = 8;
4608         }
4609
4610         /* ModRM and SIB bytes. */
4611         if (ctxt->d & ModRM) {
4612                 rc = decode_modrm(ctxt, &ctxt->memop);
4613                 if (!has_seg_override) {
4614                         has_seg_override = true;
4615                         ctxt->seg_override = ctxt->modrm_seg;
4616                 }
4617         } else if (ctxt->d & MemAbs)
4618                 rc = decode_abs(ctxt, &ctxt->memop);
4619         if (rc != X86EMUL_CONTINUE)
4620                 goto done;
4621
4622         if (!has_seg_override)
4623                 ctxt->seg_override = VCPU_SREG_DS;
4624
4625         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4626
4627         /*
4628          * Decode and fetch the source operand: register, memory
4629          * or immediate.
4630          */
4631         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4632         if (rc != X86EMUL_CONTINUE)
4633                 goto done;
4634
4635         /*
4636          * Decode and fetch the second source operand: register, memory
4637          * or immediate.
4638          */
4639         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4640         if (rc != X86EMUL_CONTINUE)
4641                 goto done;
4642
4643         /* Decode and fetch the destination operand: register or memory. */
4644         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4645
4646         if (ctxt->rip_relative)
4647                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4648
4649 done:
4650         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4651 }
4652
4653 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4654 {
4655         return ctxt->d & PageTable;
4656 }
4657
4658 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4659 {
4660         /* The second termination condition only applies for REPE
4661          * and REPNE. Test if the repeat string operation prefix is
4662          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4663          * corresponding termination condition according to:
4664          *      - if REPE/REPZ and ZF = 0 then done
4665          *      - if REPNE/REPNZ and ZF = 1 then done
4666          */
4667         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4668              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4669             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4670                  ((ctxt->eflags & EFLG_ZF) == 0))
4671                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4672                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4673                 return true;
4674
4675         return false;
4676 }
4677
4678 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4679 {
4680         bool fault = false;
4681
4682         ctxt->ops->get_fpu(ctxt);
4683         asm volatile("1: fwait \n\t"
4684                      "2: \n\t"
4685                      ".pushsection .fixup,\"ax\" \n\t"
4686                      "3: \n\t"
4687                      "movb $1, %[fault] \n\t"
4688                      "jmp 2b \n\t"
4689                      ".popsection \n\t"
4690                      _ASM_EXTABLE(1b, 3b)
4691                      : [fault]"+qm"(fault));
4692         ctxt->ops->put_fpu(ctxt);
4693
4694         if (unlikely(fault))
4695                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4696
4697         return X86EMUL_CONTINUE;
4698 }
4699
4700 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4701                                        struct operand *op)
4702 {
4703         if (op->type == OP_MM)
4704                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4705 }
4706
4707 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4708 {
4709         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4710         if (!(ctxt->d & ByteOp))
4711                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4712         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4713             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4714               [fastop]"+S"(fop)
4715             : "c"(ctxt->src2.val));
4716         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4717         if (!fop) /* exception is returned in fop variable */
4718                 return emulate_de(ctxt);
4719         return X86EMUL_CONTINUE;
4720 }
4721
4722 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4723 {
4724         memset(&ctxt->rip_relative, 0,
4725                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4726
4727         ctxt->io_read.pos = 0;
4728         ctxt->io_read.end = 0;
4729         ctxt->mem_read.end = 0;
4730 }
4731
4732 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4733 {
4734         const struct x86_emulate_ops *ops = ctxt->ops;
4735         int rc = X86EMUL_CONTINUE;
4736         int saved_dst_type = ctxt->dst.type;
4737
4738         ctxt->mem_read.pos = 0;
4739
4740         /* LOCK prefix is allowed only with some instructions */
4741         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4742                 rc = emulate_ud(ctxt);
4743                 goto done;
4744         }
4745
4746         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4747                 rc = emulate_ud(ctxt);
4748                 goto done;
4749         }
4750
4751         if (unlikely(ctxt->d &
4752                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4753                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4754                                 (ctxt->d & Undefined)) {
4755                         rc = emulate_ud(ctxt);
4756                         goto done;
4757                 }
4758
4759                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4760                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4761                         rc = emulate_ud(ctxt);
4762                         goto done;
4763                 }
4764
4765                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4766                         rc = emulate_nm(ctxt);
4767                         goto done;
4768                 }
4769
4770                 if (ctxt->d & Mmx) {
4771                         rc = flush_pending_x87_faults(ctxt);
4772                         if (rc != X86EMUL_CONTINUE)
4773                                 goto done;
4774                         /*
4775                          * Now that we know the fpu is exception safe, we can fetch
4776                          * operands from it.
4777                          */
4778                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4779                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4780                         if (!(ctxt->d & Mov))
4781                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4782                 }
4783
4784                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4785                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4786                                                       X86_ICPT_PRE_EXCEPT);
4787                         if (rc != X86EMUL_CONTINUE)
4788                                 goto done;
4789                 }
4790
4791                 /* Privileged instruction can be executed only in CPL=0 */
4792                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4793                         if (ctxt->d & PrivUD)
4794                                 rc = emulate_ud(ctxt);
4795                         else
4796                                 rc = emulate_gp(ctxt, 0);
4797                         goto done;
4798                 }
4799
4800                 /* Instruction can only be executed in protected mode */
4801                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4802                         rc = emulate_ud(ctxt);
4803                         goto done;
4804                 }
4805
4806                 /* Do instruction specific permission checks */
4807                 if (ctxt->d & CheckPerm) {
4808                         rc = ctxt->check_perm(ctxt);
4809                         if (rc != X86EMUL_CONTINUE)
4810                                 goto done;
4811                 }
4812
4813                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4814                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4815                                                       X86_ICPT_POST_EXCEPT);
4816                         if (rc != X86EMUL_CONTINUE)
4817                                 goto done;
4818                 }
4819
4820                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4821                         /* All REP prefixes have the same first termination condition */
4822                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4823                                 ctxt->eip = ctxt->_eip;
4824                                 ctxt->eflags &= ~EFLG_RF;
4825                                 goto done;
4826                         }
4827                 }
4828         }
4829
4830         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4831                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4832                                     ctxt->src.valptr, ctxt->src.bytes);
4833                 if (rc != X86EMUL_CONTINUE)
4834                         goto done;
4835                 ctxt->src.orig_val64 = ctxt->src.val64;
4836         }
4837
4838         if (ctxt->src2.type == OP_MEM) {
4839                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4840                                     &ctxt->src2.val, ctxt->src2.bytes);
4841                 if (rc != X86EMUL_CONTINUE)
4842                         goto done;
4843         }
4844
4845         if ((ctxt->d & DstMask) == ImplicitOps)
4846                 goto special_insn;
4847
4848
4849         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4850                 /* optimisation - avoid slow emulated read if Mov */
4851                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4852                                    &ctxt->dst.val, ctxt->dst.bytes);
4853                 if (rc != X86EMUL_CONTINUE)
4854                         goto done;
4855         }
4856         ctxt->dst.orig_val = ctxt->dst.val;
4857
4858 special_insn:
4859
4860         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4861                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4862                                               X86_ICPT_POST_MEMACCESS);
4863                 if (rc != X86EMUL_CONTINUE)
4864                         goto done;
4865         }
4866
4867         if (ctxt->rep_prefix && (ctxt->d & String))
4868                 ctxt->eflags |= EFLG_RF;
4869         else
4870                 ctxt->eflags &= ~EFLG_RF;
4871
4872         if (ctxt->execute) {
4873                 if (ctxt->d & Fastop) {
4874                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4875                         rc = fastop(ctxt, fop);
4876                         if (rc != X86EMUL_CONTINUE)
4877                                 goto done;
4878                         goto writeback;
4879                 }
4880                 rc = ctxt->execute(ctxt);
4881                 if (rc != X86EMUL_CONTINUE)
4882                         goto done;
4883                 goto writeback;
4884         }
4885
4886         if (ctxt->opcode_len == 2)
4887                 goto twobyte_insn;
4888         else if (ctxt->opcode_len == 3)
4889                 goto threebyte_insn;
4890
4891         switch (ctxt->b) {
4892         case 0x63:              /* movsxd */
4893                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4894                         goto cannot_emulate;
4895                 ctxt->dst.val = (s32) ctxt->src.val;
4896                 break;
4897         case 0x70 ... 0x7f: /* jcc (short) */
4898                 if (test_cc(ctxt->b, ctxt->eflags))
4899                         rc = jmp_rel(ctxt, ctxt->src.val);
4900                 break;
4901         case 0x8d: /* lea r16/r32, m */
4902                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4903                 break;
4904         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4905                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4906                         ctxt->dst.type = OP_NONE;
4907                 else
4908                         rc = em_xchg(ctxt);
4909                 break;
4910         case 0x98: /* cbw/cwde/cdqe */
4911                 switch (ctxt->op_bytes) {
4912                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4913                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4914                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4915                 }
4916                 break;
4917         case 0xcc:              /* int3 */
4918                 rc = emulate_int(ctxt, 3);
4919                 break;
4920         case 0xcd:              /* int n */
4921                 rc = emulate_int(ctxt, ctxt->src.val);
4922                 break;
4923         case 0xce:              /* into */
4924                 if (ctxt->eflags & EFLG_OF)
4925                         rc = emulate_int(ctxt, 4);
4926                 break;
4927         case 0xe9: /* jmp rel */
4928         case 0xeb: /* jmp rel short */
4929                 rc = jmp_rel(ctxt, ctxt->src.val);
4930                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4931                 break;
4932         case 0xf4:              /* hlt */
4933                 ctxt->ops->halt(ctxt);
4934                 break;
4935         case 0xf5:      /* cmc */
4936                 /* complement carry flag from eflags reg */
4937                 ctxt->eflags ^= EFLG_CF;
4938                 break;
4939         case 0xf8: /* clc */
4940                 ctxt->eflags &= ~EFLG_CF;
4941                 break;
4942         case 0xf9: /* stc */
4943                 ctxt->eflags |= EFLG_CF;
4944                 break;
4945         case 0xfc: /* cld */
4946                 ctxt->eflags &= ~EFLG_DF;
4947                 break;
4948         case 0xfd: /* std */
4949                 ctxt->eflags |= EFLG_DF;
4950                 break;
4951         default:
4952                 goto cannot_emulate;
4953         }
4954
4955         if (rc != X86EMUL_CONTINUE)
4956                 goto done;
4957
4958 writeback:
4959         if (ctxt->d & SrcWrite) {
4960                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4961                 rc = writeback(ctxt, &ctxt->src);
4962                 if (rc != X86EMUL_CONTINUE)
4963                         goto done;
4964         }
4965         if (!(ctxt->d & NoWrite)) {
4966                 rc = writeback(ctxt, &ctxt->dst);
4967                 if (rc != X86EMUL_CONTINUE)
4968                         goto done;
4969         }
4970
4971         /*
4972          * restore dst type in case the decoding will be reused
4973          * (happens for string instruction )
4974          */
4975         ctxt->dst.type = saved_dst_type;
4976
4977         if ((ctxt->d & SrcMask) == SrcSI)
4978                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4979
4980         if ((ctxt->d & DstMask) == DstDI)
4981                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4982
4983         if (ctxt->rep_prefix && (ctxt->d & String)) {
4984                 unsigned int count;
4985                 struct read_cache *r = &ctxt->io_read;
4986                 if ((ctxt->d & SrcMask) == SrcSI)
4987                         count = ctxt->src.count;
4988                 else
4989                         count = ctxt->dst.count;
4990                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4991                                 -count);
4992
4993                 if (!string_insn_completed(ctxt)) {
4994                         /*
4995                          * Re-enter guest when pio read ahead buffer is empty
4996                          * or, if it is not used, after each 1024 iteration.
4997                          */
4998                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4999                             (r->end == 0 || r->end != r->pos)) {
5000                                 /*
5001                                  * Reset read cache. Usually happens before
5002                                  * decode, but since instruction is restarted
5003                                  * we have to do it here.
5004                                  */
5005                                 ctxt->mem_read.end = 0;
5006                                 writeback_registers(ctxt);
5007                                 return EMULATION_RESTART;
5008                         }
5009                         goto done; /* skip rip writeback */
5010                 }
5011                 ctxt->eflags &= ~EFLG_RF;
5012         }
5013
5014         ctxt->eip = ctxt->_eip;
5015
5016 done:
5017         if (rc == X86EMUL_PROPAGATE_FAULT) {
5018                 WARN_ON(ctxt->exception.vector > 0x1f);
5019                 ctxt->have_exception = true;
5020         }
5021         if (rc == X86EMUL_INTERCEPTED)
5022                 return EMULATION_INTERCEPTED;
5023
5024         if (rc == X86EMUL_CONTINUE)
5025                 writeback_registers(ctxt);
5026
5027         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5028
5029 twobyte_insn:
5030         switch (ctxt->b) {
5031         case 0x09:              /* wbinvd */
5032                 (ctxt->ops->wbinvd)(ctxt);
5033                 break;
5034         case 0x08:              /* invd */
5035         case 0x0d:              /* GrpP (prefetch) */
5036         case 0x18:              /* Grp16 (prefetch/nop) */
5037         case 0x1f:              /* nop */
5038                 break;
5039         case 0x20: /* mov cr, reg */
5040                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5041                 break;
5042         case 0x21: /* mov from dr to reg */
5043                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5044                 break;
5045         case 0x40 ... 0x4f:     /* cmov */
5046                 if (test_cc(ctxt->b, ctxt->eflags))
5047                         ctxt->dst.val = ctxt->src.val;
5048                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5049                          ctxt->op_bytes != 4)
5050                         ctxt->dst.type = OP_NONE; /* no writeback */
5051                 break;
5052         case 0x80 ... 0x8f: /* jnz rel, etc*/
5053                 if (test_cc(ctxt->b, ctxt->eflags))
5054                         rc = jmp_rel(ctxt, ctxt->src.val);
5055                 break;
5056         case 0x90 ... 0x9f:     /* setcc r/m8 */
5057                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5058                 break;
5059         case 0xb6 ... 0xb7:     /* movzx */
5060                 ctxt->dst.bytes = ctxt->op_bytes;
5061                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5062                                                        : (u16) ctxt->src.val;
5063                 break;
5064         case 0xbe ... 0xbf:     /* movsx */
5065                 ctxt->dst.bytes = ctxt->op_bytes;
5066                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5067                                                         (s16) ctxt->src.val;
5068                 break;
5069         default:
5070                 goto cannot_emulate;
5071         }
5072
5073 threebyte_insn:
5074
5075         if (rc != X86EMUL_CONTINUE)
5076                 goto done;
5077
5078         goto writeback;
5079
5080 cannot_emulate:
5081         return EMULATION_FAILED;
5082 }
5083
5084 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5085 {
5086         invalidate_registers(ctxt);
5087 }
5088
5089 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5090 {
5091         writeback_registers(ctxt);
5092 }