arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Operand types
  33  */
  34 #define OpNone             0ull
  35 #define OpImplicit         1ull  /* No generic decode */
  36 #define OpReg              2ull  /* Register */
  37 #define OpMem              3ull  /* Memory */
  38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  40 #define OpMem64            6ull  /* Memory, 64-bit */
  41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  42 #define OpDX               8ull  /* DX register */
  43 #define OpCL               9ull  /* CL register (for shifts) */
  44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  45 #define OpOne             11ull  /* Implied 1 */
  46 #define OpImm             12ull  /* Sign extended immediate */
  47
  48 #define OpBits             4  /* Width of operand field */
  49 #define OpMask             ((1ull << OpBits) - 1)
  50
  51 /*
  52  * Opcode effective-address decode tables.
  53  * Note that we only emulate instructions that have at least one memory
  54  * operand (excluding implicit stack references). We assume that stack
  55  * references and instruction fetches will never occur in special memory
  56  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  57  * not be handled.
  58  */
  59
  60 /* Operand sizes: 8-bit operands or specified/overridden size. */
  61 #define ByteOp      (1<<0)      /* 8-bit operands. */
  62 /* Destination operand type. */
  63 #define DstShift    1
  64 #define ImplicitOps (OpImplicit << DstShift)
  65 #define DstReg      (OpReg << DstShift)
  66 #define DstMem      (OpMem << DstShift)
  67 #define DstAcc      (OpAcc << DstShift)
  68 #define DstDI       (OpDI << DstShift)
  69 #define DstMem64    (OpMem64 << DstShift)
  70 #define DstImmUByte (OpImmUByte << DstShift)
  71 #define DstDX       (OpDX << DstShift)
  72 #define DstMask     (OpMask << DstShift)
  73 /* Source operand type. */
  74 #define SrcNone     (0<<5)      /* No source operand. */
  75 #define SrcReg      (1<<5)      /* Register operand. */
  76 #define SrcMem      (2<<5)      /* Memory operand. */
  77 #define SrcMem16    (3<<5)      /* Memory operand (16-bit). */
  78 #define SrcMem32    (4<<5)      /* Memory operand (32-bit). */
  79 #define SrcImm      (5<<5)      /* Immediate operand. */
  80 #define SrcImmByte  (6<<5)      /* 8-bit sign-extended immediate operand. */
  81 #define SrcOne      (7<<5)      /* Implied '1' */
  82 #define SrcImmUByte (8<<5)      /* 8-bit unsigned immediate operand. */
  83 #define SrcImmU     (9<<5)      /* Immediate operand, unsigned */
  84 #define SrcSI       (0xa<<5)    /* Source is in the DS:RSI */
  85 #define SrcImmFAddr (0xb<<5)    /* Source is immediate far address */
  86 #define SrcMemFAddr (0xc<<5)    /* Source is far address in memory */
  87 #define SrcAcc      (0xd<<5)    /* Source Accumulator */
  88 #define SrcImmU16   (0xe<<5)    /* Immediate operand, unsigned, 16 bits */
  89 #define SrcDX       (0xf<<5)    /* Source is in DX register */
  90 #define SrcMask     (0xf<<5)
  91 /* Generic ModRM decode. */
  92 #define ModRM       (1<<9)
  93 /* Destination is only written; never read. */
  94 #define Mov         (1<<10)
  95 #define BitOp       (1<<11)
  96 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
  97 #define String      (1<<13)     /* String instruction (rep capable) */
  98 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
  99 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 100 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 101 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 102 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 103 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 104 #define Sse         (1<<18)     /* SSE Vector instruction */
 105 /* Misc flags */
 106 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 107 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 108 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 109 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 110 #define Undefined   (1<<25) /* No Such Instruction */
 111 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 112 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 113 #define No64        (1<<28)
 114 /* Source 2 operand type */
 115 #define Src2Shift   (29)
 116 #define Src2None    (OpNone << Src2Shift)
 117 #define Src2CL      (OpCL << Src2Shift)
 118 #define Src2ImmByte (OpImmByte << Src2Shift)
 119 #define Src2One     (OpOne << Src2Shift)
 120 #define Src2Imm     (OpImm << Src2Shift)
 121 #define Src2Mask    (OpMask << Src2Shift)
 122
 123 #define X2(x...) x, x
 124 #define X3(x...) X2(x), x
 125 #define X4(x...) X2(x), X2(x)
 126 #define X5(x...) X4(x), x
 127 #define X6(x...) X4(x), X2(x)
 128 #define X7(x...) X4(x), X3(x)
 129 #define X8(x...) X4(x), X4(x)
 130 #define X16(x...) X8(x), X8(x)
 131
 132 struct opcode {
 133         u64 flags : 56;
 134         u64 intercept : 8;
 135         union {
 136                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 137                 struct opcode *group;
 138                 struct group_dual *gdual;
 139                 struct gprefix *gprefix;
 140         } u;
 141         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 142 };
 143
 144 struct group_dual {
 145         struct opcode mod012[8];
 146         struct opcode mod3[8];
 147 };
 148
 149 struct gprefix {
 150         struct opcode pfx_no;
 151         struct opcode pfx_66;
 152         struct opcode pfx_f2;
 153         struct opcode pfx_f3;
 154 };
 155
 156 /* EFLAGS bit definitions. */
 157 #define EFLG_ID (1<<21)
 158 #define EFLG_VIP (1<<20)
 159 #define EFLG_VIF (1<<19)
 160 #define EFLG_AC (1<<18)
 161 #define EFLG_VM (1<<17)
 162 #define EFLG_RF (1<<16)
 163 #define EFLG_IOPL (3<<12)
 164 #define EFLG_NT (1<<14)
 165 #define EFLG_OF (1<<11)
 166 #define EFLG_DF (1<<10)
 167 #define EFLG_IF (1<<9)
 168 #define EFLG_TF (1<<8)
 169 #define EFLG_SF (1<<7)
 170 #define EFLG_ZF (1<<6)
 171 #define EFLG_AF (1<<4)
 172 #define EFLG_PF (1<<2)
 173 #define EFLG_CF (1<<0)
 174
 175 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 176 #define EFLG_RESERVED_ONE_MASK 2
 177
 178 /*
 179  * Instruction emulation:
 180  * Most instructions are emulated directly via a fragment of inline assembly
 181  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 182  * any modified flags.
 183  */
 184
 185 #if defined(CONFIG_X86_64)
 186 #define _LO32 "k"               /* force 32-bit operand */
 187 #define _STK  "%%rsp"           /* stack pointer */
 188 #elif defined(__i386__)
 189 #define _LO32 ""                /* force 32-bit operand */
 190 #define _STK  "%%esp"           /* stack pointer */
 191 #endif
 192
 193 /*
 194  * These EFLAGS bits are restored from saved value during emulation, and
 195  * any changes are written back to the saved value after emulation.
 196  */
 197 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 198
 199 /* Before executing instruction: restore necessary bits in EFLAGS. */
 200 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 201         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 202         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 203         "push %"_tmp"; "                                                \
 204         "push %"_tmp"; "                                                \
 205         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 206         "andl %"_LO32 _tmp",("_STK"); "                                 \
 207         "pushf; "                                                       \
 208         "notl %"_LO32 _tmp"; "                                          \
 209         "andl %"_LO32 _tmp",("_STK"); "                                 \
 210         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 211         "pop  %"_tmp"; "                                                \
 212         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 213         "popf; "                                                        \
 214         "pop  %"_sav"; "
 215
 216 /* After executing instruction: write-back necessary bits in EFLAGS. */
 217 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 218         /* _sav |= EFLAGS & _msk; */            \
 219         "pushf; "                               \
 220         "pop  %"_tmp"; "                        \
 221         "andl %"_msk",%"_LO32 _tmp"; "          \
 222         "orl  %"_LO32 _tmp",%"_sav"; "
 223
 224 #ifdef CONFIG_X86_64
 225 #define ON64(x) x
 226 #else
 227 #define ON64(x)
 228 #endif
 229
 230 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 231         do {                                                            \
 232                 __asm__ __volatile__ (                                  \
 233                         _PRE_EFLAGS("0", "4", "2")                      \
 234                         _op _suffix " %"_x"3,%1; "                      \
 235                         _POST_EFLAGS("0", "4", "2")                     \
 236                         : "=m" ((ctxt)->eflags),                        \
 237                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 238                           "=&r" (_tmp)                                  \
 239                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 240         } while (0)
 241
 242
 243 /* Raw emulation: instruction has two explicit operands. */
 244 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 245         do {                                                            \
 246                 unsigned long _tmp;                                     \
 247                                                                         \
 248                 switch ((ctxt)->dst.bytes) {                            \
 249                 case 2:                                                 \
 250                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 251                         break;                                          \
 252                 case 4:                                                 \
 253                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 254                         break;                                          \
 255                 case 8:                                                 \
 256                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 257                         break;                                          \
 258                 }                                                       \
 259         } while (0)
 260
 261 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 262         do {                                                                 \
 263                 unsigned long _tmp;                                          \
 264                 switch ((ctxt)->dst.bytes) {                                 \
 265                 case 1:                                                      \
 266                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 267                         break;                                               \
 268                 default:                                                     \
 269                         __emulate_2op_nobyte(ctxt, _op,                      \
 270                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 271                         break;                                               \
 272                 }                                                            \
 273         } while (0)
 274
 275 /* Source operand is byte-sized and may be restricted to just %cl. */
 276 #define emulate_2op_SrcB(ctxt, _op)                                     \
 277         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 278
 279 /* Source operand is byte, word, long or quad sized. */
 280 #define emulate_2op_SrcV(ctxt, _op)                                     \
 281         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 282
 283 /* Source operand is word, long or quad sized. */
 284 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 285         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 286
 287 /* Instruction has three operands and one operand is stored in ECX register */
 288 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 289         do {                                                            \
 290                 unsigned long _tmp;                                     \
 291                 _type _clv  = (ctxt)->src2.val;                         \
 292                 _type _srcv = (ctxt)->src.val;                          \
 293                 _type _dstv = (ctxt)->dst.val;                          \
 294                                                                         \
 295                 __asm__ __volatile__ (                                  \
 296                         _PRE_EFLAGS("0", "5", "2")                      \
 297                         _op _suffix " %4,%1 \n"                         \
 298                         _POST_EFLAGS("0", "5", "2")                     \
 299                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 300                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 301                         );                                              \
 302                                                                         \
 303                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 304                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 305                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 306         } while (0)
 307
 308 #define emulate_2op_cl(ctxt, _op)                                       \
 309         do {                                                            \
 310                 switch ((ctxt)->dst.bytes) {                            \
 311                 case 2:                                                 \
 312                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 313                         break;                                          \
 314                 case 4:                                                 \
 315                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 316                         break;                                          \
 317                 case 8:                                                 \
 318                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 319                         break;                                          \
 320                 }                                                       \
 321         } while (0)
 322
 323 #define __emulate_1op(ctxt, _op, _suffix)                               \
 324         do {                                                            \
 325                 unsigned long _tmp;                                     \
 326                                                                         \
 327                 __asm__ __volatile__ (                                  \
 328                         _PRE_EFLAGS("0", "3", "2")                      \
 329                         _op _suffix " %1; "                             \
 330                         _POST_EFLAGS("0", "3", "2")                     \
 331                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 332                           "=&r" (_tmp)                                  \
 333                         : "i" (EFLAGS_MASK));                           \
 334         } while (0)
 335
 336 /* Instruction has only one explicit operand (no source operand). */
 337 #define emulate_1op(ctxt, _op)                                          \
 338         do {                                                            \
 339                 switch ((ctxt)->dst.bytes) {                            \
 340                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 341                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 342                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 343                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 344                 }                                                       \
 345         } while (0)
 346
 347 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 348         do {                                                            \
 349                 unsigned long _tmp;                                     \
 350                 ulong *rax = &(ctxt)->regs[VCPU_REGS_RAX];              \
 351                 ulong *rdx = &(ctxt)->regs[VCPU_REGS_RDX];              \
 352                                                                         \
 353                 __asm__ __volatile__ (                                  \
 354                         _PRE_EFLAGS("0", "5", "1")                      \
 355                         "1: \n\t"                                       \
 356                         _op _suffix " %6; "                             \
 357                         "2: \n\t"                                       \
 358                         _POST_EFLAGS("0", "5", "1")                     \
 359                         ".pushsection .fixup,\"ax\" \n\t"               \
 360                         "3: movb $1, %4 \n\t"                           \
 361                         "jmp 2b \n\t"                                   \
 362                         ".popsection \n\t"                              \
 363                         _ASM_EXTABLE(1b, 3b)                            \
 364                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 365                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 366                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val),     \
 367                           "a" (*rax), "d" (*rdx));                      \
 368         } while (0)
 369
 370 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 371 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 372         do {                                                            \
 373                 switch((ctxt)->src.bytes) {                             \
 374                 case 1:                                                 \
 375                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 376                         break;                                          \
 377                 case 2:                                                 \
 378                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 379                         break;                                          \
 380                 case 4:                                                 \
 381                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 382                         break;                                          \
 383                 case 8: ON64(                                           \
 384                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 385                         break;                                          \
 386                 }                                                       \
 387         } while (0)
 388
 389 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 390                                     enum x86_intercept intercept,
 391                                     enum x86_intercept_stage stage)
 392 {
 393         struct x86_instruction_info info = {
 394                 .intercept  = intercept,
 395                 .rep_prefix = ctxt->rep_prefix,
 396                 .modrm_mod  = ctxt->modrm_mod,
 397                 .modrm_reg  = ctxt->modrm_reg,
 398                 .modrm_rm   = ctxt->modrm_rm,
 399                 .src_val    = ctxt->src.val64,
 400                 .src_bytes  = ctxt->src.bytes,
 401                 .dst_bytes  = ctxt->dst.bytes,
 402                 .ad_bytes   = ctxt->ad_bytes,
 403                 .next_rip   = ctxt->eip,
 404         };
 405
 406         return ctxt->ops->intercept(ctxt, &info, stage);
 407 }
 408
 409 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 410 {
 411         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 412 }
 413
 414 /* Access/update address held in a register, based on addressing mode. */
 415 static inline unsigned long
 416 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 417 {
 418         if (ctxt->ad_bytes == sizeof(unsigned long))
 419                 return reg;
 420         else
 421                 return reg & ad_mask(ctxt);
 422 }
 423
 424 static inline unsigned long
 425 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 426 {
 427         return address_mask(ctxt, reg);
 428 }
 429
 430 static inline void
 431 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 432 {
 433         if (ctxt->ad_bytes == sizeof(unsigned long))
 434                 *reg += inc;
 435         else
 436                 *reg = (*reg & ~ad_mask(ctxt)) | ((*reg + inc) & ad_mask(ctxt));
 437 }
 438
 439 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 440 {
 441         register_address_increment(ctxt, &ctxt->_eip, rel);
 442 }
 443
 444 static u32 desc_limit_scaled(struct desc_struct *desc)
 445 {
 446         u32 limit = get_desc_limit(desc);
 447
 448         return desc->g ? (limit << 12) | 0xfff : limit;
 449 }
 450
 451 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 452 {
 453         ctxt->has_seg_override = true;
 454         ctxt->seg_override = seg;
 455 }
 456
 457 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 458 {
 459         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 460                 return 0;
 461
 462         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 463 }
 464
 465 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 466 {
 467         if (!ctxt->has_seg_override)
 468                 return 0;
 469
 470         return ctxt->seg_override;
 471 }
 472
 473 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 474                              u32 error, bool valid)
 475 {
 476         ctxt->exception.vector = vec;
 477         ctxt->exception.error_code = error;
 478         ctxt->exception.error_code_valid = valid;
 479         return X86EMUL_PROPAGATE_FAULT;
 480 }
 481
 482 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 483 {
 484         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 485 }
 486
 487 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 488 {
 489         return emulate_exception(ctxt, GP_VECTOR, err, true);
 490 }
 491
 492 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 493 {
 494         return emulate_exception(ctxt, SS_VECTOR, err, true);
 495 }
 496
 497 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 498 {
 499         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 500 }
 501
 502 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 503 {
 504         return emulate_exception(ctxt, TS_VECTOR, err, true);
 505 }
 506
 507 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 508 {
 509         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 510 }
 511
 512 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 513 {
 514         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 515 }
 516
 517 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 518 {
 519         u16 selector;
 520         struct desc_struct desc;
 521
 522         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 523         return selector;
 524 }
 525
 526 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 527                                  unsigned seg)
 528 {
 529         u16 dummy;
 530         u32 base3;
 531         struct desc_struct desc;
 532
 533         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 534         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 535 }
 536
 537 static int __linearize(struct x86_emulate_ctxt *ctxt,
 538                      struct segmented_address addr,
 539                      unsigned size, bool write, bool fetch,
 540                      ulong *linear)
 541 {
 542         struct desc_struct desc;
 543         bool usable;
 544         ulong la;
 545         u32 lim;
 546         u16 sel;
 547         unsigned cpl, rpl;
 548
 549         la = seg_base(ctxt, addr.seg) + addr.ea;
 550         switch (ctxt->mode) {
 551         case X86EMUL_MODE_REAL:
 552                 break;
 553         case X86EMUL_MODE_PROT64:
 554                 if (((signed long)la << 16) >> 16 != la)
 555                         return emulate_gp(ctxt, 0);
 556                 break;
 557         default:
 558                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 559                                                 addr.seg);
 560                 if (!usable)
 561                         goto bad;
 562                 /* code segment or read-only data segment */
 563                 if (((desc.type & 8) || !(desc.type & 2)) && write)
 564                         goto bad;
 565                 /* unreadable code segment */
 566                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 567                         goto bad;
 568                 lim = desc_limit_scaled(&desc);
 569                 if ((desc.type & 8) || !(desc.type & 4)) {
 570                         /* expand-up segment */
 571                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 572                                 goto bad;
 573                 } else {
 574                         /* exapand-down segment */
 575                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 576                                 goto bad;
 577                         lim = desc.d ? 0xffffffff : 0xffff;
 578                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 579                                 goto bad;
 580                 }
 581                 cpl = ctxt->ops->cpl(ctxt);
 582                 rpl = sel & 3;
 583                 cpl = max(cpl, rpl);
 584                 if (!(desc.type & 8)) {
 585                         /* data segment */
 586                         if (cpl > desc.dpl)
 587                                 goto bad;
 588                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 589                         /* nonconforming code segment */
 590                         if (cpl != desc.dpl)
 591                                 goto bad;
 592                 } else if ((desc.type & 8) && (desc.type & 4)) {
 593                         /* conforming code segment */
 594                         if (cpl < desc.dpl)
 595                                 goto bad;
 596                 }
 597                 break;
 598         }
 599         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 600                 la &= (u32)-1;
 601         *linear = la;
 602         return X86EMUL_CONTINUE;
 603 bad:
 604         if (addr.seg == VCPU_SREG_SS)
 605                 return emulate_ss(ctxt, addr.seg);
 606         else
 607                 return emulate_gp(ctxt, addr.seg);
 608 }
 609
 610 static int linearize(struct x86_emulate_ctxt *ctxt,
 611                      struct segmented_address addr,
 612                      unsigned size, bool write,
 613                      ulong *linear)
 614 {
 615         return __linearize(ctxt, addr, size, write, false, linear);
 616 }
 617
 618
 619 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 620                               struct segmented_address addr,
 621                               void *data,
 622                               unsigned size)
 623 {
 624         int rc;
 625         ulong linear;
 626
 627         rc = linearize(ctxt, addr, size, false, &linear);
 628         if (rc != X86EMUL_CONTINUE)
 629                 return rc;
 630         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 631 }
 632
 633 /*
 634  * Fetch the next byte of the instruction being emulated which is pointed to
 635  * by ctxt->_eip, then increment ctxt->_eip.
 636  *
 637  * Also prefetch the remaining bytes of the instruction without crossing page
 638  * boundary if they are not in fetch_cache yet.
 639  */
 640 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 641 {
 642         struct fetch_cache *fc = &ctxt->fetch;
 643         int rc;
 644         int size, cur_size;
 645
 646         if (ctxt->_eip == fc->end) {
 647                 unsigned long linear;
 648                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 649                                                   .ea  = ctxt->_eip };
 650                 cur_size = fc->end - fc->start;
 651                 size = min(15UL - cur_size,
 652                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 653                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 654                 if (unlikely(rc != X86EMUL_CONTINUE))
 655                         return rc;
 656                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 657                                       size, &ctxt->exception);
 658                 if (unlikely(rc != X86EMUL_CONTINUE))
 659                         return rc;
 660                 fc->end += size;
 661         }
 662         *dest = fc->data[ctxt->_eip - fc->start];
 663         ctxt->_eip++;
 664         return X86EMUL_CONTINUE;
 665 }
 666
 667 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 668                          void *dest, unsigned size)
 669 {
 670         int rc;
 671
 672         /* x86 instructions are limited to 15 bytes. */
 673         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 674                 return X86EMUL_UNHANDLEABLE;
 675         while (size--) {
 676                 rc = do_insn_fetch_byte(ctxt, dest++);
 677                 if (rc != X86EMUL_CONTINUE)
 678                         return rc;
 679         }
 680         return X86EMUL_CONTINUE;
 681 }
 682
 683 /* Fetch next part of the instruction being emulated. */
 684 #define insn_fetch(_type, _ctxt)                                        \
 685 ({      unsigned long _x;                                               \
 686         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 687         if (rc != X86EMUL_CONTINUE)                                     \
 688                 goto done;                                              \
 689         (_type)_x;                                                      \
 690 })
 691
 692 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 693 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 694         if (rc != X86EMUL_CONTINUE)                                     \
 695                 goto done;                                              \
 696 })
 697
 698 /*
 699  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 700  * pointer into the block that addresses the relevant register.
 701  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 702  */
 703 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 704                              int highbyte_regs)
 705 {
 706         void *p;
 707
 708         p = &regs[modrm_reg];
 709         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 710                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 711         return p;
 712 }
 713
 714 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 715                            struct segmented_address addr,
 716                            u16 *size, unsigned long *address, int op_bytes)
 717 {
 718         int rc;
 719
 720         if (op_bytes == 2)
 721                 op_bytes = 3;
 722         *address = 0;
 723         rc = segmented_read_std(ctxt, addr, size, 2);
 724         if (rc != X86EMUL_CONTINUE)
 725                 return rc;
 726         addr.ea += 2;
 727         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 728         return rc;
 729 }
 730
 731 static int test_cc(unsigned int condition, unsigned int flags)
 732 {
 733         int rc = 0;
 734
 735         switch ((condition & 15) >> 1) {
 736         case 0: /* o */
 737                 rc |= (flags & EFLG_OF);
 738                 break;
 739         case 1: /* b/c/nae */
 740                 rc |= (flags & EFLG_CF);
 741                 break;
 742         case 2: /* z/e */
 743                 rc |= (flags & EFLG_ZF);
 744                 break;
 745         case 3: /* be/na */
 746                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 747                 break;
 748         case 4: /* s */
 749                 rc |= (flags & EFLG_SF);
 750                 break;
 751         case 5: /* p/pe */
 752                 rc |= (flags & EFLG_PF);
 753                 break;
 754         case 7: /* le/ng */
 755                 rc |= (flags & EFLG_ZF);
 756                 /* fall through */
 757         case 6: /* l/nge */
 758                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 759                 break;
 760         }
 761
 762         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 763         return (!!rc ^ (condition & 1));
 764 }
 765
 766 static void fetch_register_operand(struct operand *op)
 767 {
 768         switch (op->bytes) {
 769         case 1:
 770                 op->val = *(u8 *)op->addr.reg;
 771                 break;
 772         case 2:
 773                 op->val = *(u16 *)op->addr.reg;
 774                 break;
 775         case 4:
 776                 op->val = *(u32 *)op->addr.reg;
 777                 break;
 778         case 8:
 779                 op->val = *(u64 *)op->addr.reg;
 780                 break;
 781         }
 782 }
 783
 784 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 785 {
 786         ctxt->ops->get_fpu(ctxt);
 787         switch (reg) {
 788         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 789         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 790         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 791         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 792         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 793         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 794         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 795         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 796 #ifdef CONFIG_X86_64
 797         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 798         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 799         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 800         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 801         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 802         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 803         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 804         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 805 #endif
 806         default: BUG();
 807         }
 808         ctxt->ops->put_fpu(ctxt);
 809 }
 810
 811 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 812                           int reg)
 813 {
 814         ctxt->ops->get_fpu(ctxt);
 815         switch (reg) {
 816         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 817         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 818         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 819         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 820         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 821         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 822         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 823         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 824 #ifdef CONFIG_X86_64
 825         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 826         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 827         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 828         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 829         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 830         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 831         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 832         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 833 #endif
 834         default: BUG();
 835         }
 836         ctxt->ops->put_fpu(ctxt);
 837 }
 838
 839 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 840                                     struct operand *op,
 841                                     int inhibit_bytereg)
 842 {
 843         unsigned reg = ctxt->modrm_reg;
 844         int highbyte_regs = ctxt->rex_prefix == 0;
 845
 846         if (!(ctxt->d & ModRM))
 847                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
 848
 849         if (ctxt->d & Sse) {
 850                 op->type = OP_XMM;
 851                 op->bytes = 16;
 852                 op->addr.xmm = reg;
 853                 read_sse_reg(ctxt, &op->vec_val, reg);
 854                 return;
 855         }
 856
 857         op->type = OP_REG;
 858         if ((ctxt->d & ByteOp) && !inhibit_bytereg) {
 859                 op->addr.reg = decode_register(reg, ctxt->regs, highbyte_regs);
 860                 op->bytes = 1;
 861         } else {
 862                 op->addr.reg = decode_register(reg, ctxt->regs, 0);
 863                 op->bytes = ctxt->op_bytes;
 864         }
 865         fetch_register_operand(op);
 866         op->orig_val = op->val;
 867 }
 868
 869 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 870                         struct operand *op)
 871 {
 872         u8 sib;
 873         int index_reg = 0, base_reg = 0, scale;
 874         int rc = X86EMUL_CONTINUE;
 875         ulong modrm_ea = 0;
 876
 877         if (ctxt->rex_prefix) {
 878                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
 879                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
 880                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
 881         }
 882
 883         ctxt->modrm = insn_fetch(u8, ctxt);
 884         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
 885         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
 886         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
 887         ctxt->modrm_seg = VCPU_SREG_DS;
 888
 889         if (ctxt->modrm_mod == 3) {
 890                 op->type = OP_REG;
 891                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
 892                 op->addr.reg = decode_register(ctxt->modrm_rm,
 893                                                ctxt->regs, ctxt->d & ByteOp);
 894                 if (ctxt->d & Sse) {
 895                         op->type = OP_XMM;
 896                         op->bytes = 16;
 897                         op->addr.xmm = ctxt->modrm_rm;
 898                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
 899                         return rc;
 900                 }
 901                 fetch_register_operand(op);
 902                 return rc;
 903         }
 904
 905         op->type = OP_MEM;
 906
 907         if (ctxt->ad_bytes == 2) {
 908                 unsigned bx = ctxt->regs[VCPU_REGS_RBX];
 909                 unsigned bp = ctxt->regs[VCPU_REGS_RBP];
 910                 unsigned si = ctxt->regs[VCPU_REGS_RSI];
 911                 unsigned di = ctxt->regs[VCPU_REGS_RDI];
 912
 913                 /* 16-bit ModR/M decode. */
 914                 switch (ctxt->modrm_mod) {
 915                 case 0:
 916                         if (ctxt->modrm_rm == 6)
 917                                 modrm_ea += insn_fetch(u16, ctxt);
 918                         break;
 919                 case 1:
 920                         modrm_ea += insn_fetch(s8, ctxt);
 921                         break;
 922                 case 2:
 923                         modrm_ea += insn_fetch(u16, ctxt);
 924                         break;
 925                 }
 926                 switch (ctxt->modrm_rm) {
 927                 case 0:
 928                         modrm_ea += bx + si;
 929                         break;
 930                 case 1:
 931                         modrm_ea += bx + di;
 932                         break;
 933                 case 2:
 934                         modrm_ea += bp + si;
 935                         break;
 936                 case 3:
 937                         modrm_ea += bp + di;
 938                         break;
 939                 case 4:
 940                         modrm_ea += si;
 941                         break;
 942                 case 5:
 943                         modrm_ea += di;
 944                         break;
 945                 case 6:
 946                         if (ctxt->modrm_mod != 0)
 947                                 modrm_ea += bp;
 948                         break;
 949                 case 7:
 950                         modrm_ea += bx;
 951                         break;
 952                 }
 953                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
 954                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
 955                         ctxt->modrm_seg = VCPU_SREG_SS;
 956                 modrm_ea = (u16)modrm_ea;
 957         } else {
 958                 /* 32/64-bit ModR/M decode. */
 959                 if ((ctxt->modrm_rm & 7) == 4) {
 960                         sib = insn_fetch(u8, ctxt);
 961                         index_reg |= (sib >> 3) & 7;
 962                         base_reg |= sib & 7;
 963                         scale = sib >> 6;
 964
 965                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
 966                                 modrm_ea += insn_fetch(s32, ctxt);
 967                         else
 968                                 modrm_ea += ctxt->regs[base_reg];
 969                         if (index_reg != 4)
 970                                 modrm_ea += ctxt->regs[index_reg] << scale;
 971                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
 972                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 973                                 ctxt->rip_relative = 1;
 974                 } else
 975                         modrm_ea += ctxt->regs[ctxt->modrm_rm];
 976                 switch (ctxt->modrm_mod) {
 977                 case 0:
 978                         if (ctxt->modrm_rm == 5)
 979                                 modrm_ea += insn_fetch(s32, ctxt);
 980                         break;
 981                 case 1:
 982                         modrm_ea += insn_fetch(s8, ctxt);
 983                         break;
 984                 case 2:
 985                         modrm_ea += insn_fetch(s32, ctxt);
 986                         break;
 987                 }
 988         }
 989         op->addr.mem.ea = modrm_ea;
 990 done:
 991         return rc;
 992 }
 993
 994 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 995                       struct operand *op)
 996 {
 997         int rc = X86EMUL_CONTINUE;
 998
 999         op->type = OP_MEM;
1000         switch (ctxt->ad_bytes) {
1001         case 2:
1002                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1003                 break;
1004         case 4:
1005                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1006                 break;
1007         case 8:
1008                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1009                 break;
1010         }
1011 done:
1012         return rc;
1013 }
1014
1015 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1016 {
1017         long sv = 0, mask;
1018
1019         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1020                 mask = ~(ctxt->dst.bytes * 8 - 1);
1021
1022                 if (ctxt->src.bytes == 2)
1023                         sv = (s16)ctxt->src.val & (s16)mask;
1024                 else if (ctxt->src.bytes == 4)
1025                         sv = (s32)ctxt->src.val & (s32)mask;
1026
1027                 ctxt->dst.addr.mem.ea += (sv >> 3);
1028         }
1029
1030         /* only subword offset */
1031         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1032 }
1033
1034 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1035                          unsigned long addr, void *dest, unsigned size)
1036 {
1037         int rc;
1038         struct read_cache *mc = &ctxt->mem_read;
1039
1040         while (size) {
1041                 int n = min(size, 8u);
1042                 size -= n;
1043                 if (mc->pos < mc->end)
1044                         goto read_cached;
1045
1046                 rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, n,
1047                                               &ctxt->exception);
1048                 if (rc != X86EMUL_CONTINUE)
1049                         return rc;
1050                 mc->end += n;
1051
1052         read_cached:
1053                 memcpy(dest, mc->data + mc->pos, n);
1054                 mc->pos += n;
1055                 dest += n;
1056                 addr += n;
1057         }
1058         return X86EMUL_CONTINUE;
1059 }
1060
1061 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1062                           struct segmented_address addr,
1063                           void *data,
1064                           unsigned size)
1065 {
1066         int rc;
1067         ulong linear;
1068
1069         rc = linearize(ctxt, addr, size, false, &linear);
1070         if (rc != X86EMUL_CONTINUE)
1071                 return rc;
1072         return read_emulated(ctxt, linear, data, size);
1073 }
1074
1075 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1076                            struct segmented_address addr,
1077                            const void *data,
1078                            unsigned size)
1079 {
1080         int rc;
1081         ulong linear;
1082
1083         rc = linearize(ctxt, addr, size, true, &linear);
1084         if (rc != X86EMUL_CONTINUE)
1085                 return rc;
1086         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1087                                          &ctxt->exception);
1088 }
1089
1090 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1091                              struct segmented_address addr,
1092                              const void *orig_data, const void *data,
1093                              unsigned size)
1094 {
1095         int rc;
1096         ulong linear;
1097
1098         rc = linearize(ctxt, addr, size, true, &linear);
1099         if (rc != X86EMUL_CONTINUE)
1100                 return rc;
1101         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1102                                            size, &ctxt->exception);
1103 }
1104
1105 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1106                            unsigned int size, unsigned short port,
1107                            void *dest)
1108 {
1109         struct read_cache *rc = &ctxt->io_read;
1110
1111         if (rc->pos == rc->end) { /* refill pio read ahead */
1112                 unsigned int in_page, n;
1113                 unsigned int count = ctxt->rep_prefix ?
1114                         address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) : 1;
1115                 in_page = (ctxt->eflags & EFLG_DF) ?
1116                         offset_in_page(ctxt->regs[VCPU_REGS_RDI]) :
1117                         PAGE_SIZE - offset_in_page(ctxt->regs[VCPU_REGS_RDI]);
1118                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1119                         count);
1120                 if (n == 0)
1121                         n = 1;
1122                 rc->pos = rc->end = 0;
1123                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1124                         return 0;
1125                 rc->end = n * size;
1126         }
1127
1128         memcpy(dest, rc->data + rc->pos, size);
1129         rc->pos += size;
1130         return 1;
1131 }
1132
1133 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1134                                      u16 selector, struct desc_ptr *dt)
1135 {
1136         struct x86_emulate_ops *ops = ctxt->ops;
1137
1138         if (selector & 1 << 2) {
1139                 struct desc_struct desc;
1140                 u16 sel;
1141
1142                 memset (dt, 0, sizeof *dt);
1143                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1144                         return;
1145
1146                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1147                 dt->address = get_desc_base(&desc);
1148         } else
1149                 ops->get_gdt(ctxt, dt);
1150 }
1151
1152 /* allowed just for 8 bytes segments */
1153 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1154                                    u16 selector, struct desc_struct *desc)
1155 {
1156         struct desc_ptr dt;
1157         u16 index = selector >> 3;
1158         ulong addr;
1159
1160         get_descriptor_table_ptr(ctxt, selector, &dt);
1161
1162         if (dt.size < index * 8 + 7)
1163                 return emulate_gp(ctxt, selector & 0xfffc);
1164
1165         addr = dt.address + index * 8;
1166         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1167                                    &ctxt->exception);
1168 }
1169
1170 /* allowed just for 8 bytes segments */
1171 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1172                                     u16 selector, struct desc_struct *desc)
1173 {
1174         struct desc_ptr dt;
1175         u16 index = selector >> 3;
1176         ulong addr;
1177
1178         get_descriptor_table_ptr(ctxt, selector, &dt);
1179
1180         if (dt.size < index * 8 + 7)
1181                 return emulate_gp(ctxt, selector & 0xfffc);
1182
1183         addr = dt.address + index * 8;
1184         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1185                                     &ctxt->exception);
1186 }
1187
1188 /* Does not support long mode */
1189 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1190                                    u16 selector, int seg)
1191 {
1192         struct desc_struct seg_desc;
1193         u8 dpl, rpl, cpl;
1194         unsigned err_vec = GP_VECTOR;
1195         u32 err_code = 0;
1196         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1197         int ret;
1198
1199         memset(&seg_desc, 0, sizeof seg_desc);
1200
1201         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1202             || ctxt->mode == X86EMUL_MODE_REAL) {
1203                 /* set real mode segment descriptor */
1204                 set_desc_base(&seg_desc, selector << 4);
1205                 set_desc_limit(&seg_desc, 0xffff);
1206                 seg_desc.type = 3;
1207                 seg_desc.p = 1;
1208                 seg_desc.s = 1;
1209                 goto load;
1210         }
1211
1212         /* NULL selector is not valid for TR, CS and SS */
1213         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1214             && null_selector)
1215                 goto exception;
1216
1217         /* TR should be in GDT only */
1218         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1219                 goto exception;
1220
1221         if (null_selector) /* for NULL selector skip all following checks */
1222                 goto load;
1223
1224         ret = read_segment_descriptor(ctxt, selector, &seg_desc);
1225         if (ret != X86EMUL_CONTINUE)
1226                 return ret;
1227
1228         err_code = selector & 0xfffc;
1229         err_vec = GP_VECTOR;
1230
1231         /* can't load system descriptor into segment selecor */
1232         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1233                 goto exception;
1234
1235         if (!seg_desc.p) {
1236                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1237                 goto exception;
1238         }
1239
1240         rpl = selector & 3;
1241         dpl = seg_desc.dpl;
1242         cpl = ctxt->ops->cpl(ctxt);
1243
1244         switch (seg) {
1245         case VCPU_SREG_SS:
1246                 /*
1247                  * segment is not a writable data segment or segment
1248                  * selector's RPL != CPL or segment selector's RPL != CPL
1249                  */
1250                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1251                         goto exception;
1252                 break;
1253         case VCPU_SREG_CS:
1254                 if (!(seg_desc.type & 8))
1255                         goto exception;
1256
1257                 if (seg_desc.type & 4) {
1258                         /* conforming */
1259                         if (dpl > cpl)
1260                                 goto exception;
1261                 } else {
1262                         /* nonconforming */
1263                         if (rpl > cpl || dpl != cpl)
1264                                 goto exception;
1265                 }
1266                 /* CS(RPL) <- CPL */
1267                 selector = (selector & 0xfffc) | cpl;
1268                 break;
1269         case VCPU_SREG_TR:
1270                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1271                         goto exception;
1272                 break;
1273         case VCPU_SREG_LDTR:
1274                 if (seg_desc.s || seg_desc.type != 2)
1275                         goto exception;
1276                 break;
1277         default: /*  DS, ES, FS, or GS */
1278                 /*
1279                  * segment is not a data or readable code segment or
1280                  * ((segment is a data or nonconforming code segment)
1281                  * and (both RPL and CPL > DPL))
1282                  */
1283                 if ((seg_desc.type & 0xa) == 0x8 ||
1284                     (((seg_desc.type & 0xc) != 0xc) &&
1285                      (rpl > dpl && cpl > dpl)))
1286                         goto exception;
1287                 break;
1288         }
1289
1290         if (seg_desc.s) {
1291                 /* mark segment as accessed */
1292                 seg_desc.type |= 1;
1293                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1294                 if (ret != X86EMUL_CONTINUE)
1295                         return ret;
1296         }
1297 load:
1298         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1299         return X86EMUL_CONTINUE;
1300 exception:
1301         emulate_exception(ctxt, err_vec, err_code, true);
1302         return X86EMUL_PROPAGATE_FAULT;
1303 }
1304
1305 static void write_register_operand(struct operand *op)
1306 {
1307         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1308         switch (op->bytes) {
1309         case 1:
1310                 *(u8 *)op->addr.reg = (u8)op->val;
1311                 break;
1312         case 2:
1313                 *(u16 *)op->addr.reg = (u16)op->val;
1314                 break;
1315         case 4:
1316                 *op->addr.reg = (u32)op->val;
1317                 break;  /* 64b: zero-extend */
1318         case 8:
1319                 *op->addr.reg = op->val;
1320                 break;
1321         }
1322 }
1323
1324 static int writeback(struct x86_emulate_ctxt *ctxt)
1325 {
1326         int rc;
1327
1328         switch (ctxt->dst.type) {
1329         case OP_REG:
1330                 write_register_operand(&ctxt->dst);
1331                 break;
1332         case OP_MEM:
1333                 if (ctxt->lock_prefix)
1334                         rc = segmented_cmpxchg(ctxt,
1335                                                ctxt->dst.addr.mem,
1336                                                &ctxt->dst.orig_val,
1337                                                &ctxt->dst.val,
1338                                                ctxt->dst.bytes);
1339                 else
1340                         rc = segmented_write(ctxt,
1341                                              ctxt->dst.addr.mem,
1342                                              &ctxt->dst.val,
1343                                              ctxt->dst.bytes);
1344                 if (rc != X86EMUL_CONTINUE)
1345                         return rc;
1346                 break;
1347         case OP_XMM:
1348                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1349                 break;
1350         case OP_NONE:
1351                 /* no writeback */
1352                 break;
1353         default:
1354                 break;
1355         }
1356         return X86EMUL_CONTINUE;
1357 }
1358
1359 static int em_push(struct x86_emulate_ctxt *ctxt)
1360 {
1361         struct segmented_address addr;
1362
1363         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], -ctxt->op_bytes);
1364         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1365         addr.seg = VCPU_SREG_SS;
1366
1367         /* Disable writeback. */
1368         ctxt->dst.type = OP_NONE;
1369         return segmented_write(ctxt, addr, &ctxt->src.val, ctxt->op_bytes);
1370 }
1371
1372 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1373                        void *dest, int len)
1374 {
1375         int rc;
1376         struct segmented_address addr;
1377
1378         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1379         addr.seg = VCPU_SREG_SS;
1380         rc = segmented_read(ctxt, addr, dest, len);
1381         if (rc != X86EMUL_CONTINUE)
1382                 return rc;
1383
1384         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], len);
1385         return rc;
1386 }
1387
1388 static int em_pop(struct x86_emulate_ctxt *ctxt)
1389 {
1390         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1391 }
1392
1393 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1394                         void *dest, int len)
1395 {
1396         int rc;
1397         unsigned long val, change_mask;
1398         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1399         int cpl = ctxt->ops->cpl(ctxt);
1400
1401         rc = emulate_pop(ctxt, &val, len);
1402         if (rc != X86EMUL_CONTINUE)
1403                 return rc;
1404
1405         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1406                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1407
1408         switch(ctxt->mode) {
1409         case X86EMUL_MODE_PROT64:
1410         case X86EMUL_MODE_PROT32:
1411         case X86EMUL_MODE_PROT16:
1412                 if (cpl == 0)
1413                         change_mask |= EFLG_IOPL;
1414                 if (cpl <= iopl)
1415                         change_mask |= EFLG_IF;
1416                 break;
1417         case X86EMUL_MODE_VM86:
1418                 if (iopl < 3)
1419                         return emulate_gp(ctxt, 0);
1420                 change_mask |= EFLG_IF;
1421                 break;
1422         default: /* real mode */
1423                 change_mask |= (EFLG_IOPL | EFLG_IF);
1424                 break;
1425         }
1426
1427         *(unsigned long *)dest =
1428                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1429
1430         return rc;
1431 }
1432
1433 static int em_popf(struct x86_emulate_ctxt *ctxt)
1434 {
1435         ctxt->dst.type = OP_REG;
1436         ctxt->dst.addr.reg = &ctxt->eflags;
1437         ctxt->dst.bytes = ctxt->op_bytes;
1438         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1439 }
1440
1441 static int emulate_push_sreg(struct x86_emulate_ctxt *ctxt, int seg)
1442 {
1443         ctxt->src.val = get_segment_selector(ctxt, seg);
1444
1445         return em_push(ctxt);
1446 }
1447
1448 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt, int seg)
1449 {
1450         unsigned long selector;
1451         int rc;
1452
1453         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1454         if (rc != X86EMUL_CONTINUE)
1455                 return rc;
1456
1457         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1458         return rc;
1459 }
1460
1461 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1462 {
1463         unsigned long old_esp = ctxt->regs[VCPU_REGS_RSP];
1464         int rc = X86EMUL_CONTINUE;
1465         int reg = VCPU_REGS_RAX;
1466
1467         while (reg <= VCPU_REGS_RDI) {
1468                 (reg == VCPU_REGS_RSP) ?
1469                 (ctxt->src.val = old_esp) : (ctxt->src.val = ctxt->regs[reg]);
1470
1471                 rc = em_push(ctxt);
1472                 if (rc != X86EMUL_CONTINUE)
1473                         return rc;
1474
1475                 ++reg;
1476         }
1477
1478         return rc;
1479 }
1480
1481 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1482 {
1483         ctxt->src.val =  (unsigned long)ctxt->eflags;
1484         return em_push(ctxt);
1485 }
1486
1487 static int em_popa(struct x86_emulate_ctxt *ctxt)
1488 {
1489         int rc = X86EMUL_CONTINUE;
1490         int reg = VCPU_REGS_RDI;
1491
1492         while (reg >= VCPU_REGS_RAX) {
1493                 if (reg == VCPU_REGS_RSP) {
1494                         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP],
1495                                                         ctxt->op_bytes);
1496                         --reg;
1497                 }
1498
1499                 rc = emulate_pop(ctxt, &ctxt->regs[reg], ctxt->op_bytes);
1500                 if (rc != X86EMUL_CONTINUE)
1501                         break;
1502                 --reg;
1503         }
1504         return rc;
1505 }
1506
1507 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1508 {
1509         struct x86_emulate_ops *ops = ctxt->ops;
1510         int rc;
1511         struct desc_ptr dt;
1512         gva_t cs_addr;
1513         gva_t eip_addr;
1514         u16 cs, eip;
1515
1516         /* TODO: Add limit checks */
1517         ctxt->src.val = ctxt->eflags;
1518         rc = em_push(ctxt);
1519         if (rc != X86EMUL_CONTINUE)
1520                 return rc;
1521
1522         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1523
1524         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1525         rc = em_push(ctxt);
1526         if (rc != X86EMUL_CONTINUE)
1527                 return rc;
1528
1529         ctxt->src.val = ctxt->_eip;
1530         rc = em_push(ctxt);
1531         if (rc != X86EMUL_CONTINUE)
1532                 return rc;
1533
1534         ops->get_idt(ctxt, &dt);
1535
1536         eip_addr = dt.address + (irq << 2);
1537         cs_addr = dt.address + (irq << 2) + 2;
1538
1539         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1540         if (rc != X86EMUL_CONTINUE)
1541                 return rc;
1542
1543         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1544         if (rc != X86EMUL_CONTINUE)
1545                 return rc;
1546
1547         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1548         if (rc != X86EMUL_CONTINUE)
1549                 return rc;
1550
1551         ctxt->_eip = eip;
1552
1553         return rc;
1554 }
1555
1556 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1557 {
1558         switch(ctxt->mode) {
1559         case X86EMUL_MODE_REAL:
1560                 return emulate_int_real(ctxt, irq);
1561         case X86EMUL_MODE_VM86:
1562         case X86EMUL_MODE_PROT16:
1563         case X86EMUL_MODE_PROT32:
1564         case X86EMUL_MODE_PROT64:
1565         default:
1566                 /* Protected mode interrupts unimplemented yet */
1567                 return X86EMUL_UNHANDLEABLE;
1568         }
1569 }
1570
1571 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1572 {
1573         int rc = X86EMUL_CONTINUE;
1574         unsigned long temp_eip = 0;
1575         unsigned long temp_eflags = 0;
1576         unsigned long cs = 0;
1577         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1578                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1579                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1580         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1581
1582         /* TODO: Add stack limit check */
1583
1584         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1585
1586         if (rc != X86EMUL_CONTINUE)
1587                 return rc;
1588
1589         if (temp_eip & ~0xffff)
1590                 return emulate_gp(ctxt, 0);
1591
1592         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1593
1594         if (rc != X86EMUL_CONTINUE)
1595                 return rc;
1596
1597         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1598
1599         if (rc != X86EMUL_CONTINUE)
1600                 return rc;
1601
1602         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1603
1604         if (rc != X86EMUL_CONTINUE)
1605                 return rc;
1606
1607         ctxt->_eip = temp_eip;
1608
1609
1610         if (ctxt->op_bytes == 4)
1611                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1612         else if (ctxt->op_bytes == 2) {
1613                 ctxt->eflags &= ~0xffff;
1614                 ctxt->eflags |= temp_eflags;
1615         }
1616
1617         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1618         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1619
1620         return rc;
1621 }
1622
1623 static int em_iret(struct x86_emulate_ctxt *ctxt)
1624 {
1625         switch(ctxt->mode) {
1626         case X86EMUL_MODE_REAL:
1627                 return emulate_iret_real(ctxt);
1628         case X86EMUL_MODE_VM86:
1629         case X86EMUL_MODE_PROT16:
1630         case X86EMUL_MODE_PROT32:
1631         case X86EMUL_MODE_PROT64:
1632         default:
1633                 /* iret from protected mode unimplemented yet */
1634                 return X86EMUL_UNHANDLEABLE;
1635         }
1636 }
1637
1638 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1639 {
1640         int rc;
1641         unsigned short sel;
1642
1643         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1644
1645         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1646         if (rc != X86EMUL_CONTINUE)
1647                 return rc;
1648
1649         ctxt->_eip = 0;
1650         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1651         return X86EMUL_CONTINUE;
1652 }
1653
1654 static int em_grp1a(struct x86_emulate_ctxt *ctxt)
1655 {
1656         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->dst.bytes);
1657 }
1658
1659 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1660 {
1661         switch (ctxt->modrm_reg) {
1662         case 0: /* rol */
1663                 emulate_2op_SrcB(ctxt, "rol");
1664                 break;
1665         case 1: /* ror */
1666                 emulate_2op_SrcB(ctxt, "ror");
1667                 break;
1668         case 2: /* rcl */
1669                 emulate_2op_SrcB(ctxt, "rcl");
1670                 break;
1671         case 3: /* rcr */
1672                 emulate_2op_SrcB(ctxt, "rcr");
1673                 break;
1674         case 4: /* sal/shl */
1675         case 6: /* sal/shl */
1676                 emulate_2op_SrcB(ctxt, "sal");
1677                 break;
1678         case 5: /* shr */
1679                 emulate_2op_SrcB(ctxt, "shr");
1680                 break;
1681         case 7: /* sar */
1682                 emulate_2op_SrcB(ctxt, "sar");
1683                 break;
1684         }
1685         return X86EMUL_CONTINUE;
1686 }
1687
1688 static int em_not(struct x86_emulate_ctxt *ctxt)
1689 {
1690         ctxt->dst.val = ~ctxt->dst.val;
1691         return X86EMUL_CONTINUE;
1692 }
1693
1694 static int em_neg(struct x86_emulate_ctxt *ctxt)
1695 {
1696         emulate_1op(ctxt, "neg");
1697         return X86EMUL_CONTINUE;
1698 }
1699
1700 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1701 {
1702         u8 ex = 0;
1703
1704         emulate_1op_rax_rdx(ctxt, "mul", ex);
1705         return X86EMUL_CONTINUE;
1706 }
1707
1708 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1709 {
1710         u8 ex = 0;
1711
1712         emulate_1op_rax_rdx(ctxt, "imul", ex);
1713         return X86EMUL_CONTINUE;
1714 }
1715
1716 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1717 {
1718         u8 de = 0;
1719
1720         emulate_1op_rax_rdx(ctxt, "div", de);
1721         if (de)
1722                 return emulate_de(ctxt);
1723         return X86EMUL_CONTINUE;
1724 }
1725
1726 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1727 {
1728         u8 de = 0;
1729
1730         emulate_1op_rax_rdx(ctxt, "idiv", de);
1731         if (de)
1732                 return emulate_de(ctxt);
1733         return X86EMUL_CONTINUE;
1734 }
1735
1736 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1737 {
1738         int rc = X86EMUL_CONTINUE;
1739
1740         switch (ctxt->modrm_reg) {
1741         case 0: /* inc */
1742                 emulate_1op(ctxt, "inc");
1743                 break;
1744         case 1: /* dec */
1745                 emulate_1op(ctxt, "dec");
1746                 break;
1747         case 2: /* call near abs */ {
1748                 long int old_eip;
1749                 old_eip = ctxt->_eip;
1750                 ctxt->_eip = ctxt->src.val;
1751                 ctxt->src.val = old_eip;
1752                 rc = em_push(ctxt);
1753                 break;
1754         }
1755         case 4: /* jmp abs */
1756                 ctxt->_eip = ctxt->src.val;
1757                 break;
1758         case 5: /* jmp far */
1759                 rc = em_jmp_far(ctxt);
1760                 break;
1761         case 6: /* push */
1762                 rc = em_push(ctxt);
1763                 break;
1764         }
1765         return rc;
1766 }
1767
1768 static int em_grp9(struct x86_emulate_ctxt *ctxt)
1769 {
1770         u64 old = ctxt->dst.orig_val64;
1771
1772         if (((u32) (old >> 0) != (u32) ctxt->regs[VCPU_REGS_RAX]) ||
1773             ((u32) (old >> 32) != (u32) ctxt->regs[VCPU_REGS_RDX])) {
1774                 ctxt->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1775                 ctxt->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1776                 ctxt->eflags &= ~EFLG_ZF;
1777         } else {
1778                 ctxt->dst.val64 = ((u64)ctxt->regs[VCPU_REGS_RCX] << 32) |
1779                         (u32) ctxt->regs[VCPU_REGS_RBX];
1780
1781                 ctxt->eflags |= EFLG_ZF;
1782         }
1783         return X86EMUL_CONTINUE;
1784 }
1785
1786 static int em_ret(struct x86_emulate_ctxt *ctxt)
1787 {
1788         ctxt->dst.type = OP_REG;
1789         ctxt->dst.addr.reg = &ctxt->_eip;
1790         ctxt->dst.bytes = ctxt->op_bytes;
1791         return em_pop(ctxt);
1792 }
1793
1794 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
1795 {
1796         int rc;
1797         unsigned long cs;
1798
1799         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
1800         if (rc != X86EMUL_CONTINUE)
1801                 return rc;
1802         if (ctxt->op_bytes == 4)
1803                 ctxt->_eip = (u32)ctxt->_eip;
1804         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1805         if (rc != X86EMUL_CONTINUE)
1806                 return rc;
1807         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1808         return rc;
1809 }
1810
1811 static int emulate_load_segment(struct x86_emulate_ctxt *ctxt, int seg)
1812 {
1813         unsigned short sel;
1814         int rc;
1815
1816         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1817
1818         rc = load_segment_descriptor(ctxt, sel, seg);
1819         if (rc != X86EMUL_CONTINUE)
1820                 return rc;
1821
1822         ctxt->dst.val = ctxt->src.val;
1823         return rc;
1824 }
1825
1826 static void
1827 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1828                         struct desc_struct *cs, struct desc_struct *ss)
1829 {
1830         u16 selector;
1831
1832         memset(cs, 0, sizeof(struct desc_struct));
1833         ctxt->ops->get_segment(ctxt, &selector, cs, NULL, VCPU_SREG_CS);
1834         memset(ss, 0, sizeof(struct desc_struct));
1835
1836         cs->l = 0;              /* will be adjusted later */
1837         set_desc_base(cs, 0);   /* flat segment */
1838         cs->g = 1;              /* 4kb granularity */
1839         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1840         cs->type = 0x0b;        /* Read, Execute, Accessed */
1841         cs->s = 1;
1842         cs->dpl = 0;            /* will be adjusted later */
1843         cs->p = 1;
1844         cs->d = 1;
1845
1846         set_desc_base(ss, 0);   /* flat segment */
1847         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1848         ss->g = 1;              /* 4kb granularity */
1849         ss->s = 1;
1850         ss->type = 0x03;        /* Read/Write, Accessed */
1851         ss->d = 1;              /* 32bit stack segment */
1852         ss->dpl = 0;
1853         ss->p = 1;
1854 }
1855
1856 static int em_syscall(struct x86_emulate_ctxt *ctxt)
1857 {
1858         struct x86_emulate_ops *ops = ctxt->ops;
1859         struct desc_struct cs, ss;
1860         u64 msr_data;
1861         u16 cs_sel, ss_sel;
1862         u64 efer = 0;
1863
1864         /* syscall is not available in real mode */
1865         if (ctxt->mode == X86EMUL_MODE_REAL ||
1866             ctxt->mode == X86EMUL_MODE_VM86)
1867                 return emulate_ud(ctxt);
1868
1869         ops->get_msr(ctxt, MSR_EFER, &efer);
1870         setup_syscalls_segments(ctxt, &cs, &ss);
1871
1872         ops->get_msr(ctxt, MSR_STAR, &msr_data);
1873         msr_data >>= 32;
1874         cs_sel = (u16)(msr_data & 0xfffc);
1875         ss_sel = (u16)(msr_data + 8);
1876
1877         if (efer & EFER_LMA) {
1878                 cs.d = 0;
1879                 cs.l = 1;
1880         }
1881         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
1882         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
1883
1884         ctxt->regs[VCPU_REGS_RCX] = ctxt->_eip;
1885         if (efer & EFER_LMA) {
1886 #ifdef CONFIG_X86_64
1887                 ctxt->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1888
1889                 ops->get_msr(ctxt,
1890                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1891                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1892                 ctxt->_eip = msr_data;
1893
1894                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
1895                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1896 #endif
1897         } else {
1898                 /* legacy mode */
1899                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
1900                 ctxt->_eip = (u32)msr_data;
1901
1902                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1903         }
1904
1905         return X86EMUL_CONTINUE;
1906 }
1907
1908 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
1909 {
1910         struct x86_emulate_ops *ops = ctxt->ops;
1911         struct desc_struct cs, ss;
1912         u64 msr_data;
1913         u16 cs_sel, ss_sel;
1914         u64 efer = 0;
1915
1916         ops->get_msr(ctxt, MSR_EFER, &efer);
1917         /* inject #GP if in real mode */
1918         if (ctxt->mode == X86EMUL_MODE_REAL)
1919                 return emulate_gp(ctxt, 0);
1920
1921         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1922         * Therefore, we inject an #UD.
1923         */
1924         if (ctxt->mode == X86EMUL_MODE_PROT64)
1925                 return emulate_ud(ctxt);
1926
1927         setup_syscalls_segments(ctxt, &cs, &ss);
1928
1929         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
1930         switch (ctxt->mode) {
1931         case X86EMUL_MODE_PROT32:
1932                 if ((msr_data & 0xfffc) == 0x0)
1933                         return emulate_gp(ctxt, 0);
1934                 break;
1935         case X86EMUL_MODE_PROT64:
1936                 if (msr_data == 0x0)
1937                         return emulate_gp(ctxt, 0);
1938                 break;
1939         }
1940
1941         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1942         cs_sel = (u16)msr_data;
1943         cs_sel &= ~SELECTOR_RPL_MASK;
1944         ss_sel = cs_sel + 8;
1945         ss_sel &= ~SELECTOR_RPL_MASK;
1946         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
1947                 cs.d = 0;
1948                 cs.l = 1;
1949         }
1950
1951         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
1952         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
1953
1954         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
1955         ctxt->_eip = msr_data;
1956
1957         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
1958         ctxt->regs[VCPU_REGS_RSP] = msr_data;
1959
1960         return X86EMUL_CONTINUE;
1961 }
1962
1963 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
1964 {
1965         struct x86_emulate_ops *ops = ctxt->ops;
1966         struct desc_struct cs, ss;
1967         u64 msr_data;
1968         int usermode;
1969         u16 cs_sel = 0, ss_sel = 0;
1970
1971         /* inject #GP if in real mode or Virtual 8086 mode */
1972         if (ctxt->mode == X86EMUL_MODE_REAL ||
1973             ctxt->mode == X86EMUL_MODE_VM86)
1974                 return emulate_gp(ctxt, 0);
1975
1976         setup_syscalls_segments(ctxt, &cs, &ss);
1977
1978         if ((ctxt->rex_prefix & 0x8) != 0x0)
1979                 usermode = X86EMUL_MODE_PROT64;
1980         else
1981                 usermode = X86EMUL_MODE_PROT32;
1982
1983         cs.dpl = 3;
1984         ss.dpl = 3;
1985         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
1986         switch (usermode) {
1987         case X86EMUL_MODE_PROT32:
1988                 cs_sel = (u16)(msr_data + 16);
1989                 if ((msr_data & 0xfffc) == 0x0)
1990                         return emulate_gp(ctxt, 0);
1991                 ss_sel = (u16)(msr_data + 24);
1992                 break;
1993         case X86EMUL_MODE_PROT64:
1994                 cs_sel = (u16)(msr_data + 32);
1995                 if (msr_data == 0x0)
1996                         return emulate_gp(ctxt, 0);
1997                 ss_sel = cs_sel + 8;
1998                 cs.d = 0;
1999                 cs.l = 1;
2000                 break;
2001         }
2002         cs_sel |= SELECTOR_RPL_MASK;
2003         ss_sel |= SELECTOR_RPL_MASK;
2004
2005         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2006         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2007
2008         ctxt->_eip = ctxt->regs[VCPU_REGS_RDX];
2009         ctxt->regs[VCPU_REGS_RSP] = ctxt->regs[VCPU_REGS_RCX];
2010
2011         return X86EMUL_CONTINUE;
2012 }
2013
2014 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2015 {
2016         int iopl;
2017         if (ctxt->mode == X86EMUL_MODE_REAL)
2018                 return false;
2019         if (ctxt->mode == X86EMUL_MODE_VM86)
2020                 return true;
2021         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2022         return ctxt->ops->cpl(ctxt) > iopl;
2023 }
2024
2025 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2026                                             u16 port, u16 len)
2027 {
2028         struct x86_emulate_ops *ops = ctxt->ops;
2029         struct desc_struct tr_seg;
2030         u32 base3;
2031         int r;
2032         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2033         unsigned mask = (1 << len) - 1;
2034         unsigned long base;
2035
2036         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2037         if (!tr_seg.p)
2038                 return false;
2039         if (desc_limit_scaled(&tr_seg) < 103)
2040                 return false;
2041         base = get_desc_base(&tr_seg);
2042 #ifdef CONFIG_X86_64
2043         base |= ((u64)base3) << 32;
2044 #endif
2045         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2046         if (r != X86EMUL_CONTINUE)
2047                 return false;
2048         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2049                 return false;
2050         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2051         if (r != X86EMUL_CONTINUE)
2052                 return false;
2053         if ((perm >> bit_idx) & mask)
2054                 return false;
2055         return true;
2056 }
2057
2058 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2059                                  u16 port, u16 len)
2060 {
2061         if (ctxt->perm_ok)
2062                 return true;
2063
2064         if (emulator_bad_iopl(ctxt))
2065                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2066                         return false;
2067
2068         ctxt->perm_ok = true;
2069
2070         return true;
2071 }
2072
2073 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2074                                 struct tss_segment_16 *tss)
2075 {
2076         tss->ip = ctxt->_eip;
2077         tss->flag = ctxt->eflags;
2078         tss->ax = ctxt->regs[VCPU_REGS_RAX];
2079         tss->cx = ctxt->regs[VCPU_REGS_RCX];
2080         tss->dx = ctxt->regs[VCPU_REGS_RDX];
2081         tss->bx = ctxt->regs[VCPU_REGS_RBX];
2082         tss->sp = ctxt->regs[VCPU_REGS_RSP];
2083         tss->bp = ctxt->regs[VCPU_REGS_RBP];
2084         tss->si = ctxt->regs[VCPU_REGS_RSI];
2085         tss->di = ctxt->regs[VCPU_REGS_RDI];
2086
2087         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2088         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2089         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2090         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2091         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2092 }
2093
2094 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2095                                  struct tss_segment_16 *tss)
2096 {
2097         int ret;
2098
2099         ctxt->_eip = tss->ip;
2100         ctxt->eflags = tss->flag | 2;
2101         ctxt->regs[VCPU_REGS_RAX] = tss->ax;
2102         ctxt->regs[VCPU_REGS_RCX] = tss->cx;
2103         ctxt->regs[VCPU_REGS_RDX] = tss->dx;
2104         ctxt->regs[VCPU_REGS_RBX] = tss->bx;
2105         ctxt->regs[VCPU_REGS_RSP] = tss->sp;
2106         ctxt->regs[VCPU_REGS_RBP] = tss->bp;
2107         ctxt->regs[VCPU_REGS_RSI] = tss->si;
2108         ctxt->regs[VCPU_REGS_RDI] = tss->di;
2109
2110         /*
2111          * SDM says that segment selectors are loaded before segment
2112          * descriptors
2113          */
2114         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2115         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2116         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2117         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2118         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2119
2120         /*
2121          * Now load segment descriptors. If fault happenes at this stage
2122          * it is handled in a context of new task
2123          */
2124         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2125         if (ret != X86EMUL_CONTINUE)
2126                 return ret;
2127         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2128         if (ret != X86EMUL_CONTINUE)
2129                 return ret;
2130         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2131         if (ret != X86EMUL_CONTINUE)
2132                 return ret;
2133         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2134         if (ret != X86EMUL_CONTINUE)
2135                 return ret;
2136         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2137         if (ret != X86EMUL_CONTINUE)
2138                 return ret;
2139
2140         return X86EMUL_CONTINUE;
2141 }
2142
2143 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2144                           u16 tss_selector, u16 old_tss_sel,
2145                           ulong old_tss_base, struct desc_struct *new_desc)
2146 {
2147         struct x86_emulate_ops *ops = ctxt->ops;
2148         struct tss_segment_16 tss_seg;
2149         int ret;
2150         u32 new_tss_base = get_desc_base(new_desc);
2151
2152         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2153                             &ctxt->exception);
2154         if (ret != X86EMUL_CONTINUE)
2155                 /* FIXME: need to provide precise fault address */
2156                 return ret;
2157
2158         save_state_to_tss16(ctxt, &tss_seg);
2159
2160         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2161                              &ctxt->exception);
2162         if (ret != X86EMUL_CONTINUE)
2163                 /* FIXME: need to provide precise fault address */
2164                 return ret;
2165
2166         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2167                             &ctxt->exception);
2168         if (ret != X86EMUL_CONTINUE)
2169                 /* FIXME: need to provide precise fault address */
2170                 return ret;
2171
2172         if (old_tss_sel != 0xffff) {
2173                 tss_seg.prev_task_link = old_tss_sel;
2174
2175                 ret = ops->write_std(ctxt, new_tss_base,
2176                                      &tss_seg.prev_task_link,
2177                                      sizeof tss_seg.prev_task_link,
2178                                      &ctxt->exception);
2179                 if (ret != X86EMUL_CONTINUE)
2180                         /* FIXME: need to provide precise fault address */
2181                         return ret;
2182         }
2183
2184         return load_state_from_tss16(ctxt, &tss_seg);
2185 }
2186
2187 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2188                                 struct tss_segment_32 *tss)
2189 {
2190         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2191         tss->eip = ctxt->_eip;
2192         tss->eflags = ctxt->eflags;
2193         tss->eax = ctxt->regs[VCPU_REGS_RAX];
2194         tss->ecx = ctxt->regs[VCPU_REGS_RCX];
2195         tss->edx = ctxt->regs[VCPU_REGS_RDX];
2196         tss->ebx = ctxt->regs[VCPU_REGS_RBX];
2197         tss->esp = ctxt->regs[VCPU_REGS_RSP];
2198         tss->ebp = ctxt->regs[VCPU_REGS_RBP];
2199         tss->esi = ctxt->regs[VCPU_REGS_RSI];
2200         tss->edi = ctxt->regs[VCPU_REGS_RDI];
2201
2202         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2203         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2204         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2205         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2206         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2207         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2208         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2209 }
2210
2211 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2212                                  struct tss_segment_32 *tss)
2213 {
2214         int ret;
2215
2216         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2217                 return emulate_gp(ctxt, 0);
2218         ctxt->_eip = tss->eip;
2219         ctxt->eflags = tss->eflags | 2;
2220         ctxt->regs[VCPU_REGS_RAX] = tss->eax;
2221         ctxt->regs[VCPU_REGS_RCX] = tss->ecx;
2222         ctxt->regs[VCPU_REGS_RDX] = tss->edx;
2223         ctxt->regs[VCPU_REGS_RBX] = tss->ebx;
2224         ctxt->regs[VCPU_REGS_RSP] = tss->esp;
2225         ctxt->regs[VCPU_REGS_RBP] = tss->ebp;
2226         ctxt->regs[VCPU_REGS_RSI] = tss->esi;
2227         ctxt->regs[VCPU_REGS_RDI] = tss->edi;
2228
2229         /*
2230          * SDM says that segment selectors are loaded before segment
2231          * descriptors
2232          */
2233         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2234         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2235         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2236         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2237         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2238         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2239         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2240
2241         /*
2242          * Now load segment descriptors. If fault happenes at this stage
2243          * it is handled in a context of new task
2244          */
2245         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2246         if (ret != X86EMUL_CONTINUE)
2247                 return ret;
2248         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2249         if (ret != X86EMUL_CONTINUE)
2250                 return ret;
2251         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2252         if (ret != X86EMUL_CONTINUE)
2253                 return ret;
2254         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2255         if (ret != X86EMUL_CONTINUE)
2256                 return ret;
2257         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2258         if (ret != X86EMUL_CONTINUE)
2259                 return ret;
2260         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2261         if (ret != X86EMUL_CONTINUE)
2262                 return ret;
2263         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2264         if (ret != X86EMUL_CONTINUE)
2265                 return ret;
2266
2267         return X86EMUL_CONTINUE;
2268 }
2269
2270 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2271                           u16 tss_selector, u16 old_tss_sel,
2272                           ulong old_tss_base, struct desc_struct *new_desc)
2273 {
2274         struct x86_emulate_ops *ops = ctxt->ops;
2275         struct tss_segment_32 tss_seg;
2276         int ret;
2277         u32 new_tss_base = get_desc_base(new_desc);
2278
2279         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2280                             &ctxt->exception);
2281         if (ret != X86EMUL_CONTINUE)
2282                 /* FIXME: need to provide precise fault address */
2283                 return ret;
2284
2285         save_state_to_tss32(ctxt, &tss_seg);
2286
2287         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2288                              &ctxt->exception);
2289         if (ret != X86EMUL_CONTINUE)
2290                 /* FIXME: need to provide precise fault address */
2291                 return ret;
2292
2293         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2294                             &ctxt->exception);
2295         if (ret != X86EMUL_CONTINUE)
2296                 /* FIXME: need to provide precise fault address */
2297                 return ret;
2298
2299         if (old_tss_sel != 0xffff) {
2300                 tss_seg.prev_task_link = old_tss_sel;
2301
2302                 ret = ops->write_std(ctxt, new_tss_base,
2303                                      &tss_seg.prev_task_link,
2304                                      sizeof tss_seg.prev_task_link,
2305                                      &ctxt->exception);
2306                 if (ret != X86EMUL_CONTINUE)
2307                         /* FIXME: need to provide precise fault address */
2308                         return ret;
2309         }
2310
2311         return load_state_from_tss32(ctxt, &tss_seg);
2312 }
2313
2314 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2315                                    u16 tss_selector, int reason,
2316                                    bool has_error_code, u32 error_code)
2317 {
2318         struct x86_emulate_ops *ops = ctxt->ops;
2319         struct desc_struct curr_tss_desc, next_tss_desc;
2320         int ret;
2321         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2322         ulong old_tss_base =
2323                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2324         u32 desc_limit;
2325
2326         /* FIXME: old_tss_base == ~0 ? */
2327
2328         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2329         if (ret != X86EMUL_CONTINUE)
2330                 return ret;
2331         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2332         if (ret != X86EMUL_CONTINUE)
2333                 return ret;
2334
2335         /* FIXME: check that next_tss_desc is tss */
2336
2337         if (reason != TASK_SWITCH_IRET) {
2338                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2339                     ops->cpl(ctxt) > next_tss_desc.dpl)
2340                         return emulate_gp(ctxt, 0);
2341         }
2342
2343         desc_limit = desc_limit_scaled(&next_tss_desc);
2344         if (!next_tss_desc.p ||
2345             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2346              desc_limit < 0x2b)) {
2347                 emulate_ts(ctxt, tss_selector & 0xfffc);
2348                 return X86EMUL_PROPAGATE_FAULT;
2349         }
2350
2351         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2352                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2353                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2354         }
2355
2356         if (reason == TASK_SWITCH_IRET)
2357                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2358
2359         /* set back link to prev task only if NT bit is set in eflags
2360            note that old_tss_sel is not used afetr this point */
2361         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2362                 old_tss_sel = 0xffff;
2363
2364         if (next_tss_desc.type & 8)
2365                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2366                                      old_tss_base, &next_tss_desc);
2367         else
2368                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2369                                      old_tss_base, &next_tss_desc);
2370         if (ret != X86EMUL_CONTINUE)
2371                 return ret;
2372
2373         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2374                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2375
2376         if (reason != TASK_SWITCH_IRET) {
2377                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2378                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2379         }
2380
2381         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2382         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2383
2384         if (has_error_code) {
2385                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2386                 ctxt->lock_prefix = 0;
2387                 ctxt->src.val = (unsigned long) error_code;
2388                 ret = em_push(ctxt);
2389         }
2390
2391         return ret;
2392 }
2393
2394 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2395                          u16 tss_selector, int reason,
2396                          bool has_error_code, u32 error_code)
2397 {
2398         int rc;
2399
2400         ctxt->_eip = ctxt->eip;
2401         ctxt->dst.type = OP_NONE;
2402
2403         rc = emulator_do_task_switch(ctxt, tss_selector, reason,
2404                                      has_error_code, error_code);
2405
2406         if (rc == X86EMUL_CONTINUE)
2407                 ctxt->eip = ctxt->_eip;
2408
2409         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2410 }
2411
2412 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2413                             int reg, struct operand *op)
2414 {
2415         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2416
2417         register_address_increment(ctxt, &ctxt->regs[reg], df * op->bytes);
2418         op->addr.mem.ea = register_address(ctxt, ctxt->regs[reg]);
2419         op->addr.mem.seg = seg;
2420 }
2421
2422 static int em_das(struct x86_emulate_ctxt *ctxt)
2423 {
2424         u8 al, old_al;
2425         bool af, cf, old_cf;
2426
2427         cf = ctxt->eflags & X86_EFLAGS_CF;
2428         al = ctxt->dst.val;
2429
2430         old_al = al;
2431         old_cf = cf;
2432         cf = false;
2433         af = ctxt->eflags & X86_EFLAGS_AF;
2434         if ((al & 0x0f) > 9 || af) {
2435                 al -= 6;
2436                 cf = old_cf | (al >= 250);
2437                 af = true;
2438         } else {
2439                 af = false;
2440         }
2441         if (old_al > 0x99 || old_cf) {
2442                 al -= 0x60;
2443                 cf = true;
2444         }
2445
2446         ctxt->dst.val = al;
2447         /* Set PF, ZF, SF */
2448         ctxt->src.type = OP_IMM;
2449         ctxt->src.val = 0;
2450         ctxt->src.bytes = 1;
2451         emulate_2op_SrcV(ctxt, "or");
2452         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2453         if (cf)
2454                 ctxt->eflags |= X86_EFLAGS_CF;
2455         if (af)
2456                 ctxt->eflags |= X86_EFLAGS_AF;
2457         return X86EMUL_CONTINUE;
2458 }
2459
2460 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2461 {
2462         u16 sel, old_cs;
2463         ulong old_eip;
2464         int rc;
2465
2466         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2467         old_eip = ctxt->_eip;
2468
2469         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2470         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2471                 return X86EMUL_CONTINUE;
2472
2473         ctxt->_eip = 0;
2474         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2475
2476         ctxt->src.val = old_cs;
2477         rc = em_push(ctxt);
2478         if (rc != X86EMUL_CONTINUE)
2479                 return rc;
2480
2481         ctxt->src.val = old_eip;
2482         return em_push(ctxt);
2483 }
2484
2485 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2486 {
2487         int rc;
2488
2489         ctxt->dst.type = OP_REG;
2490         ctxt->dst.addr.reg = &ctxt->_eip;
2491         ctxt->dst.bytes = ctxt->op_bytes;
2492         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2493         if (rc != X86EMUL_CONTINUE)
2494                 return rc;
2495         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], ctxt->src.val);
2496         return X86EMUL_CONTINUE;
2497 }
2498
2499 static int em_add(struct x86_emulate_ctxt *ctxt)
2500 {
2501         emulate_2op_SrcV(ctxt, "add");
2502         return X86EMUL_CONTINUE;
2503 }
2504
2505 static int em_or(struct x86_emulate_ctxt *ctxt)
2506 {
2507         emulate_2op_SrcV(ctxt, "or");
2508         return X86EMUL_CONTINUE;
2509 }
2510
2511 static int em_adc(struct x86_emulate_ctxt *ctxt)
2512 {
2513         emulate_2op_SrcV(ctxt, "adc");
2514         return X86EMUL_CONTINUE;
2515 }
2516
2517 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2518 {
2519         emulate_2op_SrcV(ctxt, "sbb");
2520         return X86EMUL_CONTINUE;
2521 }
2522
2523 static int em_and(struct x86_emulate_ctxt *ctxt)
2524 {
2525         emulate_2op_SrcV(ctxt, "and");
2526         return X86EMUL_CONTINUE;
2527 }
2528
2529 static int em_sub(struct x86_emulate_ctxt *ctxt)
2530 {
2531         emulate_2op_SrcV(ctxt, "sub");
2532         return X86EMUL_CONTINUE;
2533 }
2534
2535 static int em_xor(struct x86_emulate_ctxt *ctxt)
2536 {
2537         emulate_2op_SrcV(ctxt, "xor");
2538         return X86EMUL_CONTINUE;
2539 }
2540
2541 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2542 {
2543         emulate_2op_SrcV(ctxt, "cmp");
2544         /* Disable writeback. */
2545         ctxt->dst.type = OP_NONE;
2546         return X86EMUL_CONTINUE;
2547 }
2548
2549 static int em_test(struct x86_emulate_ctxt *ctxt)
2550 {
2551         emulate_2op_SrcV(ctxt, "test");
2552         /* Disable writeback. */
2553         ctxt->dst.type = OP_NONE;
2554         return X86EMUL_CONTINUE;
2555 }
2556
2557 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2558 {
2559         /* Write back the register source. */
2560         ctxt->src.val = ctxt->dst.val;
2561         write_register_operand(&ctxt->src);
2562
2563         /* Write back the memory destination with implicit LOCK prefix. */
2564         ctxt->dst.val = ctxt->src.orig_val;
2565         ctxt->lock_prefix = 1;
2566         return X86EMUL_CONTINUE;
2567 }
2568
2569 static int em_imul(struct x86_emulate_ctxt *ctxt)
2570 {
2571         emulate_2op_SrcV_nobyte(ctxt, "imul");
2572         return X86EMUL_CONTINUE;
2573 }
2574
2575 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2576 {
2577         ctxt->dst.val = ctxt->src2.val;
2578         return em_imul(ctxt);
2579 }
2580
2581 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2582 {
2583         ctxt->dst.type = OP_REG;
2584         ctxt->dst.bytes = ctxt->src.bytes;
2585         ctxt->dst.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
2586         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2587
2588         return X86EMUL_CONTINUE;
2589 }
2590
2591 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2592 {
2593         u64 tsc = 0;
2594
2595         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2596         ctxt->regs[VCPU_REGS_RAX] = (u32)tsc;
2597         ctxt->regs[VCPU_REGS_RDX] = tsc >> 32;
2598         return X86EMUL_CONTINUE;
2599 }
2600
2601 static int em_mov(struct x86_emulate_ctxt *ctxt)
2602 {
2603         ctxt->dst.val = ctxt->src.val;
2604         return X86EMUL_CONTINUE;
2605 }
2606
2607 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
2608 {
2609         if (ctxt->modrm_reg > VCPU_SREG_GS)
2610                 return emulate_ud(ctxt);
2611
2612         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
2613         return X86EMUL_CONTINUE;
2614 }
2615
2616 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
2617 {
2618         u16 sel = ctxt->src.val;
2619
2620         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
2621                 return emulate_ud(ctxt);
2622
2623         if (ctxt->modrm_reg == VCPU_SREG_SS)
2624                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2625
2626         /* Disable writeback. */
2627         ctxt->dst.type = OP_NONE;
2628         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
2629 }
2630
2631 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2632 {
2633         memcpy(&ctxt->dst.vec_val, &ctxt->src.vec_val, ctxt->op_bytes);
2634         return X86EMUL_CONTINUE;
2635 }
2636
2637 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
2638 {
2639         int rc;
2640         ulong linear;
2641
2642         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
2643         if (rc == X86EMUL_CONTINUE)
2644                 ctxt->ops->invlpg(ctxt, linear);
2645         /* Disable writeback. */
2646         ctxt->dst.type = OP_NONE;
2647         return X86EMUL_CONTINUE;
2648 }
2649
2650 static int em_clts(struct x86_emulate_ctxt *ctxt)
2651 {
2652         ulong cr0;
2653
2654         cr0 = ctxt->ops->get_cr(ctxt, 0);
2655         cr0 &= ~X86_CR0_TS;
2656         ctxt->ops->set_cr(ctxt, 0, cr0);
2657         return X86EMUL_CONTINUE;
2658 }
2659
2660 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
2661 {
2662         int rc;
2663
2664         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
2665                 return X86EMUL_UNHANDLEABLE;
2666
2667         rc = ctxt->ops->fix_hypercall(ctxt);
2668         if (rc != X86EMUL_CONTINUE)
2669                 return rc;
2670
2671         /* Let the processor re-execute the fixed hypercall */
2672         ctxt->_eip = ctxt->eip;
2673         /* Disable writeback. */
2674         ctxt->dst.type = OP_NONE;
2675         return X86EMUL_CONTINUE;
2676 }
2677
2678 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
2679 {
2680         struct desc_ptr desc_ptr;
2681         int rc;
2682
2683         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2684                              &desc_ptr.size, &desc_ptr.address,
2685                              ctxt->op_bytes);
2686         if (rc != X86EMUL_CONTINUE)
2687                 return rc;
2688         ctxt->ops->set_gdt(ctxt, &desc_ptr);
2689         /* Disable writeback. */
2690         ctxt->dst.type = OP_NONE;
2691         return X86EMUL_CONTINUE;
2692 }
2693
2694 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
2695 {
2696         int rc;
2697
2698         rc = ctxt->ops->fix_hypercall(ctxt);
2699
2700         /* Disable writeback. */
2701         ctxt->dst.type = OP_NONE;
2702         return rc;
2703 }
2704
2705 static int em_lidt(struct x86_emulate_ctxt *ctxt)
2706 {
2707         struct desc_ptr desc_ptr;
2708         int rc;
2709
2710         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2711                              &desc_ptr.size, &desc_ptr.address,
2712                              ctxt->op_bytes);
2713         if (rc != X86EMUL_CONTINUE)
2714                 return rc;
2715         ctxt->ops->set_idt(ctxt, &desc_ptr);
2716         /* Disable writeback. */
2717         ctxt->dst.type = OP_NONE;
2718         return X86EMUL_CONTINUE;
2719 }
2720
2721 static int em_smsw(struct x86_emulate_ctxt *ctxt)
2722 {
2723         ctxt->dst.bytes = 2;
2724         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
2725         return X86EMUL_CONTINUE;
2726 }
2727
2728 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
2729 {
2730         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
2731                           | (ctxt->src.val & 0x0f));
2732         ctxt->dst.type = OP_NONE;
2733         return X86EMUL_CONTINUE;
2734 }
2735
2736 static int em_loop(struct x86_emulate_ctxt *ctxt)
2737 {
2738         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
2739         if ((address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) != 0) &&
2740             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
2741                 jmp_rel(ctxt, ctxt->src.val);
2742
2743         return X86EMUL_CONTINUE;
2744 }
2745
2746 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
2747 {
2748         if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0)
2749                 jmp_rel(ctxt, ctxt->src.val);
2750
2751         return X86EMUL_CONTINUE;
2752 }
2753
2754 static int em_cli(struct x86_emulate_ctxt *ctxt)
2755 {
2756         if (emulator_bad_iopl(ctxt))
2757                 return emulate_gp(ctxt, 0);
2758
2759         ctxt->eflags &= ~X86_EFLAGS_IF;
2760         return X86EMUL_CONTINUE;
2761 }
2762
2763 static int em_sti(struct x86_emulate_ctxt *ctxt)
2764 {
2765         if (emulator_bad_iopl(ctxt))
2766                 return emulate_gp(ctxt, 0);
2767
2768         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
2769         ctxt->eflags |= X86_EFLAGS_IF;
2770         return X86EMUL_CONTINUE;
2771 }
2772
2773 static bool valid_cr(int nr)
2774 {
2775         switch (nr) {
2776         case 0:
2777         case 2 ... 4:
2778         case 8:
2779                 return true;
2780         default:
2781                 return false;
2782         }
2783 }
2784
2785 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
2786 {
2787         if (!valid_cr(ctxt->modrm_reg))
2788                 return emulate_ud(ctxt);
2789
2790         return X86EMUL_CONTINUE;
2791 }
2792
2793 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
2794 {
2795         u64 new_val = ctxt->src.val64;
2796         int cr = ctxt->modrm_reg;
2797         u64 efer = 0;
2798
2799         static u64 cr_reserved_bits[] = {
2800                 0xffffffff00000000ULL,
2801                 0, 0, 0, /* CR3 checked later */
2802                 CR4_RESERVED_BITS,
2803                 0, 0, 0,
2804                 CR8_RESERVED_BITS,
2805         };
2806
2807         if (!valid_cr(cr))
2808                 return emulate_ud(ctxt);
2809
2810         if (new_val & cr_reserved_bits[cr])
2811                 return emulate_gp(ctxt, 0);
2812
2813         switch (cr) {
2814         case 0: {
2815                 u64 cr4;
2816                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
2817                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
2818                         return emulate_gp(ctxt, 0);
2819
2820                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2821                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2822
2823                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
2824                     !(cr4 & X86_CR4_PAE))
2825                         return emulate_gp(ctxt, 0);
2826
2827                 break;
2828                 }
2829         case 3: {
2830                 u64 rsvd = 0;
2831
2832                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2833                 if (efer & EFER_LMA)
2834                         rsvd = CR3_L_MODE_RESERVED_BITS;
2835                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
2836                         rsvd = CR3_PAE_RESERVED_BITS;
2837                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
2838                         rsvd = CR3_NONPAE_RESERVED_BITS;
2839
2840                 if (new_val & rsvd)
2841                         return emulate_gp(ctxt, 0);
2842
2843                 break;
2844                 }
2845         case 4: {
2846                 u64 cr4;
2847
2848                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2849                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2850
2851                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
2852                         return emulate_gp(ctxt, 0);
2853
2854                 break;
2855                 }
2856         }
2857
2858         return X86EMUL_CONTINUE;
2859 }
2860
2861 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
2862 {
2863         unsigned long dr7;
2864
2865         ctxt->ops->get_dr(ctxt, 7, &dr7);
2866
2867         /* Check if DR7.Global_Enable is set */
2868         return dr7 & (1 << 13);
2869 }
2870
2871 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
2872 {
2873         int dr = ctxt->modrm_reg;
2874         u64 cr4;
2875
2876         if (dr > 7)
2877                 return emulate_ud(ctxt);
2878
2879         cr4 = ctxt->ops->get_cr(ctxt, 4);
2880         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
2881                 return emulate_ud(ctxt);
2882
2883         if (check_dr7_gd(ctxt))
2884                 return emulate_db(ctxt);
2885
2886         return X86EMUL_CONTINUE;
2887 }
2888
2889 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
2890 {
2891         u64 new_val = ctxt->src.val64;
2892         int dr = ctxt->modrm_reg;
2893
2894         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
2895                 return emulate_gp(ctxt, 0);
2896
2897         return check_dr_read(ctxt);
2898 }
2899
2900 static int check_svme(struct x86_emulate_ctxt *ctxt)
2901 {
2902         u64 efer;
2903
2904         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2905
2906         if (!(efer & EFER_SVME))
2907                 return emulate_ud(ctxt);
2908
2909         return X86EMUL_CONTINUE;
2910 }
2911
2912 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
2913 {
2914         u64 rax = ctxt->regs[VCPU_REGS_RAX];
2915
2916         /* Valid physical address? */
2917         if (rax & 0xffff000000000000ULL)
2918                 return emulate_gp(ctxt, 0);
2919
2920         return check_svme(ctxt);
2921 }
2922
2923 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
2924 {
2925         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
2926
2927         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
2928                 return emulate_ud(ctxt);
2929
2930         return X86EMUL_CONTINUE;
2931 }
2932
2933 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
2934 {
2935         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
2936         u64 rcx = ctxt->regs[VCPU_REGS_RCX];
2937
2938         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
2939             (rcx > 3))
2940                 return emulate_gp(ctxt, 0);
2941
2942         return X86EMUL_CONTINUE;
2943 }
2944
2945 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
2946 {
2947         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
2948         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
2949                 return emulate_gp(ctxt, 0);
2950
2951         return X86EMUL_CONTINUE;
2952 }
2953
2954 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
2955 {
2956         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
2957         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
2958                 return emulate_gp(ctxt, 0);
2959
2960         return X86EMUL_CONTINUE;
2961 }
2962
2963 #define D(_y) { .flags = (_y) }
2964 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
2965 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
2966                       .check_perm = (_p) }
2967 #define N    D(0)
2968 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
2969 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2970 #define GD(_f, _g) { .flags = ((_f) | GroupDual), .u.gdual = (_g) }
2971 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2972 #define II(_f, _e, _i) \
2973         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
2974 #define IIP(_f, _e, _i, _p) \
2975         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
2976           .check_perm = (_p) }
2977 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
2978
2979 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
2980 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
2981 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
2982
2983 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
2984                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
2985                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
2986
2987 static struct opcode group7_rm1[] = {
2988         DI(SrcNone | ModRM | Priv, monitor),
2989         DI(SrcNone | ModRM | Priv, mwait),
2990         N, N, N, N, N, N,
2991 };
2992
2993 static struct opcode group7_rm3[] = {
2994         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
2995         II(SrcNone | ModRM | Prot | VendorSpecific, em_vmmcall, vmmcall),
2996         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
2997         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
2998         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
2999         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
3000         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
3001         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
3002 };
3003
3004 static struct opcode group7_rm7[] = {
3005         N,
3006         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
3007         N, N, N, N, N, N,
3008 };
3009
3010 static struct opcode group1[] = {
3011         I(Lock, em_add),
3012         I(Lock, em_or),
3013         I(Lock, em_adc),
3014         I(Lock, em_sbb),
3015         I(Lock, em_and),
3016         I(Lock, em_sub),
3017         I(Lock, em_xor),
3018         I(0, em_cmp),
3019 };
3020
3021 static struct opcode group1A[] = {
3022         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
3023 };
3024
3025 static struct opcode group3[] = {
3026         I(DstMem | SrcImm | ModRM, em_test),
3027         I(DstMem | SrcImm | ModRM, em_test),
3028         I(DstMem | SrcNone | ModRM | Lock, em_not),
3029         I(DstMem | SrcNone | ModRM | Lock, em_neg),
3030         I(SrcMem | ModRM, em_mul_ex),
3031         I(SrcMem | ModRM, em_imul_ex),
3032         I(SrcMem | ModRM, em_div_ex),
3033         I(SrcMem | ModRM, em_idiv_ex),
3034 };
3035
3036 static struct opcode group4[] = {
3037         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
3038         N, N, N, N, N, N,
3039 };
3040
3041 static struct opcode group5[] = {
3042         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
3043         D(SrcMem | ModRM | Stack),
3044         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
3045         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
3046         D(SrcMem | ModRM | Stack), N,
3047 };
3048
3049 static struct opcode group6[] = {
3050         DI(ModRM | Prot,        sldt),
3051         DI(ModRM | Prot,        str),
3052         DI(ModRM | Prot | Priv, lldt),
3053         DI(ModRM | Prot | Priv, ltr),
3054         N, N, N, N,
3055 };
3056
3057 static struct group_dual group7 = { {
3058         DI(ModRM | Mov | DstMem | Priv, sgdt),
3059         DI(ModRM | Mov | DstMem | Priv, sidt),
3060         II(ModRM | SrcMem | Priv, em_lgdt, lgdt),
3061         II(ModRM | SrcMem | Priv, em_lidt, lidt),
3062         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3063         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw),
3064         II(SrcMem | ModRM | ByteOp | Priv | NoAccess, em_invlpg, invlpg),
3065 }, {
3066         I(SrcNone | ModRM | Priv | VendorSpecific, em_vmcall),
3067         EXT(0, group7_rm1),
3068         N, EXT(0, group7_rm3),
3069         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3070         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw), EXT(0, group7_rm7),
3071 } };
3072
3073 static struct opcode group8[] = {
3074         N, N, N, N,
3075         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
3076         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
3077 };
3078
3079 static struct group_dual group9 = { {
3080         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
3081 }, {
3082         N, N, N, N, N, N, N, N,
3083 } };
3084
3085 static struct opcode group11[] = {
3086         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
3087 };
3088
3089 static struct gprefix pfx_0f_6f_0f_7f = {
3090         N, N, N, I(Sse, em_movdqu),
3091 };
3092
3093 static struct opcode opcode_table[256] = {
3094         /* 0x00 - 0x07 */
3095         I6ALU(Lock, em_add),
3096         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
3097         /* 0x08 - 0x0F */
3098         I6ALU(Lock, em_or),
3099         D(ImplicitOps | Stack | No64), N,
3100         /* 0x10 - 0x17 */
3101         I6ALU(Lock, em_adc),
3102         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
3103         /* 0x18 - 0x1F */
3104         I6ALU(Lock, em_sbb),
3105         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
3106         /* 0x20 - 0x27 */
3107         I6ALU(Lock, em_and), N, N,
3108         /* 0x28 - 0x2F */
3109         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3110         /* 0x30 - 0x37 */
3111         I6ALU(Lock, em_xor), N, N,
3112         /* 0x38 - 0x3F */
3113         I6ALU(0, em_cmp), N, N,
3114         /* 0x40 - 0x4F */
3115         X16(D(DstReg)),
3116         /* 0x50 - 0x57 */
3117         X8(I(SrcReg | Stack, em_push)),
3118         /* 0x58 - 0x5F */
3119         X8(I(DstReg | Stack, em_pop)),
3120         /* 0x60 - 0x67 */
3121         I(ImplicitOps | Stack | No64, em_pusha),
3122         I(ImplicitOps | Stack | No64, em_popa),
3123         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3124         N, N, N, N,
3125         /* 0x68 - 0x6F */
3126         I(SrcImm | Mov | Stack, em_push),
3127         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3128         I(SrcImmByte | Mov | Stack, em_push),
3129         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3130         D2bvIP(DstDI | SrcDX | Mov | String, ins, check_perm_in), /* insb, insw/insd */
3131         D2bvIP(SrcSI | DstDX | String, outs, check_perm_out), /* outsb, outsw/outsd */
3132         /* 0x70 - 0x7F */
3133         X16(D(SrcImmByte)),
3134         /* 0x80 - 0x87 */
3135         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
3136         G(DstMem | SrcImm | ModRM | Group, group1),
3137         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
3138         G(DstMem | SrcImmByte | ModRM | Group, group1),
3139         I2bv(DstMem | SrcReg | ModRM, em_test),
3140         I2bv(DstMem | SrcReg | ModRM | Lock, em_xchg),
3141         /* 0x88 - 0x8F */
3142         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
3143         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3144         I(DstMem | SrcNone | ModRM | Mov, em_mov_rm_sreg),
3145         D(ModRM | SrcMem | NoAccess | DstReg),
3146         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3147         G(0, group1A),
3148         /* 0x90 - 0x97 */
3149         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3150         /* 0x98 - 0x9F */
3151         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3152         I(SrcImmFAddr | No64, em_call_far), N,
3153         II(ImplicitOps | Stack, em_pushf, pushf),
3154         II(ImplicitOps | Stack, em_popf, popf), N, N,
3155         /* 0xA0 - 0xA7 */
3156         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3157         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
3158         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3159         I2bv(SrcSI | DstDI | String, em_cmp),
3160         /* 0xA8 - 0xAF */
3161         I2bv(DstAcc | SrcImm, em_test),
3162         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3163         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3164         I2bv(SrcAcc | DstDI | String, em_cmp),
3165         /* 0xB0 - 0xB7 */
3166         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3167         /* 0xB8 - 0xBF */
3168         X8(I(DstReg | SrcImm | Mov, em_mov)),
3169         /* 0xC0 - 0xC7 */
3170         D2bv(DstMem | SrcImmByte | ModRM),
3171         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3172         I(ImplicitOps | Stack, em_ret),
3173         D(DstReg | SrcMemFAddr | ModRM | No64), D(DstReg | SrcMemFAddr | ModRM | No64),
3174         G(ByteOp, group11), G(0, group11),
3175         /* 0xC8 - 0xCF */
3176         N, N, N, I(ImplicitOps | Stack, em_ret_far),
3177         D(ImplicitOps), DI(SrcImmByte, intn),
3178         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3179         /* 0xD0 - 0xD7 */
3180         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3181         N, N, N, N,
3182         /* 0xD8 - 0xDF */
3183         N, N, N, N, N, N, N, N,
3184         /* 0xE0 - 0xE7 */
3185         X3(I(SrcImmByte, em_loop)),
3186         I(SrcImmByte, em_jcxz),
3187         D2bvIP(SrcImmUByte | DstAcc, in,  check_perm_in),
3188         D2bvIP(SrcAcc | DstImmUByte, out, check_perm_out),
3189         /* 0xE8 - 0xEF */
3190         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
3191         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3192         D2bvIP(SrcDX | DstAcc, in,  check_perm_in),
3193         D2bvIP(SrcAcc | DstDX, out, check_perm_out),
3194         /* 0xF0 - 0xF7 */
3195         N, DI(ImplicitOps, icebp), N, N,
3196         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3197         G(ByteOp, group3), G(0, group3),
3198         /* 0xF8 - 0xFF */
3199         D(ImplicitOps), D(ImplicitOps),
3200         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3201         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3202 };
3203
3204 static struct opcode twobyte_table[256] = {
3205         /* 0x00 - 0x0F */
3206         G(0, group6), GD(0, &group7), N, N,
3207         N, I(ImplicitOps | VendorSpecific, em_syscall),
3208         II(ImplicitOps | Priv, em_clts, clts), N,
3209         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3210         N, D(ImplicitOps | ModRM), N, N,
3211         /* 0x10 - 0x1F */
3212         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3213         /* 0x20 - 0x2F */
3214         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3215         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3216         DIP(ModRM | SrcMem | Priv | Op3264, cr_write, check_cr_write),
3217         DIP(ModRM | SrcMem | Priv | Op3264, dr_write, check_dr_write),
3218         N, N, N, N,
3219         N, N, N, N, N, N, N, N,
3220         /* 0x30 - 0x3F */
3221         DI(ImplicitOps | Priv, wrmsr),
3222         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3223         DI(ImplicitOps | Priv, rdmsr),
3224         DIP(ImplicitOps | Priv, rdpmc, check_rdpmc),
3225         I(ImplicitOps | VendorSpecific, em_sysenter),
3226         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3227         N, N,
3228         N, N, N, N, N, N, N, N,
3229         /* 0x40 - 0x4F */
3230         X16(D(DstReg | SrcMem | ModRM | Mov)),
3231         /* 0x50 - 0x5F */
3232         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3233         /* 0x60 - 0x6F */
3234         N, N, N, N,
3235         N, N, N, N,
3236         N, N, N, N,
3237         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3238         /* 0x70 - 0x7F */
3239         N, N, N, N,
3240         N, N, N, N,
3241         N, N, N, N,
3242         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3243         /* 0x80 - 0x8F */
3244         X16(D(SrcImm)),
3245         /* 0x90 - 0x9F */
3246         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3247         /* 0xA0 - 0xA7 */
3248         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
3249         DI(ImplicitOps, cpuid), D(DstMem | SrcReg | ModRM | BitOp),
3250         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3251         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3252         /* 0xA8 - 0xAF */
3253         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
3254         DI(ImplicitOps, rsm), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3255         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3256         D(DstMem | SrcReg | Src2CL | ModRM),
3257         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3258         /* 0xB0 - 0xB7 */
3259         D2bv(DstMem | SrcReg | ModRM | Lock),
3260         D(DstReg | SrcMemFAddr | ModRM), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3261         D(DstReg | SrcMemFAddr | ModRM), D(DstReg | SrcMemFAddr | ModRM),
3262         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3263         /* 0xB8 - 0xBF */
3264         N, N,
3265         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3266         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
3267         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3268         /* 0xC0 - 0xCF */
3269         D2bv(DstMem | SrcReg | ModRM | Lock),
3270         N, D(DstMem | SrcReg | ModRM | Mov),
3271         N, N, N, GD(0, &group9),
3272         N, N, N, N, N, N, N, N,
3273         /* 0xD0 - 0xDF */
3274         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3275         /* 0xE0 - 0xEF */
3276         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3277         /* 0xF0 - 0xFF */
3278         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3279 };
3280
3281 #undef D
3282 #undef N
3283 #undef G
3284 #undef GD
3285 #undef I
3286 #undef GP
3287 #undef EXT
3288
3289 #undef D2bv
3290 #undef D2bvIP
3291 #undef I2bv
3292 #undef I6ALU
3293
3294 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3295 {
3296         unsigned size;
3297
3298         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3299         if (size == 8)
3300                 size = 4;
3301         return size;
3302 }
3303
3304 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3305                       unsigned size, bool sign_extension)
3306 {
3307         int rc = X86EMUL_CONTINUE;
3308
3309         op->type = OP_IMM;
3310         op->bytes = size;
3311         op->addr.mem.ea = ctxt->_eip;
3312         /* NB. Immediates are sign-extended as necessary. */
3313         switch (op->bytes) {
3314         case 1:
3315                 op->val = insn_fetch(s8, ctxt);
3316                 break;
3317         case 2:
3318                 op->val = insn_fetch(s16, ctxt);
3319                 break;
3320         case 4:
3321                 op->val = insn_fetch(s32, ctxt);
3322                 break;
3323         }
3324         if (!sign_extension) {
3325                 switch (op->bytes) {
3326                 case 1:
3327                         op->val &= 0xff;
3328                         break;
3329                 case 2:
3330                         op->val &= 0xffff;
3331                         break;
3332                 case 4:
3333                         op->val &= 0xffffffff;
3334                         break;
3335                 }
3336         }
3337 done:
3338         return rc;
3339 }
3340
3341 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3342                           unsigned d)
3343 {
3344         int rc = X86EMUL_CONTINUE;
3345
3346         switch (d) {
3347         case OpReg:
3348                 decode_register_operand(ctxt, op,
3349                          ctxt->twobyte && (ctxt->b == 0xb6 || ctxt->b == 0xb7));
3350                 break;
3351         case OpImmUByte:
3352                 op->type = OP_IMM;
3353                 op->addr.mem.ea = ctxt->_eip;
3354                 op->bytes = 1;
3355                 op->val = insn_fetch(u8, ctxt);
3356                 break;
3357         case OpMem:
3358         case OpMem64:
3359                 *op = ctxt->memop;
3360                 ctxt->memopp = op;
3361                 if (d == OpMem64)
3362                         op->bytes = 8;
3363                 else
3364                         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3365                 if (ctxt->d & BitOp)
3366                         fetch_bit_operand(ctxt);
3367                 op->orig_val = op->val;
3368                 break;
3369         case OpAcc:
3370                 op->type = OP_REG;
3371                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3372                 op->addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3373                 fetch_register_operand(op);
3374                 op->orig_val = op->val;
3375                 break;
3376         case OpDI:
3377                 op->type = OP_MEM;
3378                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3379                 op->addr.mem.ea =
3380                         register_address(ctxt, ctxt->regs[VCPU_REGS_RDI]);
3381                 op->addr.mem.seg = VCPU_SREG_ES;
3382                 op->val = 0;
3383                 break;
3384         case OpDX:
3385                 op->type = OP_REG;
3386                 op->bytes = 2;
3387                 op->addr.reg = &ctxt->regs[VCPU_REGS_RDX];
3388                 fetch_register_operand(op);
3389                 break;
3390         case OpCL:
3391                 op->bytes = 1;
3392                 op->val = ctxt->regs[VCPU_REGS_RCX] & 0xff;
3393                 break;
3394         case OpImmByte:
3395                 rc = decode_imm(ctxt, op, 1, true);
3396                 break;
3397         case OpOne:
3398                 op->bytes = 1;
3399                 op->val = 1;
3400                 break;
3401         case OpImm:
3402                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
3403                 break;
3404         case OpImplicit:
3405                 /* Special instructions do their own operand decoding. */
3406         default:
3407                 op->type = OP_NONE; /* Disable writeback. */
3408                 break;
3409         }
3410
3411 done:
3412         return rc;
3413 }
3414
3415 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
3416 {
3417         int rc = X86EMUL_CONTINUE;
3418         int mode = ctxt->mode;
3419         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
3420         bool op_prefix = false;
3421         struct opcode opcode;
3422
3423         ctxt->memop.type = OP_NONE;
3424         ctxt->memopp = NULL;
3425         ctxt->_eip = ctxt->eip;
3426         ctxt->fetch.start = ctxt->_eip;
3427         ctxt->fetch.end = ctxt->fetch.start + insn_len;
3428         if (insn_len > 0)
3429                 memcpy(ctxt->fetch.data, insn, insn_len);
3430
3431         switch (mode) {
3432         case X86EMUL_MODE_REAL:
3433         case X86EMUL_MODE_VM86:
3434         case X86EMUL_MODE_PROT16:
3435                 def_op_bytes = def_ad_bytes = 2;
3436                 break;
3437         case X86EMUL_MODE_PROT32:
3438                 def_op_bytes = def_ad_bytes = 4;
3439                 break;
3440 #ifdef CONFIG_X86_64
3441         case X86EMUL_MODE_PROT64:
3442                 def_op_bytes = 4;
3443                 def_ad_bytes = 8;
3444                 break;
3445 #endif
3446         default:
3447                 return EMULATION_FAILED;
3448         }
3449
3450         ctxt->op_bytes = def_op_bytes;
3451         ctxt->ad_bytes = def_ad_bytes;
3452
3453         /* Legacy prefixes. */
3454         for (;;) {
3455                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
3456                 case 0x66:      /* operand-size override */
3457                         op_prefix = true;
3458                         /* switch between 2/4 bytes */
3459                         ctxt->op_bytes = def_op_bytes ^ 6;
3460                         break;
3461                 case 0x67:      /* address-size override */
3462                         if (mode == X86EMUL_MODE_PROT64)
3463                                 /* switch between 4/8 bytes */
3464                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
3465                         else
3466                                 /* switch between 2/4 bytes */
3467                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
3468                         break;
3469                 case 0x26:      /* ES override */
3470                 case 0x2e:      /* CS override */
3471                 case 0x36:      /* SS override */
3472                 case 0x3e:      /* DS override */
3473                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
3474                         break;
3475                 case 0x64:      /* FS override */
3476                 case 0x65:      /* GS override */
3477                         set_seg_override(ctxt, ctxt->b & 7);
3478                         break;
3479                 case 0x40 ... 0x4f: /* REX */
3480                         if (mode != X86EMUL_MODE_PROT64)
3481                                 goto done_prefixes;
3482                         ctxt->rex_prefix = ctxt->b;
3483                         continue;
3484                 case 0xf0:      /* LOCK */
3485                         ctxt->lock_prefix = 1;
3486                         break;
3487                 case 0xf2:      /* REPNE/REPNZ */
3488                 case 0xf3:      /* REP/REPE/REPZ */
3489                         ctxt->rep_prefix = ctxt->b;
3490                         break;
3491                 default:
3492                         goto done_prefixes;
3493                 }
3494
3495                 /* Any legacy prefix after a REX prefix nullifies its effect. */
3496
3497                 ctxt->rex_prefix = 0;
3498         }
3499
3500 done_prefixes:
3501
3502         /* REX prefix. */
3503         if (ctxt->rex_prefix & 8)
3504                 ctxt->op_bytes = 8;     /* REX.W */
3505
3506         /* Opcode byte(s). */
3507         opcode = opcode_table[ctxt->b];
3508         /* Two-byte opcode? */
3509         if (ctxt->b == 0x0f) {
3510                 ctxt->twobyte = 1;
3511                 ctxt->b = insn_fetch(u8, ctxt);
3512                 opcode = twobyte_table[ctxt->b];
3513         }
3514         ctxt->d = opcode.flags;
3515
3516         while (ctxt->d & GroupMask) {
3517                 switch (ctxt->d & GroupMask) {
3518                 case Group:
3519                         ctxt->modrm = insn_fetch(u8, ctxt);
3520                         --ctxt->_eip;
3521                         goffset = (ctxt->modrm >> 3) & 7;
3522                         opcode = opcode.u.group[goffset];
3523                         break;
3524                 case GroupDual:
3525                         ctxt->modrm = insn_fetch(u8, ctxt);
3526                         --ctxt->_eip;
3527                         goffset = (ctxt->modrm >> 3) & 7;
3528                         if ((ctxt->modrm >> 6) == 3)
3529                                 opcode = opcode.u.gdual->mod3[goffset];
3530                         else
3531                                 opcode = opcode.u.gdual->mod012[goffset];
3532                         break;
3533                 case RMExt:
3534                         goffset = ctxt->modrm & 7;
3535                         opcode = opcode.u.group[goffset];
3536                         break;
3537                 case Prefix:
3538                         if (ctxt->rep_prefix && op_prefix)
3539                                 return EMULATION_FAILED;
3540                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
3541                         switch (simd_prefix) {
3542                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
3543                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
3544                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
3545                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
3546                         }
3547                         break;
3548                 default:
3549                         return EMULATION_FAILED;
3550                 }
3551
3552                 ctxt->d &= ~(u64)GroupMask;
3553                 ctxt->d |= opcode.flags;
3554         }
3555
3556         ctxt->execute = opcode.u.execute;
3557         ctxt->check_perm = opcode.check_perm;
3558         ctxt->intercept = opcode.intercept;
3559
3560         /* Unrecognised? */
3561         if (ctxt->d == 0 || (ctxt->d & Undefined))
3562                 return EMULATION_FAILED;
3563
3564         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
3565                 return EMULATION_FAILED;
3566
3567         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
3568                 ctxt->op_bytes = 8;
3569
3570         if (ctxt->d & Op3264) {
3571                 if (mode == X86EMUL_MODE_PROT64)
3572                         ctxt->op_bytes = 8;
3573                 else
3574                         ctxt->op_bytes = 4;
3575         }
3576
3577         if (ctxt->d & Sse)
3578                 ctxt->op_bytes = 16;
3579
3580         /* ModRM and SIB bytes. */
3581         if (ctxt->d & ModRM) {
3582                 rc = decode_modrm(ctxt, &ctxt->memop);
3583                 if (!ctxt->has_seg_override)
3584                         set_seg_override(ctxt, ctxt->modrm_seg);
3585         } else if (ctxt->d & MemAbs)
3586                 rc = decode_abs(ctxt, &ctxt->memop);
3587         if (rc != X86EMUL_CONTINUE)
3588                 goto done;
3589
3590         if (!ctxt->has_seg_override)
3591                 set_seg_override(ctxt, VCPU_SREG_DS);
3592
3593         ctxt->memop.addr.mem.seg = seg_override(ctxt);
3594
3595         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
3596                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
3597
3598         /*
3599          * Decode and fetch the source operand: register, memory
3600          * or immediate.
3601          */
3602         switch (ctxt->d & SrcMask) {
3603         case SrcNone:
3604                 break;
3605         case SrcReg:
3606                 decode_register_operand(ctxt, &ctxt->src, 0);
3607                 break;
3608         case SrcMem16:
3609                 ctxt->memop.bytes = 2;
3610                 goto srcmem_common;
3611         case SrcMem32:
3612                 ctxt->memop.bytes = 4;
3613                 goto srcmem_common;
3614         case SrcMem:
3615                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3616         srcmem_common:
3617                 ctxt->src = ctxt->memop;
3618                 ctxt->memopp = &ctxt->src;
3619                 break;
3620         case SrcImmU16:
3621                 rc = decode_imm(ctxt, &ctxt->src, 2, false);
3622                 break;
3623         case SrcImm:
3624                 rc = decode_imm(ctxt, &ctxt->src, imm_size(ctxt), true);
3625                 break;
3626         case SrcImmU:
3627                 rc = decode_imm(ctxt, &ctxt->src, imm_size(ctxt), false);
3628                 break;
3629         case SrcImmByte:
3630                 rc = decode_imm(ctxt, &ctxt->src, 1, true);
3631                 break;
3632         case SrcImmUByte:
3633                 rc = decode_imm(ctxt, &ctxt->src, 1, false);
3634                 break;
3635         case SrcAcc:
3636                 ctxt->src.type = OP_REG;
3637                 ctxt->src.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3638                 ctxt->src.addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3639                 fetch_register_operand(&ctxt->src);
3640                 break;
3641         case SrcOne:
3642                 ctxt->src.bytes = 1;
3643                 ctxt->src.val = 1;
3644                 break;
3645         case SrcSI:
3646                 ctxt->src.type = OP_MEM;
3647                 ctxt->src.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3648                 ctxt->src.addr.mem.ea =
3649                         register_address(ctxt, ctxt->regs[VCPU_REGS_RSI]);
3650                 ctxt->src.addr.mem.seg = seg_override(ctxt);
3651                 ctxt->src.val = 0;
3652                 break;
3653         case SrcImmFAddr:
3654                 ctxt->src.type = OP_IMM;
3655                 ctxt->src.addr.mem.ea = ctxt->_eip;
3656                 ctxt->src.bytes = ctxt->op_bytes + 2;
3657                 insn_fetch_arr(ctxt->src.valptr, ctxt->src.bytes, ctxt);
3658                 break;
3659         case SrcMemFAddr:
3660                 ctxt->memop.bytes = ctxt->op_bytes + 2;
3661                 goto srcmem_common;
3662                 break;
3663         case SrcDX:
3664                 ctxt->src.type = OP_REG;
3665                 ctxt->src.bytes = 2;
3666                 ctxt->src.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
3667                 fetch_register_operand(&ctxt->src);
3668                 break;
3669         }
3670
3671         if (rc != X86EMUL_CONTINUE)
3672                 goto done;
3673
3674         /*
3675          * Decode and fetch the second source operand: register, memory
3676          * or immediate.
3677          */
3678         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
3679         if (rc != X86EMUL_CONTINUE)
3680                 goto done;
3681
3682         /* Decode and fetch the destination operand: register or memory. */
3683         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
3684
3685 done:
3686         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
3687                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
3688
3689         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
3690 }
3691
3692 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
3693 {
3694         /* The second termination condition only applies for REPE
3695          * and REPNE. Test if the repeat string operation prefix is
3696          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
3697          * corresponding termination condition according to:
3698          *      - if REPE/REPZ and ZF = 0 then done
3699          *      - if REPNE/REPNZ and ZF = 1 then done
3700          */
3701         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
3702              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
3703             && (((ctxt->rep_prefix == REPE_PREFIX) &&
3704                  ((ctxt->eflags & EFLG_ZF) == 0))
3705                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
3706                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
3707                 return true;
3708
3709         return false;
3710 }
3711
3712 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
3713 {
3714         struct x86_emulate_ops *ops = ctxt->ops;
3715         u64 msr_data;
3716         int rc = X86EMUL_CONTINUE;
3717         int saved_dst_type = ctxt->dst.type;
3718
3719         ctxt->mem_read.pos = 0;
3720
3721         if (ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) {
3722                 rc = emulate_ud(ctxt);
3723                 goto done;
3724         }
3725
3726         /* LOCK prefix is allowed only with some instructions */
3727         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
3728                 rc = emulate_ud(ctxt);
3729                 goto done;
3730         }
3731
3732         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
3733                 rc = emulate_ud(ctxt);
3734                 goto done;
3735         }
3736
3737         if ((ctxt->d & Sse)
3738             && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)
3739                 || !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
3740                 rc = emulate_ud(ctxt);
3741                 goto done;
3742         }
3743
3744         if ((ctxt->d & Sse) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
3745                 rc = emulate_nm(ctxt);
3746                 goto done;
3747         }
3748
3749         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
3750                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
3751                                               X86_ICPT_PRE_EXCEPT);
3752                 if (rc != X86EMUL_CONTINUE)
3753                         goto done;
3754         }
3755
3756         /* Privileged instruction can be executed only in CPL=0 */
3757         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
3758                 rc = emulate_gp(ctxt, 0);
3759                 goto done;
3760         }
3761
3762         /* Instruction can only be executed in protected mode */
3763         if ((ctxt->d & Prot) && !(ctxt->mode & X86EMUL_MODE_PROT)) {
3764                 rc = emulate_ud(ctxt);
3765                 goto done;
3766         }
3767
3768         /* Do instruction specific permission checks */
3769         if (ctxt->check_perm) {
3770                 rc = ctxt->check_perm(ctxt);
3771                 if (rc != X86EMUL_CONTINUE)
3772                         goto done;
3773         }
3774
3775         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
3776                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
3777                                               X86_ICPT_POST_EXCEPT);
3778                 if (rc != X86EMUL_CONTINUE)
3779                         goto done;
3780         }
3781
3782         if (ctxt->rep_prefix && (ctxt->d & String)) {
3783                 /* All REP prefixes have the same first termination condition */
3784                 if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0) {
3785                         ctxt->eip = ctxt->_eip;
3786                         goto done;
3787                 }
3788         }
3789
3790         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
3791                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
3792                                     ctxt->src.valptr, ctxt->src.bytes);
3793                 if (rc != X86EMUL_CONTINUE)
3794                         goto done;
3795                 ctxt->src.orig_val64 = ctxt->src.val64;
3796         }
3797
3798         if (ctxt->src2.type == OP_MEM) {
3799                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
3800                                     &ctxt->src2.val, ctxt->src2.bytes);
3801                 if (rc != X86EMUL_CONTINUE)
3802                         goto done;
3803         }
3804
3805         if ((ctxt->d & DstMask) == ImplicitOps)
3806                 goto special_insn;
3807
3808
3809         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
3810                 /* optimisation - avoid slow emulated read if Mov */
3811                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
3812                                    &ctxt->dst.val, ctxt->dst.bytes);
3813                 if (rc != X86EMUL_CONTINUE)
3814                         goto done;
3815         }
3816         ctxt->dst.orig_val = ctxt->dst.val;
3817
3818 special_insn:
3819
3820         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
3821                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
3822                                               X86_ICPT_POST_MEMACCESS);
3823                 if (rc != X86EMUL_CONTINUE)
3824                         goto done;
3825         }
3826
3827         if (ctxt->execute) {
3828                 rc = ctxt->execute(ctxt);
3829                 if (rc != X86EMUL_CONTINUE)
3830                         goto done;
3831                 goto writeback;
3832         }
3833
3834         if (ctxt->twobyte)
3835                 goto twobyte_insn;
3836
3837         switch (ctxt->b) {
3838         case 0x06:              /* push es */
3839                 rc = emulate_push_sreg(ctxt, VCPU_SREG_ES);
3840                 break;
3841         case 0x07:              /* pop es */
3842                 rc = emulate_pop_sreg(ctxt, VCPU_SREG_ES);
3843                 break;
3844         case 0x0e:              /* push cs */
3845                 rc = emulate_push_sreg(ctxt, VCPU_SREG_CS);
3846                 break;
3847         case 0x16:              /* push ss */
3848                 rc = emulate_push_sreg(ctxt, VCPU_SREG_SS);
3849                 break;
3850         case 0x17:              /* pop ss */
3851                 rc = emulate_pop_sreg(ctxt, VCPU_SREG_SS);
3852                 break;
3853         case 0x1e:              /* push ds */
3854                 rc = emulate_push_sreg(ctxt, VCPU_SREG_DS);
3855                 break;
3856         case 0x1f:              /* pop ds */
3857                 rc = emulate_pop_sreg(ctxt, VCPU_SREG_DS);
3858                 break;
3859         case 0x40 ... 0x47: /* inc r16/r32 */
3860                 emulate_1op(ctxt, "inc");
3861                 break;
3862         case 0x48 ... 0x4f: /* dec r16/r32 */
3863                 emulate_1op(ctxt, "dec");
3864                 break;
3865         case 0x63:              /* movsxd */
3866                 if (ctxt->mode != X86EMUL_MODE_PROT64)
3867                         goto cannot_emulate;
3868                 ctxt->dst.val = (s32) ctxt->src.val;
3869                 break;
3870         case 0x6c:              /* insb */
3871         case 0x6d:              /* insw/insd */
3872                 ctxt->src.val = ctxt->regs[VCPU_REGS_RDX];
3873                 goto do_io_in;
3874         case 0x6e:              /* outsb */
3875         case 0x6f:              /* outsw/outsd */
3876                 ctxt->dst.val = ctxt->regs[VCPU_REGS_RDX];
3877                 goto do_io_out;
3878                 break;
3879         case 0x70 ... 0x7f: /* jcc (short) */
3880                 if (test_cc(ctxt->b, ctxt->eflags))
3881                         jmp_rel(ctxt, ctxt->src.val);
3882                 break;
3883         case 0x8d: /* lea r16/r32, m */
3884                 ctxt->dst.val = ctxt->src.addr.mem.ea;
3885                 break;
3886         case 0x8f:              /* pop (sole member of Grp1a) */
3887                 rc = em_grp1a(ctxt);
3888                 break;
3889         case 0x90 ... 0x97: /* nop / xchg reg, rax */
3890                 if (ctxt->dst.addr.reg == &ctxt->regs[VCPU_REGS_RAX])
3891                         break;
3892                 rc = em_xchg(ctxt);
3893                 break;
3894         case 0x98: /* cbw/cwde/cdqe */
3895                 switch (ctxt->op_bytes) {
3896                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
3897                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
3898                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
3899                 }
3900                 break;
3901         case 0xc0 ... 0xc1:
3902                 rc = em_grp2(ctxt);
3903                 break;
3904         case 0xc4:              /* les */
3905                 rc = emulate_load_segment(ctxt, VCPU_SREG_ES);
3906                 break;
3907         case 0xc5:              /* lds */
3908                 rc = emulate_load_segment(ctxt, VCPU_SREG_DS);
3909                 break;
3910         case 0xcc:              /* int3 */
3911                 rc = emulate_int(ctxt, 3);
3912                 break;
3913         case 0xcd:              /* int n */
3914                 rc = emulate_int(ctxt, ctxt->src.val);
3915                 break;
3916         case 0xce:              /* into */
3917                 if (ctxt->eflags & EFLG_OF)
3918                         rc = emulate_int(ctxt, 4);
3919                 break;
3920         case 0xd0 ... 0xd1:     /* Grp2 */
3921                 rc = em_grp2(ctxt);
3922                 break;
3923         case 0xd2 ... 0xd3:     /* Grp2 */
3924                 ctxt->src.val = ctxt->regs[VCPU_REGS_RCX];
3925                 rc = em_grp2(ctxt);
3926                 break;
3927         case 0xe4:      /* inb */
3928         case 0xe5:      /* in */
3929                 goto do_io_in;
3930         case 0xe6: /* outb */
3931         case 0xe7: /* out */
3932                 goto do_io_out;
3933         case 0xe8: /* call (near) */ {
3934                 long int rel = ctxt->src.val;
3935                 ctxt->src.val = (unsigned long) ctxt->_eip;
3936                 jmp_rel(ctxt, rel);
3937                 rc = em_push(ctxt);
3938                 break;
3939         }
3940         case 0xe9: /* jmp rel */
3941         case 0xeb: /* jmp rel short */
3942                 jmp_rel(ctxt, ctxt->src.val);
3943                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
3944                 break;
3945         case 0xec: /* in al,dx */
3946         case 0xed: /* in (e/r)ax,dx */
3947         do_io_in:
3948                 if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3949                                      &ctxt->dst.val))
3950                         goto done; /* IO is needed */
3951                 break;
3952         case 0xee: /* out dx,al */
3953         case 0xef: /* out dx,(e/r)ax */
3954         do_io_out:
3955                 ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3956                                       &ctxt->src.val, 1);
3957                 ctxt->dst.type = OP_NONE;       /* Disable writeback. */
3958                 break;
3959         case 0xf4:              /* hlt */
3960                 ctxt->ops->halt(ctxt);
3961                 break;
3962         case 0xf5:      /* cmc */
3963                 /* complement carry flag from eflags reg */
3964                 ctxt->eflags ^= EFLG_CF;
3965                 break;
3966         case 0xf8: /* clc */
3967                 ctxt->eflags &= ~EFLG_CF;
3968                 break;
3969         case 0xf9: /* stc */
3970                 ctxt->eflags |= EFLG_CF;
3971                 break;
3972         case 0xfc: /* cld */
3973                 ctxt->eflags &= ~EFLG_DF;
3974                 break;
3975         case 0xfd: /* std */
3976                 ctxt->eflags |= EFLG_DF;
3977                 break;
3978         case 0xfe: /* Grp4 */
3979                 rc = em_grp45(ctxt);
3980                 break;
3981         case 0xff: /* Grp5 */
3982                 rc = em_grp45(ctxt);
3983                 break;
3984         default:
3985                 goto cannot_emulate;
3986         }
3987
3988         if (rc != X86EMUL_CONTINUE)
3989                 goto done;
3990
3991 writeback:
3992         rc = writeback(ctxt);
3993         if (rc != X86EMUL_CONTINUE)
3994                 goto done;
3995
3996         /*
3997          * restore dst type in case the decoding will be reused
3998          * (happens for string instruction )
3999          */
4000         ctxt->dst.type = saved_dst_type;
4001
4002         if ((ctxt->d & SrcMask) == SrcSI)
4003                 string_addr_inc(ctxt, seg_override(ctxt),
4004                                 VCPU_REGS_RSI, &ctxt->src);
4005
4006         if ((ctxt->d & DstMask) == DstDI)
4007                 string_addr_inc(ctxt, VCPU_SREG_ES, VCPU_REGS_RDI,
4008                                 &ctxt->dst);
4009
4010         if (ctxt->rep_prefix && (ctxt->d & String)) {
4011                 struct read_cache *r = &ctxt->io_read;
4012                 register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
4013
4014                 if (!string_insn_completed(ctxt)) {
4015                         /*
4016                          * Re-enter guest when pio read ahead buffer is empty
4017                          * or, if it is not used, after each 1024 iteration.
4018                          */
4019                         if ((r->end != 0 || ctxt->regs[VCPU_REGS_RCX] & 0x3ff) &&
4020                             (r->end == 0 || r->end != r->pos)) {
4021                                 /*
4022                                  * Reset read cache. Usually happens before
4023                                  * decode, but since instruction is restarted
4024                                  * we have to do it here.
4025                                  */
4026                                 ctxt->mem_read.end = 0;
4027                                 return EMULATION_RESTART;
4028                         }
4029                         goto done; /* skip rip writeback */
4030                 }
4031         }
4032
4033         ctxt->eip = ctxt->_eip;
4034
4035 done:
4036         if (rc == X86EMUL_PROPAGATE_FAULT)
4037                 ctxt->have_exception = true;
4038         if (rc == X86EMUL_INTERCEPTED)
4039                 return EMULATION_INTERCEPTED;
4040
4041         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4042
4043 twobyte_insn:
4044         switch (ctxt->b) {
4045         case 0x09:              /* wbinvd */
4046                 (ctxt->ops->wbinvd)(ctxt);
4047                 break;
4048         case 0x08:              /* invd */
4049         case 0x0d:              /* GrpP (prefetch) */
4050         case 0x18:              /* Grp16 (prefetch/nop) */
4051                 break;
4052         case 0x20: /* mov cr, reg */
4053                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4054                 break;
4055         case 0x21: /* mov from dr to reg */
4056                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4057                 break;
4058         case 0x22: /* mov reg, cr */
4059                 if (ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val)) {
4060                         emulate_gp(ctxt, 0);
4061                         rc = X86EMUL_PROPAGATE_FAULT;
4062                         goto done;
4063                 }
4064                 ctxt->dst.type = OP_NONE;
4065                 break;
4066         case 0x23: /* mov from reg to dr */
4067                 if (ops->set_dr(ctxt, ctxt->modrm_reg, ctxt->src.val &
4068                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
4069                                  ~0ULL : ~0U)) < 0) {
4070                         /* #UD condition is already handled by the code above */
4071                         emulate_gp(ctxt, 0);
4072                         rc = X86EMUL_PROPAGATE_FAULT;
4073                         goto done;
4074                 }
4075
4076                 ctxt->dst.type = OP_NONE;       /* no writeback */
4077                 break;
4078         case 0x30:
4079                 /* wrmsr */
4080                 msr_data = (u32)ctxt->regs[VCPU_REGS_RAX]
4081                         | ((u64)ctxt->regs[VCPU_REGS_RDX] << 32);
4082                 if (ops->set_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], msr_data)) {
4083                         emulate_gp(ctxt, 0);
4084                         rc = X86EMUL_PROPAGATE_FAULT;
4085                         goto done;
4086                 }
4087                 rc = X86EMUL_CONTINUE;
4088                 break;
4089         case 0x32:
4090                 /* rdmsr */
4091                 if (ops->get_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], &msr_data)) {
4092                         emulate_gp(ctxt, 0);
4093                         rc = X86EMUL_PROPAGATE_FAULT;
4094                         goto done;
4095                 } else {
4096                         ctxt->regs[VCPU_REGS_RAX] = (u32)msr_data;
4097                         ctxt->regs[VCPU_REGS_RDX] = msr_data >> 32;
4098                 }
4099                 rc = X86EMUL_CONTINUE;
4100                 break;
4101         case 0x40 ... 0x4f:     /* cmov */
4102                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4103                 if (!test_cc(ctxt->b, ctxt->eflags))
4104                         ctxt->dst.type = OP_NONE; /* no writeback */
4105                 break;
4106         case 0x80 ... 0x8f: /* jnz rel, etc*/
4107                 if (test_cc(ctxt->b, ctxt->eflags))
4108                         jmp_rel(ctxt, ctxt->src.val);
4109                 break;
4110         case 0x90 ... 0x9f:     /* setcc r/m8 */
4111                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4112                 break;
4113         case 0xa0:        /* push fs */
4114                 rc = emulate_push_sreg(ctxt, VCPU_SREG_FS);
4115                 break;
4116         case 0xa1:       /* pop fs */
4117                 rc = emulate_pop_sreg(ctxt, VCPU_SREG_FS);
4118                 break;
4119         case 0xa3:
4120               bt:               /* bt */
4121                 ctxt->dst.type = OP_NONE;
4122                 /* only subword offset */
4123                 ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
4124                 emulate_2op_SrcV_nobyte(ctxt, "bt");
4125                 break;
4126         case 0xa4: /* shld imm8, r, r/m */
4127         case 0xa5: /* shld cl, r, r/m */
4128                 emulate_2op_cl(ctxt, "shld");
4129                 break;
4130         case 0xa8:      /* push gs */
4131                 rc = emulate_push_sreg(ctxt, VCPU_SREG_GS);
4132                 break;
4133         case 0xa9:      /* pop gs */
4134                 rc = emulate_pop_sreg(ctxt, VCPU_SREG_GS);
4135                 break;
4136         case 0xab:
4137               bts:              /* bts */
4138                 emulate_2op_SrcV_nobyte(ctxt, "bts");
4139                 break;
4140         case 0xac: /* shrd imm8, r, r/m */
4141         case 0xad: /* shrd cl, r, r/m */
4142                 emulate_2op_cl(ctxt, "shrd");
4143                 break;
4144         case 0xae:              /* clflush */
4145                 break;
4146         case 0xb0 ... 0xb1:     /* cmpxchg */
4147                 /*
4148                  * Save real source value, then compare EAX against
4149                  * destination.
4150                  */
4151                 ctxt->src.orig_val = ctxt->src.val;
4152                 ctxt->src.val = ctxt->regs[VCPU_REGS_RAX];
4153                 emulate_2op_SrcV(ctxt, "cmp");
4154                 if (ctxt->eflags & EFLG_ZF) {
4155                         /* Success: write back to memory. */
4156                         ctxt->dst.val = ctxt->src.orig_val;
4157                 } else {
4158                         /* Failure: write the value we saw to EAX. */
4159                         ctxt->dst.type = OP_REG;
4160                         ctxt->dst.addr.reg = (unsigned long *)&ctxt->regs[VCPU_REGS_RAX];
4161                 }
4162                 break;
4163         case 0xb2:              /* lss */
4164                 rc = emulate_load_segment(ctxt, VCPU_SREG_SS);
4165                 break;
4166         case 0xb3:
4167               btr:              /* btr */
4168                 emulate_2op_SrcV_nobyte(ctxt, "btr");
4169                 break;
4170         case 0xb4:              /* lfs */
4171                 rc = emulate_load_segment(ctxt, VCPU_SREG_FS);
4172                 break;
4173         case 0xb5:              /* lgs */
4174                 rc = emulate_load_segment(ctxt, VCPU_SREG_GS);
4175                 break;
4176         case 0xb6 ... 0xb7:     /* movzx */
4177                 ctxt->dst.bytes = ctxt->op_bytes;
4178                 ctxt->dst.val = (ctxt->d & ByteOp) ? (u8) ctxt->src.val
4179                                                        : (u16) ctxt->src.val;
4180                 break;
4181         case 0xba:              /* Grp8 */
4182                 switch (ctxt->modrm_reg & 3) {
4183                 case 0:
4184                         goto bt;
4185                 case 1:
4186                         goto bts;
4187                 case 2:
4188                         goto btr;
4189                 case 3:
4190                         goto btc;
4191                 }
4192                 break;
4193         case 0xbb:
4194               btc:              /* btc */
4195                 emulate_2op_SrcV_nobyte(ctxt, "btc");
4196                 break;
4197         case 0xbc: {            /* bsf */
4198                 u8 zf;
4199                 __asm__ ("bsf %2, %0; setz %1"
4200                          : "=r"(ctxt->dst.val), "=q"(zf)
4201                          : "r"(ctxt->src.val));
4202                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4203                 if (zf) {
4204                         ctxt->eflags |= X86_EFLAGS_ZF;
4205                         ctxt->dst.type = OP_NONE;       /* Disable writeback. */
4206                 }
4207                 break;
4208         }
4209         case 0xbd: {            /* bsr */
4210                 u8 zf;
4211                 __asm__ ("bsr %2, %0; setz %1"
4212                          : "=r"(ctxt->dst.val), "=q"(zf)
4213                          : "r"(ctxt->src.val));
4214                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4215                 if (zf) {
4216                         ctxt->eflags |= X86_EFLAGS_ZF;
4217                         ctxt->dst.type = OP_NONE;       /* Disable writeback. */
4218                 }
4219                 break;
4220         }
4221         case 0xbe ... 0xbf:     /* movsx */
4222                 ctxt->dst.bytes = ctxt->op_bytes;
4223                 ctxt->dst.val = (ctxt->d & ByteOp) ? (s8) ctxt->src.val :
4224                                                         (s16) ctxt->src.val;
4225                 break;
4226         case 0xc0 ... 0xc1:     /* xadd */
4227                 emulate_2op_SrcV(ctxt, "add");
4228                 /* Write back the register source. */
4229                 ctxt->src.val = ctxt->dst.orig_val;
4230                 write_register_operand(&ctxt->src);
4231                 break;
4232         case 0xc3:              /* movnti */
4233                 ctxt->dst.bytes = ctxt->op_bytes;
4234                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4235                                                         (u64) ctxt->src.val;
4236                 break;
4237         case 0xc7:              /* Grp9 (cmpxchg8b) */
4238                 rc = em_grp9(ctxt);
4239                 break;
4240         default:
4241                 goto cannot_emulate;
4242         }
4243
4244         if (rc != X86EMUL_CONTINUE)
4245                 goto done;
4246
4247         goto writeback;
4248
4249 cannot_emulate:
4250         return EMULATION_FAILED;
4251 }