arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Operand types
  33  */
  34 #define OpNone             0ull
  35 #define OpImplicit         1ull  /* No generic decode */
  36 #define OpReg              2ull  /* Register */
  37 #define OpMem              3ull  /* Memory */
  38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  40 #define OpMem64            6ull  /* Memory, 64-bit */
  41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  42 #define OpDX               8ull  /* DX register */
  43 #define OpCL               9ull  /* CL register (for shifts) */
  44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  45 #define OpOne             11ull  /* Implied 1 */
  46 #define OpImm             12ull  /* Sign extended immediate */
  47 #define OpMem16           13ull  /* Memory operand (16-bit). */
  48 #define OpMem32           14ull  /* Memory operand (32-bit). */
  49 #define OpImmU            15ull  /* Immediate operand, zero extended */
  50 #define OpSI              16ull  /* SI/ESI/RSI */
  51 #define OpImmFAddr        17ull  /* Immediate far address */
  52 #define OpMemFAddr        18ull  /* Far address in memory */
  53 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  54 #define OpES              20ull  /* ES */
  55 #define OpCS              21ull  /* CS */
  56 #define OpSS              22ull  /* SS */
  57 #define OpDS              23ull  /* DS */
  58 #define OpFS              24ull  /* FS */
  59 #define OpGS              25ull  /* GS */
  60 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  61
  62 #define OpBits             5  /* Width of operand field */
  63 #define OpMask             ((1ull << OpBits) - 1)
  64
  65 /*
  66  * Opcode effective-address decode tables.
  67  * Note that we only emulate instructions that have at least one memory
  68  * operand (excluding implicit stack references). We assume that stack
  69  * references and instruction fetches will never occur in special memory
  70  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  71  * not be handled.
  72  */
  73
  74 /* Operand sizes: 8-bit operands or specified/overridden size. */
  75 #define ByteOp      (1<<0)      /* 8-bit operands. */
  76 /* Destination operand type. */
  77 #define DstShift    1
  78 #define ImplicitOps (OpImplicit << DstShift)
  79 #define DstReg      (OpReg << DstShift)
  80 #define DstMem      (OpMem << DstShift)
  81 #define DstAcc      (OpAcc << DstShift)
  82 #define DstDI       (OpDI << DstShift)
  83 #define DstMem64    (OpMem64 << DstShift)
  84 #define DstImmUByte (OpImmUByte << DstShift)
  85 #define DstDX       (OpDX << DstShift)
  86 #define DstMask     (OpMask << DstShift)
  87 /* Source operand type. */
  88 #define SrcShift    6
  89 #define SrcNone     (OpNone << SrcShift)
  90 #define SrcReg      (OpReg << SrcShift)
  91 #define SrcMem      (OpMem << SrcShift)
  92 #define SrcMem16    (OpMem16 << SrcShift)
  93 #define SrcMem32    (OpMem32 << SrcShift)
  94 #define SrcImm      (OpImm << SrcShift)
  95 #define SrcImmByte  (OpImmByte << SrcShift)
  96 #define SrcOne      (OpOne << SrcShift)
  97 #define SrcImmUByte (OpImmUByte << SrcShift)
  98 #define SrcImmU     (OpImmU << SrcShift)
  99 #define SrcSI       (OpSI << SrcShift)
 100 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 101 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 102 #define SrcAcc      (OpAcc << SrcShift)
 103 #define SrcImmU16   (OpImmU16 << SrcShift)
 104 #define SrcDX       (OpDX << SrcShift)
 105 #define SrcMem8     (OpMem8 << SrcShift)
 106 #define SrcMask     (OpMask << SrcShift)
 107 #define BitOp       (1<<11)
 108 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 109 #define String      (1<<13)     /* String instruction (rep capable) */
 110 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 111 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 112 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 113 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 114 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 115 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 116 #define Sse         (1<<18)     /* SSE Vector instruction */
 117 /* Generic ModRM decode. */
 118 #define ModRM       (1<<19)
 119 /* Destination is only written; never read. */
 120 #define Mov         (1<<20)
 121 /* Misc flags */
 122 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 123 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 124 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 125 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 126 #define Undefined   (1<<25) /* No Such Instruction */
 127 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 128 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 129 #define No64        (1<<28)
 130 #define PageTable   (1 << 29)   /* instruction used to write page table */
 131 /* Source 2 operand type */
 132 #define Src2Shift   (30)
 133 #define Src2None    (OpNone << Src2Shift)
 134 #define Src2CL      (OpCL << Src2Shift)
 135 #define Src2ImmByte (OpImmByte << Src2Shift)
 136 #define Src2One     (OpOne << Src2Shift)
 137 #define Src2Imm     (OpImm << Src2Shift)
 138 #define Src2ES      (OpES << Src2Shift)
 139 #define Src2CS      (OpCS << Src2Shift)
 140 #define Src2SS      (OpSS << Src2Shift)
 141 #define Src2DS      (OpDS << Src2Shift)
 142 #define Src2FS      (OpFS << Src2Shift)
 143 #define Src2GS      (OpGS << Src2Shift)
 144 #define Src2Mask    (OpMask << Src2Shift)
 145 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 146 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 147 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 148 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 149
 150 #define X2(x...) x, x
 151 #define X3(x...) X2(x), x
 152 #define X4(x...) X2(x), X2(x)
 153 #define X5(x...) X4(x), x
 154 #define X6(x...) X4(x), X2(x)
 155 #define X7(x...) X4(x), X3(x)
 156 #define X8(x...) X4(x), X4(x)
 157 #define X16(x...) X8(x), X8(x)
 158
 159 struct opcode {
 160         u64 flags : 56;
 161         u64 intercept : 8;
 162         union {
 163                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 164                 struct opcode *group;
 165                 struct group_dual *gdual;
 166                 struct gprefix *gprefix;
 167         } u;
 168         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 169 };
 170
 171 struct group_dual {
 172         struct opcode mod012[8];
 173         struct opcode mod3[8];
 174 };
 175
 176 struct gprefix {
 177         struct opcode pfx_no;
 178         struct opcode pfx_66;
 179         struct opcode pfx_f2;
 180         struct opcode pfx_f3;
 181 };
 182
 183 /* EFLAGS bit definitions. */
 184 #define EFLG_ID (1<<21)
 185 #define EFLG_VIP (1<<20)
 186 #define EFLG_VIF (1<<19)
 187 #define EFLG_AC (1<<18)
 188 #define EFLG_VM (1<<17)
 189 #define EFLG_RF (1<<16)
 190 #define EFLG_IOPL (3<<12)
 191 #define EFLG_NT (1<<14)
 192 #define EFLG_OF (1<<11)
 193 #define EFLG_DF (1<<10)
 194 #define EFLG_IF (1<<9)
 195 #define EFLG_TF (1<<8)
 196 #define EFLG_SF (1<<7)
 197 #define EFLG_ZF (1<<6)
 198 #define EFLG_AF (1<<4)
 199 #define EFLG_PF (1<<2)
 200 #define EFLG_CF (1<<0)
 201
 202 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 203 #define EFLG_RESERVED_ONE_MASK 2
 204
 205 /*
 206  * Instruction emulation:
 207  * Most instructions are emulated directly via a fragment of inline assembly
 208  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 209  * any modified flags.
 210  */
 211
 212 #if defined(CONFIG_X86_64)
 213 #define _LO32 "k"               /* force 32-bit operand */
 214 #define _STK  "%%rsp"           /* stack pointer */
 215 #elif defined(__i386__)
 216 #define _LO32 ""                /* force 32-bit operand */
 217 #define _STK  "%%esp"           /* stack pointer */
 218 #endif
 219
 220 /*
 221  * These EFLAGS bits are restored from saved value during emulation, and
 222  * any changes are written back to the saved value after emulation.
 223  */
 224 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 225
 226 /* Before executing instruction: restore necessary bits in EFLAGS. */
 227 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 228         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 229         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 230         "push %"_tmp"; "                                                \
 231         "push %"_tmp"; "                                                \
 232         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 233         "andl %"_LO32 _tmp",("_STK"); "                                 \
 234         "pushf; "                                                       \
 235         "notl %"_LO32 _tmp"; "                                          \
 236         "andl %"_LO32 _tmp",("_STK"); "                                 \
 237         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 238         "pop  %"_tmp"; "                                                \
 239         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 240         "popf; "                                                        \
 241         "pop  %"_sav"; "
 242
 243 /* After executing instruction: write-back necessary bits in EFLAGS. */
 244 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 245         /* _sav |= EFLAGS & _msk; */            \
 246         "pushf; "                               \
 247         "pop  %"_tmp"; "                        \
 248         "andl %"_msk",%"_LO32 _tmp"; "          \
 249         "orl  %"_LO32 _tmp",%"_sav"; "
 250
 251 #ifdef CONFIG_X86_64
 252 #define ON64(x) x
 253 #else
 254 #define ON64(x)
 255 #endif
 256
 257 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 258         do {                                                            \
 259                 __asm__ __volatile__ (                                  \
 260                         _PRE_EFLAGS("0", "4", "2")                      \
 261                         _op _suffix " %"_x"3,%1; "                      \
 262                         _POST_EFLAGS("0", "4", "2")                     \
 263                         : "=m" ((ctxt)->eflags),                        \
 264                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 265                           "=&r" (_tmp)                                  \
 266                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 267         } while (0)
 268
 269
 270 /* Raw emulation: instruction has two explicit operands. */
 271 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 272         do {                                                            \
 273                 unsigned long _tmp;                                     \
 274                                                                         \
 275                 switch ((ctxt)->dst.bytes) {                            \
 276                 case 2:                                                 \
 277                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 278                         break;                                          \
 279                 case 4:                                                 \
 280                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 281                         break;                                          \
 282                 case 8:                                                 \
 283                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 284                         break;                                          \
 285                 }                                                       \
 286         } while (0)
 287
 288 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 289         do {                                                                 \
 290                 unsigned long _tmp;                                          \
 291                 switch ((ctxt)->dst.bytes) {                                 \
 292                 case 1:                                                      \
 293                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 294                         break;                                               \
 295                 default:                                                     \
 296                         __emulate_2op_nobyte(ctxt, _op,                      \
 297                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 298                         break;                                               \
 299                 }                                                            \
 300         } while (0)
 301
 302 /* Source operand is byte-sized and may be restricted to just %cl. */
 303 #define emulate_2op_SrcB(ctxt, _op)                                     \
 304         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 305
 306 /* Source operand is byte, word, long or quad sized. */
 307 #define emulate_2op_SrcV(ctxt, _op)                                     \
 308         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 309
 310 /* Source operand is word, long or quad sized. */
 311 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 312         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 313
 314 /* Instruction has three operands and one operand is stored in ECX register */
 315 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 316         do {                                                            \
 317                 unsigned long _tmp;                                     \
 318                 _type _clv  = (ctxt)->src2.val;                         \
 319                 _type _srcv = (ctxt)->src.val;                          \
 320                 _type _dstv = (ctxt)->dst.val;                          \
 321                                                                         \
 322                 __asm__ __volatile__ (                                  \
 323                         _PRE_EFLAGS("0", "5", "2")                      \
 324                         _op _suffix " %4,%1 \n"                         \
 325                         _POST_EFLAGS("0", "5", "2")                     \
 326                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 327                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 328                         );                                              \
 329                                                                         \
 330                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 331                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 332                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 333         } while (0)
 334
 335 #define emulate_2op_cl(ctxt, _op)                                       \
 336         do {                                                            \
 337                 switch ((ctxt)->dst.bytes) {                            \
 338                 case 2:                                                 \
 339                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 340                         break;                                          \
 341                 case 4:                                                 \
 342                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 343                         break;                                          \
 344                 case 8:                                                 \
 345                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 346                         break;                                          \
 347                 }                                                       \
 348         } while (0)
 349
 350 #define __emulate_1op(ctxt, _op, _suffix)                               \
 351         do {                                                            \
 352                 unsigned long _tmp;                                     \
 353                                                                         \
 354                 __asm__ __volatile__ (                                  \
 355                         _PRE_EFLAGS("0", "3", "2")                      \
 356                         _op _suffix " %1; "                             \
 357                         _POST_EFLAGS("0", "3", "2")                     \
 358                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 359                           "=&r" (_tmp)                                  \
 360                         : "i" (EFLAGS_MASK));                           \
 361         } while (0)
 362
 363 /* Instruction has only one explicit operand (no source operand). */
 364 #define emulate_1op(ctxt, _op)                                          \
 365         do {                                                            \
 366                 switch ((ctxt)->dst.bytes) {                            \
 367                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 368                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 369                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 370                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 371                 }                                                       \
 372         } while (0)
 373
 374 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 375         do {                                                            \
 376                 unsigned long _tmp;                                     \
 377                 ulong *rax = &(ctxt)->regs[VCPU_REGS_RAX];              \
 378                 ulong *rdx = &(ctxt)->regs[VCPU_REGS_RDX];              \
 379                                                                         \
 380                 __asm__ __volatile__ (                                  \
 381                         _PRE_EFLAGS("0", "5", "1")                      \
 382                         "1: \n\t"                                       \
 383                         _op _suffix " %6; "                             \
 384                         "2: \n\t"                                       \
 385                         _POST_EFLAGS("0", "5", "1")                     \
 386                         ".pushsection .fixup,\"ax\" \n\t"               \
 387                         "3: movb $1, %4 \n\t"                           \
 388                         "jmp 2b \n\t"                                   \
 389                         ".popsection \n\t"                              \
 390                         _ASM_EXTABLE(1b, 3b)                            \
 391                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 392                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 393                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val),     \
 394                           "a" (*rax), "d" (*rdx));                      \
 395         } while (0)
 396
 397 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 398 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 399         do {                                                            \
 400                 switch((ctxt)->src.bytes) {                             \
 401                 case 1:                                                 \
 402                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 403                         break;                                          \
 404                 case 2:                                                 \
 405                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 406                         break;                                          \
 407                 case 4:                                                 \
 408                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 409                         break;                                          \
 410                 case 8: ON64(                                           \
 411                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 412                         break;                                          \
 413                 }                                                       \
 414         } while (0)
 415
 416 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 417                                     enum x86_intercept intercept,
 418                                     enum x86_intercept_stage stage)
 419 {
 420         struct x86_instruction_info info = {
 421                 .intercept  = intercept,
 422                 .rep_prefix = ctxt->rep_prefix,
 423                 .modrm_mod  = ctxt->modrm_mod,
 424                 .modrm_reg  = ctxt->modrm_reg,
 425                 .modrm_rm   = ctxt->modrm_rm,
 426                 .src_val    = ctxt->src.val64,
 427                 .src_bytes  = ctxt->src.bytes,
 428                 .dst_bytes  = ctxt->dst.bytes,
 429                 .ad_bytes   = ctxt->ad_bytes,
 430                 .next_rip   = ctxt->eip,
 431         };
 432
 433         return ctxt->ops->intercept(ctxt, &info, stage);
 434 }
 435
 436 static void assign_masked(ulong *dest, ulong src, ulong mask)
 437 {
 438         *dest = (*dest & ~mask) | (src & mask);
 439 }
 440
 441 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 442 {
 443         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 444 }
 445
 446 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 447 {
 448         u16 sel;
 449         struct desc_struct ss;
 450
 451         if (ctxt->mode == X86EMUL_MODE_PROT64)
 452                 return ~0UL;
 453         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 454         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 455 }
 456
 457 static int stack_size(struct x86_emulate_ctxt *ctxt)
 458 {
 459         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 460 }
 461
 462 /* Access/update address held in a register, based on addressing mode. */
 463 static inline unsigned long
 464 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 465 {
 466         if (ctxt->ad_bytes == sizeof(unsigned long))
 467                 return reg;
 468         else
 469                 return reg & ad_mask(ctxt);
 470 }
 471
 472 static inline unsigned long
 473 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 474 {
 475         return address_mask(ctxt, reg);
 476 }
 477
 478 static inline void
 479 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 480 {
 481         if (ctxt->ad_bytes == sizeof(unsigned long))
 482                 *reg += inc;
 483         else
 484                 *reg = (*reg & ~ad_mask(ctxt)) | ((*reg + inc) & ad_mask(ctxt));
 485 }
 486
 487 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 488 {
 489         register_address_increment(ctxt, &ctxt->_eip, rel);
 490 }
 491
 492 static u32 desc_limit_scaled(struct desc_struct *desc)
 493 {
 494         u32 limit = get_desc_limit(desc);
 495
 496         return desc->g ? (limit << 12) | 0xfff : limit;
 497 }
 498
 499 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 500 {
 501         ctxt->has_seg_override = true;
 502         ctxt->seg_override = seg;
 503 }
 504
 505 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 506 {
 507         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 508                 return 0;
 509
 510         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 511 }
 512
 513 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 514 {
 515         if (!ctxt->has_seg_override)
 516                 return 0;
 517
 518         return ctxt->seg_override;
 519 }
 520
 521 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 522                              u32 error, bool valid)
 523 {
 524         ctxt->exception.vector = vec;
 525         ctxt->exception.error_code = error;
 526         ctxt->exception.error_code_valid = valid;
 527         return X86EMUL_PROPAGATE_FAULT;
 528 }
 529
 530 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 531 {
 532         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 533 }
 534
 535 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 536 {
 537         return emulate_exception(ctxt, GP_VECTOR, err, true);
 538 }
 539
 540 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 541 {
 542         return emulate_exception(ctxt, SS_VECTOR, err, true);
 543 }
 544
 545 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 546 {
 547         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 548 }
 549
 550 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 551 {
 552         return emulate_exception(ctxt, TS_VECTOR, err, true);
 553 }
 554
 555 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 556 {
 557         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 558 }
 559
 560 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 561 {
 562         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 563 }
 564
 565 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 566 {
 567         u16 selector;
 568         struct desc_struct desc;
 569
 570         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 571         return selector;
 572 }
 573
 574 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 575                                  unsigned seg)
 576 {
 577         u16 dummy;
 578         u32 base3;
 579         struct desc_struct desc;
 580
 581         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 582         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 583 }
 584
 585 /*
 586  * x86 defines three classes of vector instructions: explicitly
 587  * aligned, explicitly unaligned, and the rest, which change behaviour
 588  * depending on whether they're AVX encoded or not.
 589  *
 590  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 591  * subject to the same check.
 592  */
 593 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 594 {
 595         if (likely(size < 16))
 596                 return false;
 597
 598         if (ctxt->d & Aligned)
 599                 return true;
 600         else if (ctxt->d & Unaligned)
 601                 return false;
 602         else if (ctxt->d & Avx)
 603                 return false;
 604         else
 605                 return true;
 606 }
 607
 608 static int __linearize(struct x86_emulate_ctxt *ctxt,
 609                      struct segmented_address addr,
 610                      unsigned size, bool write, bool fetch,
 611                      ulong *linear)
 612 {
 613         struct desc_struct desc;
 614         bool usable;
 615         ulong la;
 616         u32 lim;
 617         u16 sel;
 618         unsigned cpl, rpl;
 619
 620         la = seg_base(ctxt, addr.seg) + addr.ea;
 621         switch (ctxt->mode) {
 622         case X86EMUL_MODE_REAL:
 623                 break;
 624         case X86EMUL_MODE_PROT64:
 625                 if (((signed long)la << 16) >> 16 != la)
 626                         return emulate_gp(ctxt, 0);
 627                 break;
 628         default:
 629                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 630                                                 addr.seg);
 631                 if (!usable)
 632                         goto bad;
 633                 /* code segment or read-only data segment */
 634                 if (((desc.type & 8) || !(desc.type & 2)) && write)
 635                         goto bad;
 636                 /* unreadable code segment */
 637                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 638                         goto bad;
 639                 lim = desc_limit_scaled(&desc);
 640                 if ((desc.type & 8) || !(desc.type & 4)) {
 641                         /* expand-up segment */
 642                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 643                                 goto bad;
 644                 } else {
 645                         /* expand-down segment */
 646                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 647                                 goto bad;
 648                         lim = desc.d ? 0xffffffff : 0xffff;
 649                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 650                                 goto bad;
 651                 }
 652                 cpl = ctxt->ops->cpl(ctxt);
 653                 rpl = sel & 3;
 654                 cpl = max(cpl, rpl);
 655                 if (!(desc.type & 8)) {
 656                         /* data segment */
 657                         if (cpl > desc.dpl)
 658                                 goto bad;
 659                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 660                         /* nonconforming code segment */
 661                         if (cpl != desc.dpl)
 662                                 goto bad;
 663                 } else if ((desc.type & 8) && (desc.type & 4)) {
 664                         /* conforming code segment */
 665                         if (cpl < desc.dpl)
 666                                 goto bad;
 667                 }
 668                 break;
 669         }
 670         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 671                 la &= (u32)-1;
 672         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 673                 return emulate_gp(ctxt, 0);
 674         *linear = la;
 675         return X86EMUL_CONTINUE;
 676 bad:
 677         if (addr.seg == VCPU_SREG_SS)
 678                 return emulate_ss(ctxt, addr.seg);
 679         else
 680                 return emulate_gp(ctxt, addr.seg);
 681 }
 682
 683 static int linearize(struct x86_emulate_ctxt *ctxt,
 684                      struct segmented_address addr,
 685                      unsigned size, bool write,
 686                      ulong *linear)
 687 {
 688         return __linearize(ctxt, addr, size, write, false, linear);
 689 }
 690
 691
 692 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 693                               struct segmented_address addr,
 694                               void *data,
 695                               unsigned size)
 696 {
 697         int rc;
 698         ulong linear;
 699
 700         rc = linearize(ctxt, addr, size, false, &linear);
 701         if (rc != X86EMUL_CONTINUE)
 702                 return rc;
 703         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 704 }
 705
 706 /*
 707  * Fetch the next byte of the instruction being emulated which is pointed to
 708  * by ctxt->_eip, then increment ctxt->_eip.
 709  *
 710  * Also prefetch the remaining bytes of the instruction without crossing page
 711  * boundary if they are not in fetch_cache yet.
 712  */
 713 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 714 {
 715         struct fetch_cache *fc = &ctxt->fetch;
 716         int rc;
 717         int size, cur_size;
 718
 719         if (ctxt->_eip == fc->end) {
 720                 unsigned long linear;
 721                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 722                                                   .ea  = ctxt->_eip };
 723                 cur_size = fc->end - fc->start;
 724                 size = min(15UL - cur_size,
 725                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 726                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 727                 if (unlikely(rc != X86EMUL_CONTINUE))
 728                         return rc;
 729                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 730                                       size, &ctxt->exception);
 731                 if (unlikely(rc != X86EMUL_CONTINUE))
 732                         return rc;
 733                 fc->end += size;
 734         }
 735         *dest = fc->data[ctxt->_eip - fc->start];
 736         ctxt->_eip++;
 737         return X86EMUL_CONTINUE;
 738 }
 739
 740 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 741                          void *dest, unsigned size)
 742 {
 743         int rc;
 744
 745         /* x86 instructions are limited to 15 bytes. */
 746         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 747                 return X86EMUL_UNHANDLEABLE;
 748         while (size--) {
 749                 rc = do_insn_fetch_byte(ctxt, dest++);
 750                 if (rc != X86EMUL_CONTINUE)
 751                         return rc;
 752         }
 753         return X86EMUL_CONTINUE;
 754 }
 755
 756 /* Fetch next part of the instruction being emulated. */
 757 #define insn_fetch(_type, _ctxt)                                        \
 758 ({      unsigned long _x;                                               \
 759         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 760         if (rc != X86EMUL_CONTINUE)                                     \
 761                 goto done;                                              \
 762         (_type)_x;                                                      \
 763 })
 764
 765 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 766 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 767         if (rc != X86EMUL_CONTINUE)                                     \
 768                 goto done;                                              \
 769 })
 770
 771 /*
 772  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 773  * pointer into the block that addresses the relevant register.
 774  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 775  */
 776 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 777                              int highbyte_regs)
 778 {
 779         void *p;
 780
 781         p = &regs[modrm_reg];
 782         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 783                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 784         return p;
 785 }
 786
 787 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 788                            struct segmented_address addr,
 789                            u16 *size, unsigned long *address, int op_bytes)
 790 {
 791         int rc;
 792
 793         if (op_bytes == 2)
 794                 op_bytes = 3;
 795         *address = 0;
 796         rc = segmented_read_std(ctxt, addr, size, 2);
 797         if (rc != X86EMUL_CONTINUE)
 798                 return rc;
 799         addr.ea += 2;
 800         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 801         return rc;
 802 }
 803
 804 static int test_cc(unsigned int condition, unsigned int flags)
 805 {
 806         int rc = 0;
 807
 808         switch ((condition & 15) >> 1) {
 809         case 0: /* o */
 810                 rc |= (flags & EFLG_OF);
 811                 break;
 812         case 1: /* b/c/nae */
 813                 rc |= (flags & EFLG_CF);
 814                 break;
 815         case 2: /* z/e */
 816                 rc |= (flags & EFLG_ZF);
 817                 break;
 818         case 3: /* be/na */
 819                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 820                 break;
 821         case 4: /* s */
 822                 rc |= (flags & EFLG_SF);
 823                 break;
 824         case 5: /* p/pe */
 825                 rc |= (flags & EFLG_PF);
 826                 break;
 827         case 7: /* le/ng */
 828                 rc |= (flags & EFLG_ZF);
 829                 /* fall through */
 830         case 6: /* l/nge */
 831                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 832                 break;
 833         }
 834
 835         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 836         return (!!rc ^ (condition & 1));
 837 }
 838
 839 static void fetch_register_operand(struct operand *op)
 840 {
 841         switch (op->bytes) {
 842         case 1:
 843                 op->val = *(u8 *)op->addr.reg;
 844                 break;
 845         case 2:
 846                 op->val = *(u16 *)op->addr.reg;
 847                 break;
 848         case 4:
 849                 op->val = *(u32 *)op->addr.reg;
 850                 break;
 851         case 8:
 852                 op->val = *(u64 *)op->addr.reg;
 853                 break;
 854         }
 855 }
 856
 857 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 858 {
 859         ctxt->ops->get_fpu(ctxt);
 860         switch (reg) {
 861         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 862         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 863         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 864         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 865         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 866         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 867         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 868         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 869 #ifdef CONFIG_X86_64
 870         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 871         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 872         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 873         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 874         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 875         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 876         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 877         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 878 #endif
 879         default: BUG();
 880         }
 881         ctxt->ops->put_fpu(ctxt);
 882 }
 883
 884 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 885                           int reg)
 886 {
 887         ctxt->ops->get_fpu(ctxt);
 888         switch (reg) {
 889         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 890         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 891         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 892         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 893         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 894         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 895         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 896         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 897 #ifdef CONFIG_X86_64
 898         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 899         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 900         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 901         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 902         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 903         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 904         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 905         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 906 #endif
 907         default: BUG();
 908         }
 909         ctxt->ops->put_fpu(ctxt);
 910 }
 911
 912 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 913 {
 914         ctxt->ops->get_fpu(ctxt);
 915         switch (reg) {
 916         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 917         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 918         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 919         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 920         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 921         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 922         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 923         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 924         default: BUG();
 925         }
 926         ctxt->ops->put_fpu(ctxt);
 927 }
 928
 929 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 930 {
 931         ctxt->ops->get_fpu(ctxt);
 932         switch (reg) {
 933         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 934         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 935         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 936         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 937         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 938         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 939         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 940         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 941         default: BUG();
 942         }
 943         ctxt->ops->put_fpu(ctxt);
 944 }
 945
 946 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 947                                     struct operand *op)
 948 {
 949         unsigned reg = ctxt->modrm_reg;
 950         int highbyte_regs = ctxt->rex_prefix == 0;
 951
 952         if (!(ctxt->d & ModRM))
 953                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
 954
 955         if (ctxt->d & Sse) {
 956                 op->type = OP_XMM;
 957                 op->bytes = 16;
 958                 op->addr.xmm = reg;
 959                 read_sse_reg(ctxt, &op->vec_val, reg);
 960                 return;
 961         }
 962         if (ctxt->d & Mmx) {
 963                 reg &= 7;
 964                 op->type = OP_MM;
 965                 op->bytes = 8;
 966                 op->addr.mm = reg;
 967                 return;
 968         }
 969
 970         op->type = OP_REG;
 971         if (ctxt->d & ByteOp) {
 972                 op->addr.reg = decode_register(reg, ctxt->regs, highbyte_regs);
 973                 op->bytes = 1;
 974         } else {
 975                 op->addr.reg = decode_register(reg, ctxt->regs, 0);
 976                 op->bytes = ctxt->op_bytes;
 977         }
 978         fetch_register_operand(op);
 979         op->orig_val = op->val;
 980 }
 981
 982 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
 983 {
 984         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
 985                 ctxt->modrm_seg = VCPU_SREG_SS;
 986 }
 987
 988 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 989                         struct operand *op)
 990 {
 991         u8 sib;
 992         int index_reg = 0, base_reg = 0, scale;
 993         int rc = X86EMUL_CONTINUE;
 994         ulong modrm_ea = 0;
 995
 996         if (ctxt->rex_prefix) {
 997                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
 998                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
 999                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1000         }
1001
1002         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1003         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1004         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1005         ctxt->modrm_seg = VCPU_SREG_DS;
1006
1007         if (ctxt->modrm_mod == 3) {
1008                 op->type = OP_REG;
1009                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1010                 op->addr.reg = decode_register(ctxt->modrm_rm,
1011                                                ctxt->regs, ctxt->d & ByteOp);
1012                 if (ctxt->d & Sse) {
1013                         op->type = OP_XMM;
1014                         op->bytes = 16;
1015                         op->addr.xmm = ctxt->modrm_rm;
1016                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1017                         return rc;
1018                 }
1019                 if (ctxt->d & Mmx) {
1020                         op->type = OP_MM;
1021                         op->bytes = 8;
1022                         op->addr.xmm = ctxt->modrm_rm & 7;
1023                         return rc;
1024                 }
1025                 fetch_register_operand(op);
1026                 return rc;
1027         }
1028
1029         op->type = OP_MEM;
1030
1031         if (ctxt->ad_bytes == 2) {
1032                 unsigned bx = ctxt->regs[VCPU_REGS_RBX];
1033                 unsigned bp = ctxt->regs[VCPU_REGS_RBP];
1034                 unsigned si = ctxt->regs[VCPU_REGS_RSI];
1035                 unsigned di = ctxt->regs[VCPU_REGS_RDI];
1036
1037                 /* 16-bit ModR/M decode. */
1038                 switch (ctxt->modrm_mod) {
1039                 case 0:
1040                         if (ctxt->modrm_rm == 6)
1041                                 modrm_ea += insn_fetch(u16, ctxt);
1042                         break;
1043                 case 1:
1044                         modrm_ea += insn_fetch(s8, ctxt);
1045                         break;
1046                 case 2:
1047                         modrm_ea += insn_fetch(u16, ctxt);
1048                         break;
1049                 }
1050                 switch (ctxt->modrm_rm) {
1051                 case 0:
1052                         modrm_ea += bx + si;
1053                         break;
1054                 case 1:
1055                         modrm_ea += bx + di;
1056                         break;
1057                 case 2:
1058                         modrm_ea += bp + si;
1059                         break;
1060                 case 3:
1061                         modrm_ea += bp + di;
1062                         break;
1063                 case 4:
1064                         modrm_ea += si;
1065                         break;
1066                 case 5:
1067                         modrm_ea += di;
1068                         break;
1069                 case 6:
1070                         if (ctxt->modrm_mod != 0)
1071                                 modrm_ea += bp;
1072                         break;
1073                 case 7:
1074                         modrm_ea += bx;
1075                         break;
1076                 }
1077                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1078                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1079                         ctxt->modrm_seg = VCPU_SREG_SS;
1080                 modrm_ea = (u16)modrm_ea;
1081         } else {
1082                 /* 32/64-bit ModR/M decode. */
1083                 if ((ctxt->modrm_rm & 7) == 4) {
1084                         sib = insn_fetch(u8, ctxt);
1085                         index_reg |= (sib >> 3) & 7;
1086                         base_reg |= sib & 7;
1087                         scale = sib >> 6;
1088
1089                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1090                                 modrm_ea += insn_fetch(s32, ctxt);
1091                         else {
1092                                 modrm_ea += ctxt->regs[base_reg];
1093                                 adjust_modrm_seg(ctxt, base_reg);
1094                         }
1095                         if (index_reg != 4)
1096                                 modrm_ea += ctxt->regs[index_reg] << scale;
1097                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1098                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1099                                 ctxt->rip_relative = 1;
1100                 } else {
1101                         base_reg = ctxt->modrm_rm;
1102                         modrm_ea += ctxt->regs[base_reg];
1103                         adjust_modrm_seg(ctxt, base_reg);
1104                 }
1105                 switch (ctxt->modrm_mod) {
1106                 case 0:
1107                         if (ctxt->modrm_rm == 5)
1108                                 modrm_ea += insn_fetch(s32, ctxt);
1109                         break;
1110                 case 1:
1111                         modrm_ea += insn_fetch(s8, ctxt);
1112                         break;
1113                 case 2:
1114                         modrm_ea += insn_fetch(s32, ctxt);
1115                         break;
1116                 }
1117         }
1118         op->addr.mem.ea = modrm_ea;
1119 done:
1120         return rc;
1121 }
1122
1123 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1124                       struct operand *op)
1125 {
1126         int rc = X86EMUL_CONTINUE;
1127
1128         op->type = OP_MEM;
1129         switch (ctxt->ad_bytes) {
1130         case 2:
1131                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1132                 break;
1133         case 4:
1134                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1135                 break;
1136         case 8:
1137                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1138                 break;
1139         }
1140 done:
1141         return rc;
1142 }
1143
1144 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1145 {
1146         long sv = 0, mask;
1147
1148         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1149                 mask = ~(ctxt->dst.bytes * 8 - 1);
1150
1151                 if (ctxt->src.bytes == 2)
1152                         sv = (s16)ctxt->src.val & (s16)mask;
1153                 else if (ctxt->src.bytes == 4)
1154                         sv = (s32)ctxt->src.val & (s32)mask;
1155
1156                 ctxt->dst.addr.mem.ea += (sv >> 3);
1157         }
1158
1159         /* only subword offset */
1160         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1161 }
1162
1163 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1164                          unsigned long addr, void *dest, unsigned size)
1165 {
1166         int rc;
1167         struct read_cache *mc = &ctxt->mem_read;
1168
1169         if (mc->pos < mc->end)
1170                 goto read_cached;
1171
1172         WARN_ON((mc->end + size) >= sizeof(mc->data));
1173
1174         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1175                                       &ctxt->exception);
1176         if (rc != X86EMUL_CONTINUE)
1177                 return rc;
1178
1179         mc->end += size;
1180
1181 read_cached:
1182         memcpy(dest, mc->data + mc->pos, size);
1183         mc->pos += size;
1184         return X86EMUL_CONTINUE;
1185 }
1186
1187 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1188                           struct segmented_address addr,
1189                           void *data,
1190                           unsigned size)
1191 {
1192         int rc;
1193         ulong linear;
1194
1195         rc = linearize(ctxt, addr, size, false, &linear);
1196         if (rc != X86EMUL_CONTINUE)
1197                 return rc;
1198         return read_emulated(ctxt, linear, data, size);
1199 }
1200
1201 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1202                            struct segmented_address addr,
1203                            const void *data,
1204                            unsigned size)
1205 {
1206         int rc;
1207         ulong linear;
1208
1209         rc = linearize(ctxt, addr, size, true, &linear);
1210         if (rc != X86EMUL_CONTINUE)
1211                 return rc;
1212         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1213                                          &ctxt->exception);
1214 }
1215
1216 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1217                              struct segmented_address addr,
1218                              const void *orig_data, const void *data,
1219                              unsigned size)
1220 {
1221         int rc;
1222         ulong linear;
1223
1224         rc = linearize(ctxt, addr, size, true, &linear);
1225         if (rc != X86EMUL_CONTINUE)
1226                 return rc;
1227         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1228                                            size, &ctxt->exception);
1229 }
1230
1231 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1232                            unsigned int size, unsigned short port,
1233                            void *dest)
1234 {
1235         struct read_cache *rc = &ctxt->io_read;
1236
1237         if (rc->pos == rc->end) { /* refill pio read ahead */
1238                 unsigned int in_page, n;
1239                 unsigned int count = ctxt->rep_prefix ?
1240                         address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) : 1;
1241                 in_page = (ctxt->eflags & EFLG_DF) ?
1242                         offset_in_page(ctxt->regs[VCPU_REGS_RDI]) :
1243                         PAGE_SIZE - offset_in_page(ctxt->regs[VCPU_REGS_RDI]);
1244                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1245                         count);
1246                 if (n == 0)
1247                         n = 1;
1248                 rc->pos = rc->end = 0;
1249                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1250                         return 0;
1251                 rc->end = n * size;
1252         }
1253
1254         memcpy(dest, rc->data + rc->pos, size);
1255         rc->pos += size;
1256         return 1;
1257 }
1258
1259 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1260                                      u16 index, struct desc_struct *desc)
1261 {
1262         struct desc_ptr dt;
1263         ulong addr;
1264
1265         ctxt->ops->get_idt(ctxt, &dt);
1266
1267         if (dt.size < index * 8 + 7)
1268                 return emulate_gp(ctxt, index << 3 | 0x2);
1269
1270         addr = dt.address + index * 8;
1271         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1272                                    &ctxt->exception);
1273 }
1274
1275 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1276                                      u16 selector, struct desc_ptr *dt)
1277 {
1278         struct x86_emulate_ops *ops = ctxt->ops;
1279
1280         if (selector & 1 << 2) {
1281                 struct desc_struct desc;
1282                 u16 sel;
1283
1284                 memset (dt, 0, sizeof *dt);
1285                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1286                         return;
1287
1288                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1289                 dt->address = get_desc_base(&desc);
1290         } else
1291                 ops->get_gdt(ctxt, dt);
1292 }
1293
1294 /* allowed just for 8 bytes segments */
1295 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1296                                    u16 selector, struct desc_struct *desc,
1297                                    ulong *desc_addr_p)
1298 {
1299         struct desc_ptr dt;
1300         u16 index = selector >> 3;
1301         ulong addr;
1302
1303         get_descriptor_table_ptr(ctxt, selector, &dt);
1304
1305         if (dt.size < index * 8 + 7)
1306                 return emulate_gp(ctxt, selector & 0xfffc);
1307
1308         *desc_addr_p = addr = dt.address + index * 8;
1309         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1310                                    &ctxt->exception);
1311 }
1312
1313 /* allowed just for 8 bytes segments */
1314 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1315                                     u16 selector, struct desc_struct *desc)
1316 {
1317         struct desc_ptr dt;
1318         u16 index = selector >> 3;
1319         ulong addr;
1320
1321         get_descriptor_table_ptr(ctxt, selector, &dt);
1322
1323         if (dt.size < index * 8 + 7)
1324                 return emulate_gp(ctxt, selector & 0xfffc);
1325
1326         addr = dt.address + index * 8;
1327         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1328                                     &ctxt->exception);
1329 }
1330
1331 /* Does not support long mode */
1332 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1333                                    u16 selector, int seg)
1334 {
1335         struct desc_struct seg_desc, old_desc;
1336         u8 dpl, rpl, cpl;
1337         unsigned err_vec = GP_VECTOR;
1338         u32 err_code = 0;
1339         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1340         ulong desc_addr;
1341         int ret;
1342
1343         memset(&seg_desc, 0, sizeof seg_desc);
1344
1345         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1346             || ctxt->mode == X86EMUL_MODE_REAL) {
1347                 /* set real mode segment descriptor */
1348                 set_desc_base(&seg_desc, selector << 4);
1349                 set_desc_limit(&seg_desc, 0xffff);
1350                 seg_desc.type = 3;
1351                 seg_desc.p = 1;
1352                 seg_desc.s = 1;
1353                 if (ctxt->mode == X86EMUL_MODE_VM86)
1354                         seg_desc.dpl = 3;
1355                 goto load;
1356         }
1357
1358         rpl = selector & 3;
1359         cpl = ctxt->ops->cpl(ctxt);
1360
1361         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1362         if ((seg == VCPU_SREG_CS
1363              || (seg == VCPU_SREG_SS
1364                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1365              || seg == VCPU_SREG_TR)
1366             && null_selector)
1367                 goto exception;
1368
1369         /* TR should be in GDT only */
1370         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1371                 goto exception;
1372
1373         if (null_selector) /* for NULL selector skip all following checks */
1374                 goto load;
1375
1376         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1377         if (ret != X86EMUL_CONTINUE)
1378                 return ret;
1379
1380         err_code = selector & 0xfffc;
1381         err_vec = GP_VECTOR;
1382
1383         /* can't load system descriptor into segment selector */
1384         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1385                 goto exception;
1386
1387         if (!seg_desc.p) {
1388                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1389                 goto exception;
1390         }
1391
1392         dpl = seg_desc.dpl;
1393
1394         switch (seg) {
1395         case VCPU_SREG_SS:
1396                 /*
1397                  * segment is not a writable data segment or segment
1398                  * selector's RPL != CPL or segment selector's RPL != CPL
1399                  */
1400                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1401                         goto exception;
1402                 break;
1403         case VCPU_SREG_CS:
1404                 if (!(seg_desc.type & 8))
1405                         goto exception;
1406
1407                 if (seg_desc.type & 4) {
1408                         /* conforming */
1409                         if (dpl > cpl)
1410                                 goto exception;
1411                 } else {
1412                         /* nonconforming */
1413                         if (rpl > cpl || dpl != cpl)
1414                                 goto exception;
1415                 }
1416                 /* CS(RPL) <- CPL */
1417                 selector = (selector & 0xfffc) | cpl;
1418                 break;
1419         case VCPU_SREG_TR:
1420                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1421                         goto exception;
1422                 old_desc = seg_desc;
1423                 seg_desc.type |= 2; /* busy */
1424                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1425                                                   sizeof(seg_desc), &ctxt->exception);
1426                 if (ret != X86EMUL_CONTINUE)
1427                         return ret;
1428                 break;
1429         case VCPU_SREG_LDTR:
1430                 if (seg_desc.s || seg_desc.type != 2)
1431                         goto exception;
1432                 break;
1433         default: /*  DS, ES, FS, or GS */
1434                 /*
1435                  * segment is not a data or readable code segment or
1436                  * ((segment is a data or nonconforming code segment)
1437                  * and (both RPL and CPL > DPL))
1438                  */
1439                 if ((seg_desc.type & 0xa) == 0x8 ||
1440                     (((seg_desc.type & 0xc) != 0xc) &&
1441                      (rpl > dpl && cpl > dpl)))
1442                         goto exception;
1443                 break;
1444         }
1445
1446         if (seg_desc.s) {
1447                 /* mark segment as accessed */
1448                 seg_desc.type |= 1;
1449                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1450                 if (ret != X86EMUL_CONTINUE)
1451                         return ret;
1452         }
1453 load:
1454         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1455         return X86EMUL_CONTINUE;
1456 exception:
1457         emulate_exception(ctxt, err_vec, err_code, true);
1458         return X86EMUL_PROPAGATE_FAULT;
1459 }
1460
1461 static void write_register_operand(struct operand *op)
1462 {
1463         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1464         switch (op->bytes) {
1465         case 1:
1466                 *(u8 *)op->addr.reg = (u8)op->val;
1467                 break;
1468         case 2:
1469                 *(u16 *)op->addr.reg = (u16)op->val;
1470                 break;
1471         case 4:
1472                 *op->addr.reg = (u32)op->val;
1473                 break;  /* 64b: zero-extend */
1474         case 8:
1475                 *op->addr.reg = op->val;
1476                 break;
1477         }
1478 }
1479
1480 static int writeback(struct x86_emulate_ctxt *ctxt)
1481 {
1482         int rc;
1483
1484         switch (ctxt->dst.type) {
1485         case OP_REG:
1486                 write_register_operand(&ctxt->dst);
1487                 break;
1488         case OP_MEM:
1489                 if (ctxt->lock_prefix)
1490                         rc = segmented_cmpxchg(ctxt,
1491                                                ctxt->dst.addr.mem,
1492                                                &ctxt->dst.orig_val,
1493                                                &ctxt->dst.val,
1494                                                ctxt->dst.bytes);
1495                 else
1496                         rc = segmented_write(ctxt,
1497                                              ctxt->dst.addr.mem,
1498                                              &ctxt->dst.val,
1499                                              ctxt->dst.bytes);
1500                 if (rc != X86EMUL_CONTINUE)
1501                         return rc;
1502                 break;
1503         case OP_XMM:
1504                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1505                 break;
1506         case OP_MM:
1507                 write_mmx_reg(ctxt, &ctxt->dst.mm_val, ctxt->dst.addr.mm);
1508                 break;
1509         case OP_NONE:
1510                 /* no writeback */
1511                 break;
1512         default:
1513                 break;
1514         }
1515         return X86EMUL_CONTINUE;
1516 }
1517
1518 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1519 {
1520         struct segmented_address addr;
1521
1522         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], -bytes);
1523         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1524         addr.seg = VCPU_SREG_SS;
1525
1526         return segmented_write(ctxt, addr, data, bytes);
1527 }
1528
1529 static int em_push(struct x86_emulate_ctxt *ctxt)
1530 {
1531         /* Disable writeback. */
1532         ctxt->dst.type = OP_NONE;
1533         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1534 }
1535
1536 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1537                        void *dest, int len)
1538 {
1539         int rc;
1540         struct segmented_address addr;
1541
1542         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1543         addr.seg = VCPU_SREG_SS;
1544         rc = segmented_read(ctxt, addr, dest, len);
1545         if (rc != X86EMUL_CONTINUE)
1546                 return rc;
1547
1548         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], len);
1549         return rc;
1550 }
1551
1552 static int em_pop(struct x86_emulate_ctxt *ctxt)
1553 {
1554         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1555 }
1556
1557 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1558                         void *dest, int len)
1559 {
1560         int rc;
1561         unsigned long val, change_mask;
1562         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1563         int cpl = ctxt->ops->cpl(ctxt);
1564
1565         rc = emulate_pop(ctxt, &val, len);
1566         if (rc != X86EMUL_CONTINUE)
1567                 return rc;
1568
1569         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1570                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1571
1572         switch(ctxt->mode) {
1573         case X86EMUL_MODE_PROT64:
1574         case X86EMUL_MODE_PROT32:
1575         case X86EMUL_MODE_PROT16:
1576                 if (cpl == 0)
1577                         change_mask |= EFLG_IOPL;
1578                 if (cpl <= iopl)
1579                         change_mask |= EFLG_IF;
1580                 break;
1581         case X86EMUL_MODE_VM86:
1582                 if (iopl < 3)
1583                         return emulate_gp(ctxt, 0);
1584                 change_mask |= EFLG_IF;
1585                 break;
1586         default: /* real mode */
1587                 change_mask |= (EFLG_IOPL | EFLG_IF);
1588                 break;
1589         }
1590
1591         *(unsigned long *)dest =
1592                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1593
1594         return rc;
1595 }
1596
1597 static int em_popf(struct x86_emulate_ctxt *ctxt)
1598 {
1599         ctxt->dst.type = OP_REG;
1600         ctxt->dst.addr.reg = &ctxt->eflags;
1601         ctxt->dst.bytes = ctxt->op_bytes;
1602         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1603 }
1604
1605 static int em_enter(struct x86_emulate_ctxt *ctxt)
1606 {
1607         int rc;
1608         unsigned frame_size = ctxt->src.val;
1609         unsigned nesting_level = ctxt->src2.val & 31;
1610
1611         if (nesting_level)
1612                 return X86EMUL_UNHANDLEABLE;
1613
1614         rc = push(ctxt, &ctxt->regs[VCPU_REGS_RBP], stack_size(ctxt));
1615         if (rc != X86EMUL_CONTINUE)
1616                 return rc;
1617         assign_masked(&ctxt->regs[VCPU_REGS_RBP], ctxt->regs[VCPU_REGS_RSP],
1618                       stack_mask(ctxt));
1619         assign_masked(&ctxt->regs[VCPU_REGS_RSP],
1620                       ctxt->regs[VCPU_REGS_RSP] - frame_size,
1621                       stack_mask(ctxt));
1622         return X86EMUL_CONTINUE;
1623 }
1624
1625 static int em_leave(struct x86_emulate_ctxt *ctxt)
1626 {
1627         assign_masked(&ctxt->regs[VCPU_REGS_RSP], ctxt->regs[VCPU_REGS_RBP],
1628                       stack_mask(ctxt));
1629         return emulate_pop(ctxt, &ctxt->regs[VCPU_REGS_RBP], ctxt->op_bytes);
1630 }
1631
1632 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1633 {
1634         int seg = ctxt->src2.val;
1635
1636         ctxt->src.val = get_segment_selector(ctxt, seg);
1637
1638         return em_push(ctxt);
1639 }
1640
1641 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1642 {
1643         int seg = ctxt->src2.val;
1644         unsigned long selector;
1645         int rc;
1646
1647         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1648         if (rc != X86EMUL_CONTINUE)
1649                 return rc;
1650
1651         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1652         return rc;
1653 }
1654
1655 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1656 {
1657         unsigned long old_esp = ctxt->regs[VCPU_REGS_RSP];
1658         int rc = X86EMUL_CONTINUE;
1659         int reg = VCPU_REGS_RAX;
1660
1661         while (reg <= VCPU_REGS_RDI) {
1662                 (reg == VCPU_REGS_RSP) ?
1663                 (ctxt->src.val = old_esp) : (ctxt->src.val = ctxt->regs[reg]);
1664
1665                 rc = em_push(ctxt);
1666                 if (rc != X86EMUL_CONTINUE)
1667                         return rc;
1668
1669                 ++reg;
1670         }
1671
1672         return rc;
1673 }
1674
1675 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1676 {
1677         ctxt->src.val =  (unsigned long)ctxt->eflags;
1678         return em_push(ctxt);
1679 }
1680
1681 static int em_popa(struct x86_emulate_ctxt *ctxt)
1682 {
1683         int rc = X86EMUL_CONTINUE;
1684         int reg = VCPU_REGS_RDI;
1685
1686         while (reg >= VCPU_REGS_RAX) {
1687                 if (reg == VCPU_REGS_RSP) {
1688                         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP],
1689                                                         ctxt->op_bytes);
1690                         --reg;
1691                 }
1692
1693                 rc = emulate_pop(ctxt, &ctxt->regs[reg], ctxt->op_bytes);
1694                 if (rc != X86EMUL_CONTINUE)
1695                         break;
1696                 --reg;
1697         }
1698         return rc;
1699 }
1700
1701 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1702 {
1703         struct x86_emulate_ops *ops = ctxt->ops;
1704         int rc;
1705         struct desc_ptr dt;
1706         gva_t cs_addr;
1707         gva_t eip_addr;
1708         u16 cs, eip;
1709
1710         /* TODO: Add limit checks */
1711         ctxt->src.val = ctxt->eflags;
1712         rc = em_push(ctxt);
1713         if (rc != X86EMUL_CONTINUE)
1714                 return rc;
1715
1716         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1717
1718         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1719         rc = em_push(ctxt);
1720         if (rc != X86EMUL_CONTINUE)
1721                 return rc;
1722
1723         ctxt->src.val = ctxt->_eip;
1724         rc = em_push(ctxt);
1725         if (rc != X86EMUL_CONTINUE)
1726                 return rc;
1727
1728         ops->get_idt(ctxt, &dt);
1729
1730         eip_addr = dt.address + (irq << 2);
1731         cs_addr = dt.address + (irq << 2) + 2;
1732
1733         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1734         if (rc != X86EMUL_CONTINUE)
1735                 return rc;
1736
1737         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1738         if (rc != X86EMUL_CONTINUE)
1739                 return rc;
1740
1741         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1742         if (rc != X86EMUL_CONTINUE)
1743                 return rc;
1744
1745         ctxt->_eip = eip;
1746
1747         return rc;
1748 }
1749
1750 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1751 {
1752         switch(ctxt->mode) {
1753         case X86EMUL_MODE_REAL:
1754                 return emulate_int_real(ctxt, irq);
1755         case X86EMUL_MODE_VM86:
1756         case X86EMUL_MODE_PROT16:
1757         case X86EMUL_MODE_PROT32:
1758         case X86EMUL_MODE_PROT64:
1759         default:
1760                 /* Protected mode interrupts unimplemented yet */
1761                 return X86EMUL_UNHANDLEABLE;
1762         }
1763 }
1764
1765 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1766 {
1767         int rc = X86EMUL_CONTINUE;
1768         unsigned long temp_eip = 0;
1769         unsigned long temp_eflags = 0;
1770         unsigned long cs = 0;
1771         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1772                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1773                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1774         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1775
1776         /* TODO: Add stack limit check */
1777
1778         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1779
1780         if (rc != X86EMUL_CONTINUE)
1781                 return rc;
1782
1783         if (temp_eip & ~0xffff)
1784                 return emulate_gp(ctxt, 0);
1785
1786         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1787
1788         if (rc != X86EMUL_CONTINUE)
1789                 return rc;
1790
1791         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1792
1793         if (rc != X86EMUL_CONTINUE)
1794                 return rc;
1795
1796         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1797
1798         if (rc != X86EMUL_CONTINUE)
1799                 return rc;
1800
1801         ctxt->_eip = temp_eip;
1802
1803
1804         if (ctxt->op_bytes == 4)
1805                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1806         else if (ctxt->op_bytes == 2) {
1807                 ctxt->eflags &= ~0xffff;
1808                 ctxt->eflags |= temp_eflags;
1809         }
1810
1811         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1812         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1813
1814         return rc;
1815 }
1816
1817 static int em_iret(struct x86_emulate_ctxt *ctxt)
1818 {
1819         switch(ctxt->mode) {
1820         case X86EMUL_MODE_REAL:
1821                 return emulate_iret_real(ctxt);
1822         case X86EMUL_MODE_VM86:
1823         case X86EMUL_MODE_PROT16:
1824         case X86EMUL_MODE_PROT32:
1825         case X86EMUL_MODE_PROT64:
1826         default:
1827                 /* iret from protected mode unimplemented yet */
1828                 return X86EMUL_UNHANDLEABLE;
1829         }
1830 }
1831
1832 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1833 {
1834         int rc;
1835         unsigned short sel;
1836
1837         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1838
1839         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1840         if (rc != X86EMUL_CONTINUE)
1841                 return rc;
1842
1843         ctxt->_eip = 0;
1844         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1845         return X86EMUL_CONTINUE;
1846 }
1847
1848 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1849 {
1850         switch (ctxt->modrm_reg) {
1851         case 0: /* rol */
1852                 emulate_2op_SrcB(ctxt, "rol");
1853                 break;
1854         case 1: /* ror */
1855                 emulate_2op_SrcB(ctxt, "ror");
1856                 break;
1857         case 2: /* rcl */
1858                 emulate_2op_SrcB(ctxt, "rcl");
1859                 break;
1860         case 3: /* rcr */
1861                 emulate_2op_SrcB(ctxt, "rcr");
1862                 break;
1863         case 4: /* sal/shl */
1864         case 6: /* sal/shl */
1865                 emulate_2op_SrcB(ctxt, "sal");
1866                 break;
1867         case 5: /* shr */
1868                 emulate_2op_SrcB(ctxt, "shr");
1869                 break;
1870         case 7: /* sar */
1871                 emulate_2op_SrcB(ctxt, "sar");
1872                 break;
1873         }
1874         return X86EMUL_CONTINUE;
1875 }
1876
1877 static int em_not(struct x86_emulate_ctxt *ctxt)
1878 {
1879         ctxt->dst.val = ~ctxt->dst.val;
1880         return X86EMUL_CONTINUE;
1881 }
1882
1883 static int em_neg(struct x86_emulate_ctxt *ctxt)
1884 {
1885         emulate_1op(ctxt, "neg");
1886         return X86EMUL_CONTINUE;
1887 }
1888
1889 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1890 {
1891         u8 ex = 0;
1892
1893         emulate_1op_rax_rdx(ctxt, "mul", ex);
1894         return X86EMUL_CONTINUE;
1895 }
1896
1897 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1898 {
1899         u8 ex = 0;
1900
1901         emulate_1op_rax_rdx(ctxt, "imul", ex);
1902         return X86EMUL_CONTINUE;
1903 }
1904
1905 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1906 {
1907         u8 de = 0;
1908
1909         emulate_1op_rax_rdx(ctxt, "div", de);
1910         if (de)
1911                 return emulate_de(ctxt);
1912         return X86EMUL_CONTINUE;
1913 }
1914
1915 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1916 {
1917         u8 de = 0;
1918
1919         emulate_1op_rax_rdx(ctxt, "idiv", de);
1920         if (de)
1921                 return emulate_de(ctxt);
1922         return X86EMUL_CONTINUE;
1923 }
1924
1925 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1926 {
1927         int rc = X86EMUL_CONTINUE;
1928
1929         switch (ctxt->modrm_reg) {
1930         case 0: /* inc */
1931                 emulate_1op(ctxt, "inc");
1932                 break;
1933         case 1: /* dec */
1934                 emulate_1op(ctxt, "dec");
1935                 break;
1936         case 2: /* call near abs */ {
1937                 long int old_eip;
1938                 old_eip = ctxt->_eip;
1939                 ctxt->_eip = ctxt->src.val;
1940                 ctxt->src.val = old_eip;
1941                 rc = em_push(ctxt);
1942                 break;
1943         }
1944         case 4: /* jmp abs */
1945                 ctxt->_eip = ctxt->src.val;
1946                 break;
1947         case 5: /* jmp far */
1948                 rc = em_jmp_far(ctxt);
1949                 break;
1950         case 6: /* push */
1951                 rc = em_push(ctxt);
1952                 break;
1953         }
1954         return rc;
1955 }
1956
1957 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1958 {
1959         u64 old = ctxt->dst.orig_val64;
1960
1961         if (((u32) (old >> 0) != (u32) ctxt->regs[VCPU_REGS_RAX]) ||
1962             ((u32) (old >> 32) != (u32) ctxt->regs[VCPU_REGS_RDX])) {
1963                 ctxt->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1964                 ctxt->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1965                 ctxt->eflags &= ~EFLG_ZF;
1966         } else {
1967                 ctxt->dst.val64 = ((u64)ctxt->regs[VCPU_REGS_RCX] << 32) |
1968                         (u32) ctxt->regs[VCPU_REGS_RBX];
1969
1970                 ctxt->eflags |= EFLG_ZF;
1971         }
1972         return X86EMUL_CONTINUE;
1973 }
1974
1975 static int em_ret(struct x86_emulate_ctxt *ctxt)
1976 {
1977         ctxt->dst.type = OP_REG;
1978         ctxt->dst.addr.reg = &ctxt->_eip;
1979         ctxt->dst.bytes = ctxt->op_bytes;
1980         return em_pop(ctxt);
1981 }
1982
1983 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
1984 {
1985         int rc;
1986         unsigned long cs;
1987
1988         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
1989         if (rc != X86EMUL_CONTINUE)
1990                 return rc;
1991         if (ctxt->op_bytes == 4)
1992                 ctxt->_eip = (u32)ctxt->_eip;
1993         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1994         if (rc != X86EMUL_CONTINUE)
1995                 return rc;
1996         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1997         return rc;
1998 }
1999
2000 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2001 {
2002         /* Save real source value, then compare EAX against destination. */
2003         ctxt->src.orig_val = ctxt->src.val;
2004         ctxt->src.val = ctxt->regs[VCPU_REGS_RAX];
2005         emulate_2op_SrcV(ctxt, "cmp");
2006
2007         if (ctxt->eflags & EFLG_ZF) {
2008                 /* Success: write back to memory. */
2009                 ctxt->dst.val = ctxt->src.orig_val;
2010         } else {
2011                 /* Failure: write the value we saw to EAX. */
2012                 ctxt->dst.type = OP_REG;
2013                 ctxt->dst.addr.reg = (unsigned long *)&ctxt->regs[VCPU_REGS_RAX];
2014         }
2015         return X86EMUL_CONTINUE;
2016 }
2017
2018 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2019 {
2020         int seg = ctxt->src2.val;
2021         unsigned short sel;
2022         int rc;
2023
2024         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2025
2026         rc = load_segment_descriptor(ctxt, sel, seg);
2027         if (rc != X86EMUL_CONTINUE)
2028                 return rc;
2029
2030         ctxt->dst.val = ctxt->src.val;
2031         return rc;
2032 }
2033
2034 static void
2035 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2036                         struct desc_struct *cs, struct desc_struct *ss)
2037 {
2038         cs->l = 0;              /* will be adjusted later */
2039         set_desc_base(cs, 0);   /* flat segment */
2040         cs->g = 1;              /* 4kb granularity */
2041         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2042         cs->type = 0x0b;        /* Read, Execute, Accessed */
2043         cs->s = 1;
2044         cs->dpl = 0;            /* will be adjusted later */
2045         cs->p = 1;
2046         cs->d = 1;
2047         cs->avl = 0;
2048
2049         set_desc_base(ss, 0);   /* flat segment */
2050         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2051         ss->g = 1;              /* 4kb granularity */
2052         ss->s = 1;
2053         ss->type = 0x03;        /* Read/Write, Accessed */
2054         ss->d = 1;              /* 32bit stack segment */
2055         ss->dpl = 0;
2056         ss->p = 1;
2057         ss->l = 0;
2058         ss->avl = 0;
2059 }
2060
2061 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2062 {
2063         u32 eax, ebx, ecx, edx;
2064
2065         eax = ecx = 0;
2066         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2067         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2068                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2069                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2070 }
2071
2072 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2073 {
2074         struct x86_emulate_ops *ops = ctxt->ops;
2075         u32 eax, ebx, ecx, edx;
2076
2077         /*
2078          * syscall should always be enabled in longmode - so only become
2079          * vendor specific (cpuid) if other modes are active...
2080          */
2081         if (ctxt->mode == X86EMUL_MODE_PROT64)
2082                 return true;
2083
2084         eax = 0x00000000;
2085         ecx = 0x00000000;
2086         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2087         /*
2088          * Intel ("GenuineIntel")
2089          * remark: Intel CPUs only support "syscall" in 64bit
2090          * longmode. Also an 64bit guest with a
2091          * 32bit compat-app running will #UD !! While this
2092          * behaviour can be fixed (by emulating) into AMD
2093          * response - CPUs of AMD can't behave like Intel.
2094          */
2095         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2096             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2097             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2098                 return false;
2099
2100         /* AMD ("AuthenticAMD") */
2101         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2102             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2103             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2104                 return true;
2105
2106         /* AMD ("AMDisbetter!") */
2107         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2108             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2109             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2110                 return true;
2111
2112         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2113         return false;
2114 }
2115
2116 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2117 {
2118         struct x86_emulate_ops *ops = ctxt->ops;
2119         struct desc_struct cs, ss;
2120         u64 msr_data;
2121         u16 cs_sel, ss_sel;
2122         u64 efer = 0;
2123
2124         /* syscall is not available in real mode */
2125         if (ctxt->mode == X86EMUL_MODE_REAL ||
2126             ctxt->mode == X86EMUL_MODE_VM86)
2127                 return emulate_ud(ctxt);
2128
2129         if (!(em_syscall_is_enabled(ctxt)))
2130                 return emulate_ud(ctxt);
2131
2132         ops->get_msr(ctxt, MSR_EFER, &efer);
2133         setup_syscalls_segments(ctxt, &cs, &ss);
2134
2135         if (!(efer & EFER_SCE))
2136                 return emulate_ud(ctxt);
2137
2138         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2139         msr_data >>= 32;
2140         cs_sel = (u16)(msr_data & 0xfffc);
2141         ss_sel = (u16)(msr_data + 8);
2142
2143         if (efer & EFER_LMA) {
2144                 cs.d = 0;
2145                 cs.l = 1;
2146         }
2147         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2148         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2149
2150         ctxt->regs[VCPU_REGS_RCX] = ctxt->_eip;
2151         if (efer & EFER_LMA) {
2152 #ifdef CONFIG_X86_64
2153                 ctxt->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
2154
2155                 ops->get_msr(ctxt,
2156                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2157                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2158                 ctxt->_eip = msr_data;
2159
2160                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2161                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2162 #endif
2163         } else {
2164                 /* legacy mode */
2165                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2166                 ctxt->_eip = (u32)msr_data;
2167
2168                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2169         }
2170
2171         return X86EMUL_CONTINUE;
2172 }
2173
2174 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2175 {
2176         struct x86_emulate_ops *ops = ctxt->ops;
2177         struct desc_struct cs, ss;
2178         u64 msr_data;
2179         u16 cs_sel, ss_sel;
2180         u64 efer = 0;
2181
2182         ops->get_msr(ctxt, MSR_EFER, &efer);
2183         /* inject #GP if in real mode */
2184         if (ctxt->mode == X86EMUL_MODE_REAL)
2185                 return emulate_gp(ctxt, 0);
2186
2187         /*
2188          * Not recognized on AMD in compat mode (but is recognized in legacy
2189          * mode).
2190          */
2191         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2192             && !vendor_intel(ctxt))
2193                 return emulate_ud(ctxt);
2194
2195         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2196         * Therefore, we inject an #UD.
2197         */
2198         if (ctxt->mode == X86EMUL_MODE_PROT64)
2199                 return emulate_ud(ctxt);
2200
2201         setup_syscalls_segments(ctxt, &cs, &ss);
2202
2203         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2204         switch (ctxt->mode) {
2205         case X86EMUL_MODE_PROT32:
2206                 if ((msr_data & 0xfffc) == 0x0)
2207                         return emulate_gp(ctxt, 0);
2208                 break;
2209         case X86EMUL_MODE_PROT64:
2210                 if (msr_data == 0x0)
2211                         return emulate_gp(ctxt, 0);
2212                 break;
2213         }
2214
2215         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2216         cs_sel = (u16)msr_data;
2217         cs_sel &= ~SELECTOR_RPL_MASK;
2218         ss_sel = cs_sel + 8;
2219         ss_sel &= ~SELECTOR_RPL_MASK;
2220         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2221                 cs.d = 0;
2222                 cs.l = 1;
2223         }
2224
2225         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2226         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2227
2228         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2229         ctxt->_eip = msr_data;
2230
2231         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2232         ctxt->regs[VCPU_REGS_RSP] = msr_data;
2233
2234         return X86EMUL_CONTINUE;
2235 }
2236
2237 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2238 {
2239         struct x86_emulate_ops *ops = ctxt->ops;
2240         struct desc_struct cs, ss;
2241         u64 msr_data;
2242         int usermode;
2243         u16 cs_sel = 0, ss_sel = 0;
2244
2245         /* inject #GP if in real mode or Virtual 8086 mode */
2246         if (ctxt->mode == X86EMUL_MODE_REAL ||
2247             ctxt->mode == X86EMUL_MODE_VM86)
2248                 return emulate_gp(ctxt, 0);
2249
2250         setup_syscalls_segments(ctxt, &cs, &ss);
2251
2252         if ((ctxt->rex_prefix & 0x8) != 0x0)
2253                 usermode = X86EMUL_MODE_PROT64;
2254         else
2255                 usermode = X86EMUL_MODE_PROT32;
2256
2257         cs.dpl = 3;
2258         ss.dpl = 3;
2259         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2260         switch (usermode) {
2261         case X86EMUL_MODE_PROT32:
2262                 cs_sel = (u16)(msr_data + 16);
2263                 if ((msr_data & 0xfffc) == 0x0)
2264                         return emulate_gp(ctxt, 0);
2265                 ss_sel = (u16)(msr_data + 24);
2266                 break;
2267         case X86EMUL_MODE_PROT64:
2268                 cs_sel = (u16)(msr_data + 32);
2269                 if (msr_data == 0x0)
2270                         return emulate_gp(ctxt, 0);
2271                 ss_sel = cs_sel + 8;
2272                 cs.d = 0;
2273                 cs.l = 1;
2274                 break;
2275         }
2276         cs_sel |= SELECTOR_RPL_MASK;
2277         ss_sel |= SELECTOR_RPL_MASK;
2278
2279         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2280         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2281
2282         ctxt->_eip = ctxt->regs[VCPU_REGS_RDX];
2283         ctxt->regs[VCPU_REGS_RSP] = ctxt->regs[VCPU_REGS_RCX];
2284
2285         return X86EMUL_CONTINUE;
2286 }
2287
2288 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2289 {
2290         int iopl;
2291         if (ctxt->mode == X86EMUL_MODE_REAL)
2292                 return false;
2293         if (ctxt->mode == X86EMUL_MODE_VM86)
2294                 return true;
2295         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2296         return ctxt->ops->cpl(ctxt) > iopl;
2297 }
2298
2299 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2300                                             u16 port, u16 len)
2301 {
2302         struct x86_emulate_ops *ops = ctxt->ops;
2303         struct desc_struct tr_seg;
2304         u32 base3;
2305         int r;
2306         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2307         unsigned mask = (1 << len) - 1;
2308         unsigned long base;
2309
2310         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2311         if (!tr_seg.p)
2312                 return false;
2313         if (desc_limit_scaled(&tr_seg) < 103)
2314                 return false;
2315         base = get_desc_base(&tr_seg);
2316 #ifdef CONFIG_X86_64
2317         base |= ((u64)base3) << 32;
2318 #endif
2319         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2320         if (r != X86EMUL_CONTINUE)
2321                 return false;
2322         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2323                 return false;
2324         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2325         if (r != X86EMUL_CONTINUE)
2326                 return false;
2327         if ((perm >> bit_idx) & mask)
2328                 return false;
2329         return true;
2330 }
2331
2332 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2333                                  u16 port, u16 len)
2334 {
2335         if (ctxt->perm_ok)
2336                 return true;
2337
2338         if (emulator_bad_iopl(ctxt))
2339                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2340                         return false;
2341
2342         ctxt->perm_ok = true;
2343
2344         return true;
2345 }
2346
2347 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2348                                 struct tss_segment_16 *tss)
2349 {
2350         tss->ip = ctxt->_eip;
2351         tss->flag = ctxt->eflags;
2352         tss->ax = ctxt->regs[VCPU_REGS_RAX];
2353         tss->cx = ctxt->regs[VCPU_REGS_RCX];
2354         tss->dx = ctxt->regs[VCPU_REGS_RDX];
2355         tss->bx = ctxt->regs[VCPU_REGS_RBX];
2356         tss->sp = ctxt->regs[VCPU_REGS_RSP];
2357         tss->bp = ctxt->regs[VCPU_REGS_RBP];
2358         tss->si = ctxt->regs[VCPU_REGS_RSI];
2359         tss->di = ctxt->regs[VCPU_REGS_RDI];
2360
2361         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2362         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2363         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2364         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2365         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2366 }
2367
2368 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2369                                  struct tss_segment_16 *tss)
2370 {
2371         int ret;
2372
2373         ctxt->_eip = tss->ip;
2374         ctxt->eflags = tss->flag | 2;
2375         ctxt->regs[VCPU_REGS_RAX] = tss->ax;
2376         ctxt->regs[VCPU_REGS_RCX] = tss->cx;
2377         ctxt->regs[VCPU_REGS_RDX] = tss->dx;
2378         ctxt->regs[VCPU_REGS_RBX] = tss->bx;
2379         ctxt->regs[VCPU_REGS_RSP] = tss->sp;
2380         ctxt->regs[VCPU_REGS_RBP] = tss->bp;
2381         ctxt->regs[VCPU_REGS_RSI] = tss->si;
2382         ctxt->regs[VCPU_REGS_RDI] = tss->di;
2383
2384         /*
2385          * SDM says that segment selectors are loaded before segment
2386          * descriptors
2387          */
2388         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2389         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2390         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2391         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2392         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2393
2394         /*
2395          * Now load segment descriptors. If fault happens at this stage
2396          * it is handled in a context of new task
2397          */
2398         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2399         if (ret != X86EMUL_CONTINUE)
2400                 return ret;
2401         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2402         if (ret != X86EMUL_CONTINUE)
2403                 return ret;
2404         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2405         if (ret != X86EMUL_CONTINUE)
2406                 return ret;
2407         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2408         if (ret != X86EMUL_CONTINUE)
2409                 return ret;
2410         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2411         if (ret != X86EMUL_CONTINUE)
2412                 return ret;
2413
2414         return X86EMUL_CONTINUE;
2415 }
2416
2417 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2418                           u16 tss_selector, u16 old_tss_sel,
2419                           ulong old_tss_base, struct desc_struct *new_desc)
2420 {
2421         struct x86_emulate_ops *ops = ctxt->ops;
2422         struct tss_segment_16 tss_seg;
2423         int ret;
2424         u32 new_tss_base = get_desc_base(new_desc);
2425
2426         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2427                             &ctxt->exception);
2428         if (ret != X86EMUL_CONTINUE)
2429                 /* FIXME: need to provide precise fault address */
2430                 return ret;
2431
2432         save_state_to_tss16(ctxt, &tss_seg);
2433
2434         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2435                              &ctxt->exception);
2436         if (ret != X86EMUL_CONTINUE)
2437                 /* FIXME: need to provide precise fault address */
2438                 return ret;
2439
2440         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2441                             &ctxt->exception);
2442         if (ret != X86EMUL_CONTINUE)
2443                 /* FIXME: need to provide precise fault address */
2444                 return ret;
2445
2446         if (old_tss_sel != 0xffff) {
2447                 tss_seg.prev_task_link = old_tss_sel;
2448
2449                 ret = ops->write_std(ctxt, new_tss_base,
2450                                      &tss_seg.prev_task_link,
2451                                      sizeof tss_seg.prev_task_link,
2452                                      &ctxt->exception);
2453                 if (ret != X86EMUL_CONTINUE)
2454                         /* FIXME: need to provide precise fault address */
2455                         return ret;
2456         }
2457
2458         return load_state_from_tss16(ctxt, &tss_seg);
2459 }
2460
2461 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2462                                 struct tss_segment_32 *tss)
2463 {
2464         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2465         tss->eip = ctxt->_eip;
2466         tss->eflags = ctxt->eflags;
2467         tss->eax = ctxt->regs[VCPU_REGS_RAX];
2468         tss->ecx = ctxt->regs[VCPU_REGS_RCX];
2469         tss->edx = ctxt->regs[VCPU_REGS_RDX];
2470         tss->ebx = ctxt->regs[VCPU_REGS_RBX];
2471         tss->esp = ctxt->regs[VCPU_REGS_RSP];
2472         tss->ebp = ctxt->regs[VCPU_REGS_RBP];
2473         tss->esi = ctxt->regs[VCPU_REGS_RSI];
2474         tss->edi = ctxt->regs[VCPU_REGS_RDI];
2475
2476         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2477         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2478         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2479         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2480         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2481         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2482         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2483 }
2484
2485 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2486                                  struct tss_segment_32 *tss)
2487 {
2488         int ret;
2489
2490         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2491                 return emulate_gp(ctxt, 0);
2492         ctxt->_eip = tss->eip;
2493         ctxt->eflags = tss->eflags | 2;
2494
2495         /* General purpose registers */
2496         ctxt->regs[VCPU_REGS_RAX] = tss->eax;
2497         ctxt->regs[VCPU_REGS_RCX] = tss->ecx;
2498         ctxt->regs[VCPU_REGS_RDX] = tss->edx;
2499         ctxt->regs[VCPU_REGS_RBX] = tss->ebx;
2500         ctxt->regs[VCPU_REGS_RSP] = tss->esp;
2501         ctxt->regs[VCPU_REGS_RBP] = tss->ebp;
2502         ctxt->regs[VCPU_REGS_RSI] = tss->esi;
2503         ctxt->regs[VCPU_REGS_RDI] = tss->edi;
2504
2505         /*
2506          * SDM says that segment selectors are loaded before segment
2507          * descriptors
2508          */
2509         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2510         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2511         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2512         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2513         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2514         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2515         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2516
2517         /*
2518          * If we're switching between Protected Mode and VM86, we need to make
2519          * sure to update the mode before loading the segment descriptors so
2520          * that the selectors are interpreted correctly.
2521          *
2522          * Need to get rflags to the vcpu struct immediately because it
2523          * influences the CPL which is checked at least when loading the segment
2524          * descriptors and when pushing an error code to the new kernel stack.
2525          *
2526          * TODO Introduce a separate ctxt->ops->set_cpl callback
2527          */
2528         if (ctxt->eflags & X86_EFLAGS_VM)
2529                 ctxt->mode = X86EMUL_MODE_VM86;
2530         else
2531                 ctxt->mode = X86EMUL_MODE_PROT32;
2532
2533         ctxt->ops->set_rflags(ctxt, ctxt->eflags);
2534
2535         /*
2536          * Now load segment descriptors. If fault happenes at this stage
2537          * it is handled in a context of new task
2538          */
2539         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2540         if (ret != X86EMUL_CONTINUE)
2541                 return ret;
2542         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2543         if (ret != X86EMUL_CONTINUE)
2544                 return ret;
2545         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2546         if (ret != X86EMUL_CONTINUE)
2547                 return ret;
2548         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2549         if (ret != X86EMUL_CONTINUE)
2550                 return ret;
2551         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2552         if (ret != X86EMUL_CONTINUE)
2553                 return ret;
2554         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2555         if (ret != X86EMUL_CONTINUE)
2556                 return ret;
2557         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2558         if (ret != X86EMUL_CONTINUE)
2559                 return ret;
2560
2561         return X86EMUL_CONTINUE;
2562 }
2563
2564 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2565                           u16 tss_selector, u16 old_tss_sel,
2566                           ulong old_tss_base, struct desc_struct *new_desc)
2567 {
2568         struct x86_emulate_ops *ops = ctxt->ops;
2569         struct tss_segment_32 tss_seg;
2570         int ret;
2571         u32 new_tss_base = get_desc_base(new_desc);
2572
2573         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2574                             &ctxt->exception);
2575         if (ret != X86EMUL_CONTINUE)
2576                 /* FIXME: need to provide precise fault address */
2577                 return ret;
2578
2579         save_state_to_tss32(ctxt, &tss_seg);
2580
2581         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2582                              &ctxt->exception);
2583         if (ret != X86EMUL_CONTINUE)
2584                 /* FIXME: need to provide precise fault address */
2585                 return ret;
2586
2587         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2588                             &ctxt->exception);
2589         if (ret != X86EMUL_CONTINUE)
2590                 /* FIXME: need to provide precise fault address */
2591                 return ret;
2592
2593         if (old_tss_sel != 0xffff) {
2594                 tss_seg.prev_task_link = old_tss_sel;
2595
2596                 ret = ops->write_std(ctxt, new_tss_base,
2597                                      &tss_seg.prev_task_link,
2598                                      sizeof tss_seg.prev_task_link,
2599                                      &ctxt->exception);
2600                 if (ret != X86EMUL_CONTINUE)
2601                         /* FIXME: need to provide precise fault address */
2602                         return ret;
2603         }
2604
2605         return load_state_from_tss32(ctxt, &tss_seg);
2606 }
2607
2608 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2609                                    u16 tss_selector, int idt_index, int reason,
2610                                    bool has_error_code, u32 error_code)
2611 {
2612         struct x86_emulate_ops *ops = ctxt->ops;
2613         struct desc_struct curr_tss_desc, next_tss_desc;
2614         int ret;
2615         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2616         ulong old_tss_base =
2617                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2618         u32 desc_limit;
2619         ulong desc_addr;
2620
2621         /* FIXME: old_tss_base == ~0 ? */
2622
2623         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2627         if (ret != X86EMUL_CONTINUE)
2628                 return ret;
2629
2630         /* FIXME: check that next_tss_desc is tss */
2631
2632         /*
2633          * Check privileges. The three cases are task switch caused by...
2634          *
2635          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2636          * 2. Exception/IRQ/iret: No check is performed
2637          * 3. jmp/call to TSS: Check against DPL of the TSS
2638          */
2639         if (reason == TASK_SWITCH_GATE) {
2640                 if (idt_index != -1) {
2641                         /* Software interrupts */
2642                         struct desc_struct task_gate_desc;
2643                         int dpl;
2644
2645                         ret = read_interrupt_descriptor(ctxt, idt_index,
2646                                                         &task_gate_desc);
2647                         if (ret != X86EMUL_CONTINUE)
2648                                 return ret;
2649
2650                         dpl = task_gate_desc.dpl;
2651                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2652                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2653                 }
2654         } else if (reason != TASK_SWITCH_IRET) {
2655                 int dpl = next_tss_desc.dpl;
2656                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2657                         return emulate_gp(ctxt, tss_selector);
2658         }
2659
2660
2661         desc_limit = desc_limit_scaled(&next_tss_desc);
2662         if (!next_tss_desc.p ||
2663             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2664              desc_limit < 0x2b)) {
2665                 emulate_ts(ctxt, tss_selector & 0xfffc);
2666                 return X86EMUL_PROPAGATE_FAULT;
2667         }
2668
2669         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2670                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2671                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2672         }
2673
2674         if (reason == TASK_SWITCH_IRET)
2675                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2676
2677         /* set back link to prev task only if NT bit is set in eflags
2678            note that old_tss_sel is not used after this point */
2679         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2680                 old_tss_sel = 0xffff;
2681
2682         if (next_tss_desc.type & 8)
2683                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2684                                      old_tss_base, &next_tss_desc);
2685         else
2686                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2687                                      old_tss_base, &next_tss_desc);
2688         if (ret != X86EMUL_CONTINUE)
2689                 return ret;
2690
2691         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2692                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2693
2694         if (reason != TASK_SWITCH_IRET) {
2695                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2696                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2697         }
2698
2699         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2700         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2701
2702         if (has_error_code) {
2703                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2704                 ctxt->lock_prefix = 0;
2705                 ctxt->src.val = (unsigned long) error_code;
2706                 ret = em_push(ctxt);
2707         }
2708
2709         return ret;
2710 }
2711
2712 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2713                          u16 tss_selector, int idt_index, int reason,
2714                          bool has_error_code, u32 error_code)
2715 {
2716         int rc;
2717
2718         ctxt->_eip = ctxt->eip;
2719         ctxt->dst.type = OP_NONE;
2720
2721         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2722                                      has_error_code, error_code);
2723
2724         if (rc == X86EMUL_CONTINUE)
2725                 ctxt->eip = ctxt->_eip;
2726
2727         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2728 }
2729
2730 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2731                             int reg, struct operand *op)
2732 {
2733         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2734
2735         register_address_increment(ctxt, &ctxt->regs[reg], df * op->bytes);
2736         op->addr.mem.ea = register_address(ctxt, ctxt->regs[reg]);
2737         op->addr.mem.seg = seg;
2738 }
2739
2740 static int em_das(struct x86_emulate_ctxt *ctxt)
2741 {
2742         u8 al, old_al;
2743         bool af, cf, old_cf;
2744
2745         cf = ctxt->eflags & X86_EFLAGS_CF;
2746         al = ctxt->dst.val;
2747
2748         old_al = al;
2749         old_cf = cf;
2750         cf = false;
2751         af = ctxt->eflags & X86_EFLAGS_AF;
2752         if ((al & 0x0f) > 9 || af) {
2753                 al -= 6;
2754                 cf = old_cf | (al >= 250);
2755                 af = true;
2756         } else {
2757                 af = false;
2758         }
2759         if (old_al > 0x99 || old_cf) {
2760                 al -= 0x60;
2761                 cf = true;
2762         }
2763
2764         ctxt->dst.val = al;
2765         /* Set PF, ZF, SF */
2766         ctxt->src.type = OP_IMM;
2767         ctxt->src.val = 0;
2768         ctxt->src.bytes = 1;
2769         emulate_2op_SrcV(ctxt, "or");
2770         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2771         if (cf)
2772                 ctxt->eflags |= X86_EFLAGS_CF;
2773         if (af)
2774                 ctxt->eflags |= X86_EFLAGS_AF;
2775         return X86EMUL_CONTINUE;
2776 }
2777
2778 static int em_call(struct x86_emulate_ctxt *ctxt)
2779 {
2780         long rel = ctxt->src.val;
2781
2782         ctxt->src.val = (unsigned long)ctxt->_eip;
2783         jmp_rel(ctxt, rel);
2784         return em_push(ctxt);
2785 }
2786
2787 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2788 {
2789         u16 sel, old_cs;
2790         ulong old_eip;
2791         int rc;
2792
2793         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2794         old_eip = ctxt->_eip;
2795
2796         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2797         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2798                 return X86EMUL_CONTINUE;
2799
2800         ctxt->_eip = 0;
2801         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2802
2803         ctxt->src.val = old_cs;
2804         rc = em_push(ctxt);
2805         if (rc != X86EMUL_CONTINUE)
2806                 return rc;
2807
2808         ctxt->src.val = old_eip;
2809         return em_push(ctxt);
2810 }
2811
2812 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2813 {
2814         int rc;
2815
2816         ctxt->dst.type = OP_REG;
2817         ctxt->dst.addr.reg = &ctxt->_eip;
2818         ctxt->dst.bytes = ctxt->op_bytes;
2819         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2820         if (rc != X86EMUL_CONTINUE)
2821                 return rc;
2822         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], ctxt->src.val);
2823         return X86EMUL_CONTINUE;
2824 }
2825
2826 static int em_add(struct x86_emulate_ctxt *ctxt)
2827 {
2828         emulate_2op_SrcV(ctxt, "add");
2829         return X86EMUL_CONTINUE;
2830 }
2831
2832 static int em_or(struct x86_emulate_ctxt *ctxt)
2833 {
2834         emulate_2op_SrcV(ctxt, "or");
2835         return X86EMUL_CONTINUE;
2836 }
2837
2838 static int em_adc(struct x86_emulate_ctxt *ctxt)
2839 {
2840         emulate_2op_SrcV(ctxt, "adc");
2841         return X86EMUL_CONTINUE;
2842 }
2843
2844 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2845 {
2846         emulate_2op_SrcV(ctxt, "sbb");
2847         return X86EMUL_CONTINUE;
2848 }
2849
2850 static int em_and(struct x86_emulate_ctxt *ctxt)
2851 {
2852         emulate_2op_SrcV(ctxt, "and");
2853         return X86EMUL_CONTINUE;
2854 }
2855
2856 static int em_sub(struct x86_emulate_ctxt *ctxt)
2857 {
2858         emulate_2op_SrcV(ctxt, "sub");
2859         return X86EMUL_CONTINUE;
2860 }
2861
2862 static int em_xor(struct x86_emulate_ctxt *ctxt)
2863 {
2864         emulate_2op_SrcV(ctxt, "xor");
2865         return X86EMUL_CONTINUE;
2866 }
2867
2868 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2869 {
2870         emulate_2op_SrcV(ctxt, "cmp");
2871         /* Disable writeback. */
2872         ctxt->dst.type = OP_NONE;
2873         return X86EMUL_CONTINUE;
2874 }
2875
2876 static int em_test(struct x86_emulate_ctxt *ctxt)
2877 {
2878         emulate_2op_SrcV(ctxt, "test");
2879         /* Disable writeback. */
2880         ctxt->dst.type = OP_NONE;
2881         return X86EMUL_CONTINUE;
2882 }
2883
2884 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2885 {
2886         /* Write back the register source. */
2887         ctxt->src.val = ctxt->dst.val;
2888         write_register_operand(&ctxt->src);
2889
2890         /* Write back the memory destination with implicit LOCK prefix. */
2891         ctxt->dst.val = ctxt->src.orig_val;
2892         ctxt->lock_prefix = 1;
2893         return X86EMUL_CONTINUE;
2894 }
2895
2896 static int em_imul(struct x86_emulate_ctxt *ctxt)
2897 {
2898         emulate_2op_SrcV_nobyte(ctxt, "imul");
2899         return X86EMUL_CONTINUE;
2900 }
2901
2902 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2903 {
2904         ctxt->dst.val = ctxt->src2.val;
2905         return em_imul(ctxt);
2906 }
2907
2908 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2909 {
2910         ctxt->dst.type = OP_REG;
2911         ctxt->dst.bytes = ctxt->src.bytes;
2912         ctxt->dst.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
2913         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2914
2915         return X86EMUL_CONTINUE;
2916 }
2917
2918 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2919 {
2920         u64 tsc = 0;
2921
2922         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2923         ctxt->regs[VCPU_REGS_RAX] = (u32)tsc;
2924         ctxt->regs[VCPU_REGS_RDX] = tsc >> 32;
2925         return X86EMUL_CONTINUE;
2926 }
2927
2928 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2929 {
2930         u64 pmc;
2931
2932         if (ctxt->ops->read_pmc(ctxt, ctxt->regs[VCPU_REGS_RCX], &pmc))
2933                 return emulate_gp(ctxt, 0);
2934         ctxt->regs[VCPU_REGS_RAX] = (u32)pmc;
2935         ctxt->regs[VCPU_REGS_RDX] = pmc >> 32;
2936         return X86EMUL_CONTINUE;
2937 }
2938
2939 static int em_mov(struct x86_emulate_ctxt *ctxt)
2940 {
2941         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
2942         return X86EMUL_CONTINUE;
2943 }
2944
2945 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
2946 {
2947         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
2948                 return emulate_gp(ctxt, 0);
2949
2950         /* Disable writeback. */
2951         ctxt->dst.type = OP_NONE;
2952         return X86EMUL_CONTINUE;
2953 }
2954
2955 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
2956 {
2957         unsigned long val;
2958
2959         if (ctxt->mode == X86EMUL_MODE_PROT64)
2960                 val = ctxt->src.val & ~0ULL;
2961         else
2962                 val = ctxt->src.val & ~0U;
2963
2964         /* #UD condition is already handled. */
2965         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
2966                 return emulate_gp(ctxt, 0);
2967
2968         /* Disable writeback. */
2969         ctxt->dst.type = OP_NONE;
2970         return X86EMUL_CONTINUE;
2971 }
2972
2973 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
2974 {
2975         u64 msr_data;
2976
2977         msr_data = (u32)ctxt->regs[VCPU_REGS_RAX]
2978                 | ((u64)ctxt->regs[VCPU_REGS_RDX] << 32);
2979         if (ctxt->ops->set_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], msr_data))
2980                 return emulate_gp(ctxt, 0);
2981
2982         return X86EMUL_CONTINUE;
2983 }
2984
2985 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
2986 {
2987         u64 msr_data;
2988
2989         if (ctxt->ops->get_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], &msr_data))
2990                 return emulate_gp(ctxt, 0);
2991
2992         ctxt->regs[VCPU_REGS_RAX] = (u32)msr_data;
2993         ctxt->regs[VCPU_REGS_RDX] = msr_data >> 32;
2994         return X86EMUL_CONTINUE;
2995 }
2996
2997 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
2998 {
2999         if (ctxt->modrm_reg > VCPU_SREG_GS)
3000                 return emulate_ud(ctxt);
3001
3002         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3003         return X86EMUL_CONTINUE;
3004 }
3005
3006 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3007 {
3008         u16 sel = ctxt->src.val;
3009
3010         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3011                 return emulate_ud(ctxt);
3012
3013         if (ctxt->modrm_reg == VCPU_SREG_SS)
3014                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3015
3016         /* Disable writeback. */
3017         ctxt->dst.type = OP_NONE;
3018         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3019 }
3020
3021 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3022 {
3023         u16 sel = ctxt->src.val;
3024
3025         /* Disable writeback. */
3026         ctxt->dst.type = OP_NONE;
3027         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3028 }
3029
3030 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3031 {
3032         u16 sel = ctxt->src.val;
3033
3034         /* Disable writeback. */
3035         ctxt->dst.type = OP_NONE;
3036         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3037 }
3038
3039 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3040 {
3041         int rc;
3042         ulong linear;
3043
3044         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3045         if (rc == X86EMUL_CONTINUE)
3046                 ctxt->ops->invlpg(ctxt, linear);
3047         /* Disable writeback. */
3048         ctxt->dst.type = OP_NONE;
3049         return X86EMUL_CONTINUE;
3050 }
3051
3052 static int em_clts(struct x86_emulate_ctxt *ctxt)
3053 {
3054         ulong cr0;
3055
3056         cr0 = ctxt->ops->get_cr(ctxt, 0);
3057         cr0 &= ~X86_CR0_TS;
3058         ctxt->ops->set_cr(ctxt, 0, cr0);
3059         return X86EMUL_CONTINUE;
3060 }
3061
3062 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3063 {
3064         int rc;
3065
3066         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3067                 return X86EMUL_UNHANDLEABLE;
3068
3069         rc = ctxt->ops->fix_hypercall(ctxt);
3070         if (rc != X86EMUL_CONTINUE)
3071                 return rc;
3072
3073         /* Let the processor re-execute the fixed hypercall */
3074         ctxt->_eip = ctxt->eip;
3075         /* Disable writeback. */
3076         ctxt->dst.type = OP_NONE;
3077         return X86EMUL_CONTINUE;
3078 }
3079
3080 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3081                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3082                                               struct desc_ptr *ptr))
3083 {
3084         struct desc_ptr desc_ptr;
3085
3086         if (ctxt->mode == X86EMUL_MODE_PROT64)
3087                 ctxt->op_bytes = 8;
3088         get(ctxt, &desc_ptr);
3089         if (ctxt->op_bytes == 2) {
3090                 ctxt->op_bytes = 4;
3091                 desc_ptr.address &= 0x00ffffff;
3092         }
3093         /* Disable writeback. */
3094         ctxt->dst.type = OP_NONE;
3095         return segmented_write(ctxt, ctxt->dst.addr.mem,
3096                                &desc_ptr, 2 + ctxt->op_bytes);
3097 }
3098
3099 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3100 {
3101         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3102 }
3103
3104 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3105 {
3106         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3107 }
3108
3109 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3110 {
3111         struct desc_ptr desc_ptr;
3112         int rc;
3113
3114         if (ctxt->mode == X86EMUL_MODE_PROT64)
3115                 ctxt->op_bytes = 8;
3116         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3117                              &desc_ptr.size, &desc_ptr.address,
3118                              ctxt->op_bytes);
3119         if (rc != X86EMUL_CONTINUE)
3120                 return rc;
3121         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3122         /* Disable writeback. */
3123         ctxt->dst.type = OP_NONE;
3124         return X86EMUL_CONTINUE;
3125 }
3126
3127 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3128 {
3129         int rc;
3130
3131         rc = ctxt->ops->fix_hypercall(ctxt);
3132
3133         /* Disable writeback. */
3134         ctxt->dst.type = OP_NONE;
3135         return rc;
3136 }
3137
3138 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3139 {
3140         struct desc_ptr desc_ptr;
3141         int rc;
3142
3143         if (ctxt->mode == X86EMUL_MODE_PROT64)
3144                 ctxt->op_bytes = 8;
3145         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3146                              &desc_ptr.size, &desc_ptr.address,
3147                              ctxt->op_bytes);
3148         if (rc != X86EMUL_CONTINUE)
3149                 return rc;
3150         ctxt->ops->set_idt(ctxt, &desc_ptr);
3151         /* Disable writeback. */
3152         ctxt->dst.type = OP_NONE;
3153         return X86EMUL_CONTINUE;
3154 }
3155
3156 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3157 {
3158         ctxt->dst.bytes = 2;
3159         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3160         return X86EMUL_CONTINUE;
3161 }
3162
3163 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3164 {
3165         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3166                           | (ctxt->src.val & 0x0f));
3167         ctxt->dst.type = OP_NONE;
3168         return X86EMUL_CONTINUE;
3169 }
3170
3171 static int em_loop(struct x86_emulate_ctxt *ctxt)
3172 {
3173         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
3174         if ((address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) != 0) &&
3175             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3176                 jmp_rel(ctxt, ctxt->src.val);
3177
3178         return X86EMUL_CONTINUE;
3179 }
3180
3181 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3182 {
3183         if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0)
3184                 jmp_rel(ctxt, ctxt->src.val);
3185
3186         return X86EMUL_CONTINUE;
3187 }
3188
3189 static int em_in(struct x86_emulate_ctxt *ctxt)
3190 {
3191         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3192                              &ctxt->dst.val))
3193                 return X86EMUL_IO_NEEDED;
3194
3195         return X86EMUL_CONTINUE;
3196 }
3197
3198 static int em_out(struct x86_emulate_ctxt *ctxt)
3199 {
3200         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3201                                     &ctxt->src.val, 1);
3202         /* Disable writeback. */
3203         ctxt->dst.type = OP_NONE;
3204         return X86EMUL_CONTINUE;
3205 }
3206
3207 static int em_cli(struct x86_emulate_ctxt *ctxt)
3208 {
3209         if (emulator_bad_iopl(ctxt))
3210                 return emulate_gp(ctxt, 0);
3211
3212         ctxt->eflags &= ~X86_EFLAGS_IF;
3213         return X86EMUL_CONTINUE;
3214 }
3215
3216 static int em_sti(struct x86_emulate_ctxt *ctxt)
3217 {
3218         if (emulator_bad_iopl(ctxt))
3219                 return emulate_gp(ctxt, 0);
3220
3221         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3222         ctxt->eflags |= X86_EFLAGS_IF;
3223         return X86EMUL_CONTINUE;
3224 }
3225
3226 static int em_bt(struct x86_emulate_ctxt *ctxt)
3227 {
3228         /* Disable writeback. */
3229         ctxt->dst.type = OP_NONE;
3230         /* only subword offset */
3231         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
3232
3233         emulate_2op_SrcV_nobyte(ctxt, "bt");
3234         return X86EMUL_CONTINUE;
3235 }
3236
3237 static int em_bts(struct x86_emulate_ctxt *ctxt)
3238 {
3239         emulate_2op_SrcV_nobyte(ctxt, "bts");
3240         return X86EMUL_CONTINUE;
3241 }
3242
3243 static int em_btr(struct x86_emulate_ctxt *ctxt)
3244 {
3245         emulate_2op_SrcV_nobyte(ctxt, "btr");
3246         return X86EMUL_CONTINUE;
3247 }
3248
3249 static int em_btc(struct x86_emulate_ctxt *ctxt)
3250 {
3251         emulate_2op_SrcV_nobyte(ctxt, "btc");
3252         return X86EMUL_CONTINUE;
3253 }
3254
3255 static int em_bsf(struct x86_emulate_ctxt *ctxt)
3256 {
3257         emulate_2op_SrcV_nobyte(ctxt, "bsf");
3258         return X86EMUL_CONTINUE;
3259 }
3260
3261 static int em_bsr(struct x86_emulate_ctxt *ctxt)
3262 {
3263         emulate_2op_SrcV_nobyte(ctxt, "bsr");
3264         return X86EMUL_CONTINUE;
3265 }
3266
3267 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3268 {
3269         u32 eax, ebx, ecx, edx;
3270
3271         eax = ctxt->regs[VCPU_REGS_RAX];
3272         ecx = ctxt->regs[VCPU_REGS_RCX];
3273         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3274         ctxt->regs[VCPU_REGS_RAX] = eax;
3275         ctxt->regs[VCPU_REGS_RBX] = ebx;
3276         ctxt->regs[VCPU_REGS_RCX] = ecx;
3277         ctxt->regs[VCPU_REGS_RDX] = edx;
3278         return X86EMUL_CONTINUE;
3279 }
3280
3281 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3282 {
3283         ctxt->regs[VCPU_REGS_RAX] &= ~0xff00UL;
3284         ctxt->regs[VCPU_REGS_RAX] |= (ctxt->eflags & 0xff) << 8;
3285         return X86EMUL_CONTINUE;
3286 }
3287
3288 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3289 {
3290         switch (ctxt->op_bytes) {
3291 #ifdef CONFIG_X86_64
3292         case 8:
3293                 asm("bswap %0" : "+r"(ctxt->dst.val));
3294                 break;
3295 #endif
3296         default:
3297                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3298                 break;
3299         }
3300         return X86EMUL_CONTINUE;
3301 }
3302
3303 static bool valid_cr(int nr)
3304 {
3305         switch (nr) {
3306         case 0:
3307         case 2 ... 4:
3308         case 8:
3309                 return true;
3310         default:
3311                 return false;
3312         }
3313 }
3314
3315 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3316 {
3317         if (!valid_cr(ctxt->modrm_reg))
3318                 return emulate_ud(ctxt);
3319
3320         return X86EMUL_CONTINUE;
3321 }
3322
3323 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3324 {
3325         u64 new_val = ctxt->src.val64;
3326         int cr = ctxt->modrm_reg;
3327         u64 efer = 0;
3328
3329         static u64 cr_reserved_bits[] = {
3330                 0xffffffff00000000ULL,
3331                 0, 0, 0, /* CR3 checked later */
3332                 CR4_RESERVED_BITS,
3333                 0, 0, 0,
3334                 CR8_RESERVED_BITS,
3335         };
3336
3337         if (!valid_cr(cr))
3338                 return emulate_ud(ctxt);
3339
3340         if (new_val & cr_reserved_bits[cr])
3341                 return emulate_gp(ctxt, 0);
3342
3343         switch (cr) {
3344         case 0: {
3345                 u64 cr4;
3346                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3347                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3348                         return emulate_gp(ctxt, 0);
3349
3350                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3351                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3352
3353                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3354                     !(cr4 & X86_CR4_PAE))
3355                         return emulate_gp(ctxt, 0);
3356
3357                 break;
3358                 }
3359         case 3: {
3360                 u64 rsvd = 0;
3361
3362                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3363                 if (efer & EFER_LMA)
3364                         rsvd = CR3_L_MODE_RESERVED_BITS;
3365                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3366                         rsvd = CR3_PAE_RESERVED_BITS;
3367                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3368                         rsvd = CR3_NONPAE_RESERVED_BITS;
3369
3370                 if (new_val & rsvd)
3371                         return emulate_gp(ctxt, 0);
3372
3373                 break;
3374                 }
3375         case 4: {
3376                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3377
3378                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3379                         return emulate_gp(ctxt, 0);
3380
3381                 break;
3382                 }
3383         }
3384
3385         return X86EMUL_CONTINUE;
3386 }
3387
3388 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3389 {
3390         unsigned long dr7;
3391
3392         ctxt->ops->get_dr(ctxt, 7, &dr7);
3393
3394         /* Check if DR7.Global_Enable is set */
3395         return dr7 & (1 << 13);
3396 }
3397
3398 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3399 {
3400         int dr = ctxt->modrm_reg;
3401         u64 cr4;
3402
3403         if (dr > 7)
3404                 return emulate_ud(ctxt);
3405
3406         cr4 = ctxt->ops->get_cr(ctxt, 4);
3407         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3408                 return emulate_ud(ctxt);
3409
3410         if (check_dr7_gd(ctxt))
3411                 return emulate_db(ctxt);
3412
3413         return X86EMUL_CONTINUE;
3414 }
3415
3416 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3417 {
3418         u64 new_val = ctxt->src.val64;
3419         int dr = ctxt->modrm_reg;
3420
3421         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3422                 return emulate_gp(ctxt, 0);
3423
3424         return check_dr_read(ctxt);
3425 }
3426
3427 static int check_svme(struct x86_emulate_ctxt *ctxt)
3428 {
3429         u64 efer;
3430
3431         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3432
3433         if (!(efer & EFER_SVME))
3434                 return emulate_ud(ctxt);
3435
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3440 {
3441         u64 rax = ctxt->regs[VCPU_REGS_RAX];
3442
3443         /* Valid physical address? */
3444         if (rax & 0xffff000000000000ULL)
3445                 return emulate_gp(ctxt, 0);
3446
3447         return check_svme(ctxt);
3448 }
3449
3450 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3451 {
3452         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3453
3454         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3455                 return emulate_ud(ctxt);
3456
3457         return X86EMUL_CONTINUE;
3458 }
3459
3460 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3461 {
3462         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3463         u64 rcx = ctxt->regs[VCPU_REGS_RCX];
3464
3465         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3466             (rcx > 3))
3467                 return emulate_gp(ctxt, 0);
3468
3469         return X86EMUL_CONTINUE;
3470 }
3471
3472 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3473 {
3474         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3475         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3476                 return emulate_gp(ctxt, 0);
3477
3478         return X86EMUL_CONTINUE;
3479 }
3480
3481 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3482 {
3483         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3484         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3485                 return emulate_gp(ctxt, 0);
3486
3487         return X86EMUL_CONTINUE;
3488 }
3489
3490 #define D(_y) { .flags = (_y) }
3491 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3492 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3493                       .check_perm = (_p) }
3494 #define N    D(0)
3495 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3496 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3497 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3498 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3499 #define II(_f, _e, _i) \
3500         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3501 #define IIP(_f, _e, _i, _p) \
3502         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3503           .check_perm = (_p) }
3504 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3505
3506 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3507 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3508 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3509 #define I2bvIP(_f, _e, _i, _p) \
3510         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3511
3512 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3513                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3514                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3515
3516 static struct opcode group7_rm1[] = {
3517         DI(SrcNone | Priv, monitor),
3518         DI(SrcNone | Priv, mwait),
3519         N, N, N, N, N, N,
3520 };
3521
3522 static struct opcode group7_rm3[] = {
3523         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3524         II(SrcNone  | Prot | VendorSpecific,    em_vmmcall,     vmmcall),
3525         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3526         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3527         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3528         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3529         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3530         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3531 };
3532
3533 static struct opcode group7_rm7[] = {
3534         N,
3535         DIP(SrcNone, rdtscp, check_rdtsc),
3536         N, N, N, N, N, N,
3537 };
3538
3539 static struct opcode group1[] = {
3540         I(Lock, em_add),
3541         I(Lock | PageTable, em_or),
3542         I(Lock, em_adc),
3543         I(Lock, em_sbb),
3544         I(Lock | PageTable, em_and),
3545         I(Lock, em_sub),
3546         I(Lock, em_xor),
3547         I(0, em_cmp),
3548 };
3549
3550 static struct opcode group1A[] = {
3551         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3552 };
3553
3554 static struct opcode group3[] = {
3555         I(DstMem | SrcImm, em_test),
3556         I(DstMem | SrcImm, em_test),
3557         I(DstMem | SrcNone | Lock, em_not),
3558         I(DstMem | SrcNone | Lock, em_neg),
3559         I(SrcMem, em_mul_ex),
3560         I(SrcMem, em_imul_ex),
3561         I(SrcMem, em_div_ex),
3562         I(SrcMem, em_idiv_ex),
3563 };
3564
3565 static struct opcode group4[] = {
3566         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3567         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3568         N, N, N, N, N, N,
3569 };
3570
3571 static struct opcode group5[] = {
3572         I(DstMem | SrcNone | Lock,              em_grp45),
3573         I(DstMem | SrcNone | Lock,              em_grp45),
3574         I(SrcMem | Stack,                       em_grp45),
3575         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3576         I(SrcMem | Stack,                       em_grp45),
3577         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3578         I(SrcMem | Stack,                       em_grp45), N,
3579 };
3580
3581 static struct opcode group6[] = {
3582         DI(Prot,        sldt),
3583         DI(Prot,        str),
3584         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3585         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3586         N, N, N, N,
3587 };
3588
3589 static struct group_dual group7 = { {
3590         II(Mov | DstMem | Priv,                 em_sgdt, sgdt),
3591         II(Mov | DstMem | Priv,                 em_sidt, sidt),
3592         II(SrcMem | Priv,                       em_lgdt, lgdt),
3593         II(SrcMem | Priv,                       em_lidt, lidt),
3594         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3595         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3596         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3597 }, {
3598         I(SrcNone | Priv | VendorSpecific,      em_vmcall),
3599         EXT(0, group7_rm1),
3600         N, EXT(0, group7_rm3),
3601         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3602         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3603         EXT(0, group7_rm7),
3604 } };
3605
3606 static struct opcode group8[] = {
3607         N, N, N, N,
3608         I(DstMem | SrcImmByte,                          em_bt),
3609         I(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3610         I(DstMem | SrcImmByte | Lock,                   em_btr),
3611         I(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3612 };
3613
3614 static struct group_dual group9 = { {
3615         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3616 }, {
3617         N, N, N, N, N, N, N, N,
3618 } };
3619
3620 static struct opcode group11[] = {
3621         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3622         X7(D(Undefined)),
3623 };
3624
3625 static struct gprefix pfx_0f_6f_0f_7f = {
3626         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3627 };
3628
3629 static struct gprefix pfx_vmovntpx = {
3630         I(0, em_mov), N, N, N,
3631 };
3632
3633 static struct opcode opcode_table[256] = {
3634         /* 0x00 - 0x07 */
3635         I6ALU(Lock, em_add),
3636         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3637         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3638         /* 0x08 - 0x0F */
3639         I6ALU(Lock | PageTable, em_or),
3640         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3641         N,
3642         /* 0x10 - 0x17 */
3643         I6ALU(Lock, em_adc),
3644         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3645         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3646         /* 0x18 - 0x1F */
3647         I6ALU(Lock, em_sbb),
3648         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3649         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3650         /* 0x20 - 0x27 */
3651         I6ALU(Lock | PageTable, em_and), N, N,
3652         /* 0x28 - 0x2F */
3653         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3654         /* 0x30 - 0x37 */
3655         I6ALU(Lock, em_xor), N, N,
3656         /* 0x38 - 0x3F */
3657         I6ALU(0, em_cmp), N, N,
3658         /* 0x40 - 0x4F */
3659         X16(D(DstReg)),
3660         /* 0x50 - 0x57 */
3661         X8(I(SrcReg | Stack, em_push)),
3662         /* 0x58 - 0x5F */
3663         X8(I(DstReg | Stack, em_pop)),
3664         /* 0x60 - 0x67 */
3665         I(ImplicitOps | Stack | No64, em_pusha),
3666         I(ImplicitOps | Stack | No64, em_popa),
3667         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3668         N, N, N, N,
3669         /* 0x68 - 0x6F */
3670         I(SrcImm | Mov | Stack, em_push),
3671         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3672         I(SrcImmByte | Mov | Stack, em_push),
3673         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3674         I2bvIP(DstDI | SrcDX | Mov | String, em_in, ins, check_perm_in), /* insb, insw/insd */
3675         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3676         /* 0x70 - 0x7F */
3677         X16(D(SrcImmByte)),
3678         /* 0x80 - 0x87 */
3679         G(ByteOp | DstMem | SrcImm, group1),
3680         G(DstMem | SrcImm, group1),
3681         G(ByteOp | DstMem | SrcImm | No64, group1),
3682         G(DstMem | SrcImmByte, group1),
3683         I2bv(DstMem | SrcReg | ModRM, em_test),
3684         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3685         /* 0x88 - 0x8F */
3686         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3687         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3688         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3689         D(ModRM | SrcMem | NoAccess | DstReg),
3690         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3691         G(0, group1A),
3692         /* 0x90 - 0x97 */
3693         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3694         /* 0x98 - 0x9F */
3695         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3696         I(SrcImmFAddr | No64, em_call_far), N,
3697         II(ImplicitOps | Stack, em_pushf, pushf),
3698         II(ImplicitOps | Stack, em_popf, popf), N, I(ImplicitOps, em_lahf),
3699         /* 0xA0 - 0xA7 */
3700         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3701         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3702         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3703         I2bv(SrcSI | DstDI | String, em_cmp),
3704         /* 0xA8 - 0xAF */
3705         I2bv(DstAcc | SrcImm, em_test),
3706         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3707         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3708         I2bv(SrcAcc | DstDI | String, em_cmp),
3709         /* 0xB0 - 0xB7 */
3710         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3711         /* 0xB8 - 0xBF */
3712         X8(I(DstReg | SrcImm | Mov, em_mov)),
3713         /* 0xC0 - 0xC7 */
3714         D2bv(DstMem | SrcImmByte | ModRM),
3715         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3716         I(ImplicitOps | Stack, em_ret),
3717         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3718         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3719         G(ByteOp, group11), G(0, group11),
3720         /* 0xC8 - 0xCF */
3721         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3722         N, I(ImplicitOps | Stack, em_ret_far),
3723         D(ImplicitOps), DI(SrcImmByte, intn),
3724         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3725         /* 0xD0 - 0xD7 */
3726         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3727         N, N, N, N,
3728         /* 0xD8 - 0xDF */
3729         N, N, N, N, N, N, N, N,
3730         /* 0xE0 - 0xE7 */
3731         X3(I(SrcImmByte, em_loop)),
3732         I(SrcImmByte, em_jcxz),
3733         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3734         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3735         /* 0xE8 - 0xEF */
3736         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3737         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3738         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3739         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3740         /* 0xF0 - 0xF7 */
3741         N, DI(ImplicitOps, icebp), N, N,
3742         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3743         G(ByteOp, group3), G(0, group3),
3744         /* 0xF8 - 0xFF */
3745         D(ImplicitOps), D(ImplicitOps),
3746         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3747         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3748 };
3749
3750 static struct opcode twobyte_table[256] = {
3751         /* 0x00 - 0x0F */
3752         G(0, group6), GD(0, &group7), N, N,
3753         N, I(ImplicitOps | VendorSpecific, em_syscall),
3754         II(ImplicitOps | Priv, em_clts, clts), N,
3755         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3756         N, D(ImplicitOps | ModRM), N, N,
3757         /* 0x10 - 0x1F */
3758         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3759         /* 0x20 - 0x2F */
3760         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3761         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3762         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
3763         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
3764         N, N, N, N,
3765         N, N, N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3766         N, N, N, N,
3767         /* 0x30 - 0x3F */
3768         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3769         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3770         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3771         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3772         I(ImplicitOps | VendorSpecific, em_sysenter),
3773         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3774         N, N,
3775         N, N, N, N, N, N, N, N,
3776         /* 0x40 - 0x4F */
3777         X16(D(DstReg | SrcMem | ModRM | Mov)),
3778         /* 0x50 - 0x5F */
3779         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3780         /* 0x60 - 0x6F */
3781         N, N, N, N,
3782         N, N, N, N,
3783         N, N, N, N,
3784         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3785         /* 0x70 - 0x7F */
3786         N, N, N, N,
3787         N, N, N, N,
3788         N, N, N, N,
3789         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3790         /* 0x80 - 0x8F */
3791         X16(D(SrcImm)),
3792         /* 0x90 - 0x9F */
3793         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3794         /* 0xA0 - 0xA7 */
3795         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3796         II(ImplicitOps, em_cpuid, cpuid), I(DstMem | SrcReg | ModRM | BitOp, em_bt),
3797         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3798         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3799         /* 0xA8 - 0xAF */
3800         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3801         DI(ImplicitOps, rsm),
3802         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3803         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3804         D(DstMem | SrcReg | Src2CL | ModRM),
3805         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3806         /* 0xB0 - 0xB7 */
3807         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3808         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3809         I(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3810         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3811         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3812         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3813         /* 0xB8 - 0xBF */
3814         N, N,
3815         G(BitOp, group8),
3816         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3817         I(DstReg | SrcMem | ModRM, em_bsf), I(DstReg | SrcMem | ModRM, em_bsr),
3818         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3819         /* 0xC0 - 0xC7 */
3820         D2bv(DstMem | SrcReg | ModRM | Lock),
3821         N, D(DstMem | SrcReg | ModRM | Mov),
3822         N, N, N, GD(0, &group9),
3823         /* 0xC8 - 0xCF */
3824         X8(I(DstReg, em_bswap)),
3825         /* 0xD0 - 0xDF */
3826         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3827         /* 0xE0 - 0xEF */
3828         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3829         /* 0xF0 - 0xFF */
3830         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3831 };
3832
3833 #undef D
3834 #undef N
3835 #undef G
3836 #undef GD
3837 #undef I
3838 #undef GP
3839 #undef EXT
3840
3841 #undef D2bv
3842 #undef D2bvIP
3843 #undef I2bv
3844 #undef I2bvIP
3845 #undef I6ALU
3846
3847 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3848 {
3849         unsigned size;
3850
3851         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3852         if (size == 8)
3853                 size = 4;
3854         return size;
3855 }
3856
3857 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3858                       unsigned size, bool sign_extension)
3859 {
3860         int rc = X86EMUL_CONTINUE;
3861
3862         op->type = OP_IMM;
3863         op->bytes = size;
3864         op->addr.mem.ea = ctxt->_eip;
3865         /* NB. Immediates are sign-extended as necessary. */
3866         switch (op->bytes) {
3867         case 1:
3868                 op->val = insn_fetch(s8, ctxt);
3869                 break;
3870         case 2:
3871                 op->val = insn_fetch(s16, ctxt);
3872                 break;
3873         case 4:
3874                 op->val = insn_fetch(s32, ctxt);
3875                 break;
3876         }
3877         if (!sign_extension) {
3878                 switch (op->bytes) {
3879                 case 1:
3880                         op->val &= 0xff;
3881                         break;
3882                 case 2:
3883                         op->val &= 0xffff;
3884                         break;
3885                 case 4:
3886                         op->val &= 0xffffffff;
3887                         break;
3888                 }
3889         }
3890 done:
3891         return rc;
3892 }
3893
3894 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3895                           unsigned d)
3896 {
3897         int rc = X86EMUL_CONTINUE;
3898
3899         switch (d) {
3900         case OpReg:
3901                 decode_register_operand(ctxt, op);
3902                 break;
3903         case OpImmUByte:
3904                 rc = decode_imm(ctxt, op, 1, false);
3905                 break;
3906         case OpMem:
3907                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3908         mem_common:
3909                 *op = ctxt->memop;
3910                 ctxt->memopp = op;
3911                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
3912                         fetch_bit_operand(ctxt);
3913                 op->orig_val = op->val;
3914                 break;
3915         case OpMem64:
3916                 ctxt->memop.bytes = 8;
3917                 goto mem_common;
3918         case OpAcc:
3919                 op->type = OP_REG;
3920                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3921                 op->addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3922                 fetch_register_operand(op);
3923                 op->orig_val = op->val;
3924                 break;
3925         case OpDI:
3926                 op->type = OP_MEM;
3927                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3928                 op->addr.mem.ea =
3929                         register_address(ctxt, ctxt->regs[VCPU_REGS_RDI]);
3930                 op->addr.mem.seg = VCPU_SREG_ES;
3931                 op->val = 0;
3932                 break;
3933         case OpDX:
3934                 op->type = OP_REG;
3935                 op->bytes = 2;
3936                 op->addr.reg = &ctxt->regs[VCPU_REGS_RDX];
3937                 fetch_register_operand(op);
3938                 break;
3939         case OpCL:
3940                 op->bytes = 1;
3941                 op->val = ctxt->regs[VCPU_REGS_RCX] & 0xff;
3942                 break;
3943         case OpImmByte:
3944                 rc = decode_imm(ctxt, op, 1, true);
3945                 break;
3946         case OpOne:
3947                 op->bytes = 1;
3948                 op->val = 1;
3949                 break;
3950         case OpImm:
3951                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
3952                 break;
3953         case OpMem8:
3954                 ctxt->memop.bytes = 1;
3955                 goto mem_common;
3956         case OpMem16:
3957                 ctxt->memop.bytes = 2;
3958                 goto mem_common;
3959         case OpMem32:
3960                 ctxt->memop.bytes = 4;
3961                 goto mem_common;
3962         case OpImmU16:
3963                 rc = decode_imm(ctxt, op, 2, false);
3964                 break;
3965         case OpImmU:
3966                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
3967                 break;
3968         case OpSI:
3969                 op->type = OP_MEM;
3970                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3971                 op->addr.mem.ea =
3972                         register_address(ctxt, ctxt->regs[VCPU_REGS_RSI]);
3973                 op->addr.mem.seg = seg_override(ctxt);
3974                 op->val = 0;
3975                 break;
3976         case OpImmFAddr:
3977                 op->type = OP_IMM;
3978                 op->addr.mem.ea = ctxt->_eip;
3979                 op->bytes = ctxt->op_bytes + 2;
3980                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
3981                 break;
3982         case OpMemFAddr:
3983                 ctxt->memop.bytes = ctxt->op_bytes + 2;
3984                 goto mem_common;
3985         case OpES:
3986                 op->val = VCPU_SREG_ES;
3987                 break;
3988         case OpCS:
3989                 op->val = VCPU_SREG_CS;
3990                 break;
3991         case OpSS:
3992                 op->val = VCPU_SREG_SS;
3993                 break;
3994         case OpDS:
3995                 op->val = VCPU_SREG_DS;
3996                 break;
3997         case OpFS:
3998                 op->val = VCPU_SREG_FS;
3999                 break;
4000         case OpGS:
4001                 op->val = VCPU_SREG_GS;
4002                 break;
4003         case OpImplicit:
4004                 /* Special instructions do their own operand decoding. */
4005         default:
4006                 op->type = OP_NONE; /* Disable writeback. */
4007                 break;
4008         }
4009
4010 done:
4011         return rc;
4012 }
4013
4014 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4015 {
4016         int rc = X86EMUL_CONTINUE;
4017         int mode = ctxt->mode;
4018         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4019         bool op_prefix = false;
4020         struct opcode opcode;
4021
4022         ctxt->memop.type = OP_NONE;
4023         ctxt->memopp = NULL;
4024         ctxt->_eip = ctxt->eip;
4025         ctxt->fetch.start = ctxt->_eip;
4026         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4027         if (insn_len > 0)
4028                 memcpy(ctxt->fetch.data, insn, insn_len);
4029
4030         switch (mode) {
4031         case X86EMUL_MODE_REAL:
4032         case X86EMUL_MODE_VM86:
4033         case X86EMUL_MODE_PROT16:
4034                 def_op_bytes = def_ad_bytes = 2;
4035                 break;
4036         case X86EMUL_MODE_PROT32:
4037                 def_op_bytes = def_ad_bytes = 4;
4038                 break;
4039 #ifdef CONFIG_X86_64
4040         case X86EMUL_MODE_PROT64:
4041                 def_op_bytes = 4;
4042                 def_ad_bytes = 8;
4043                 break;
4044 #endif
4045         default:
4046                 return EMULATION_FAILED;
4047         }
4048
4049         ctxt->op_bytes = def_op_bytes;
4050         ctxt->ad_bytes = def_ad_bytes;
4051
4052         /* Legacy prefixes. */
4053         for (;;) {
4054                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4055                 case 0x66:      /* operand-size override */
4056                         op_prefix = true;
4057                         /* switch between 2/4 bytes */
4058                         ctxt->op_bytes = def_op_bytes ^ 6;
4059                         break;
4060                 case 0x67:      /* address-size override */
4061                         if (mode == X86EMUL_MODE_PROT64)
4062                                 /* switch between 4/8 bytes */
4063                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4064                         else
4065                                 /* switch between 2/4 bytes */
4066                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4067                         break;
4068                 case 0x26:      /* ES override */
4069                 case 0x2e:      /* CS override */
4070                 case 0x36:      /* SS override */
4071                 case 0x3e:      /* DS override */
4072                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4073                         break;
4074                 case 0x64:      /* FS override */
4075                 case 0x65:      /* GS override */
4076                         set_seg_override(ctxt, ctxt->b & 7);
4077                         break;
4078                 case 0x40 ... 0x4f: /* REX */
4079                         if (mode != X86EMUL_MODE_PROT64)
4080                                 goto done_prefixes;
4081                         ctxt->rex_prefix = ctxt->b;
4082                         continue;
4083                 case 0xf0:      /* LOCK */
4084                         ctxt->lock_prefix = 1;
4085                         break;
4086                 case 0xf2:      /* REPNE/REPNZ */
4087                 case 0xf3:      /* REP/REPE/REPZ */
4088                         ctxt->rep_prefix = ctxt->b;
4089                         break;
4090                 default:
4091                         goto done_prefixes;
4092                 }
4093
4094                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4095
4096                 ctxt->rex_prefix = 0;
4097         }
4098
4099 done_prefixes:
4100
4101         /* REX prefix. */
4102         if (ctxt->rex_prefix & 8)
4103                 ctxt->op_bytes = 8;     /* REX.W */
4104
4105         /* Opcode byte(s). */
4106         opcode = opcode_table[ctxt->b];
4107         /* Two-byte opcode? */
4108         if (ctxt->b == 0x0f) {
4109                 ctxt->twobyte = 1;
4110                 ctxt->b = insn_fetch(u8, ctxt);
4111                 opcode = twobyte_table[ctxt->b];
4112         }
4113         ctxt->d = opcode.flags;
4114
4115         if (ctxt->d & ModRM)
4116                 ctxt->modrm = insn_fetch(u8, ctxt);
4117
4118         while (ctxt->d & GroupMask) {
4119                 switch (ctxt->d & GroupMask) {
4120                 case Group:
4121                         goffset = (ctxt->modrm >> 3) & 7;
4122                         opcode = opcode.u.group[goffset];
4123                         break;
4124                 case GroupDual:
4125                         goffset = (ctxt->modrm >> 3) & 7;
4126                         if ((ctxt->modrm >> 6) == 3)
4127                                 opcode = opcode.u.gdual->mod3[goffset];
4128                         else
4129                                 opcode = opcode.u.gdual->mod012[goffset];
4130                         break;
4131                 case RMExt:
4132                         goffset = ctxt->modrm & 7;
4133                         opcode = opcode.u.group[goffset];
4134                         break;
4135                 case Prefix:
4136                         if (ctxt->rep_prefix && op_prefix)
4137                                 return EMULATION_FAILED;
4138                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4139                         switch (simd_prefix) {
4140                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4141                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4142                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4143                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4144                         }
4145                         break;
4146                 default:
4147                         return EMULATION_FAILED;
4148                 }
4149
4150                 ctxt->d &= ~(u64)GroupMask;
4151                 ctxt->d |= opcode.flags;
4152         }
4153
4154         ctxt->execute = opcode.u.execute;
4155         ctxt->check_perm = opcode.check_perm;
4156         ctxt->intercept = opcode.intercept;
4157
4158         /* Unrecognised? */
4159         if (ctxt->d == 0 || (ctxt->d & Undefined))
4160                 return EMULATION_FAILED;
4161
4162         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
4163                 return EMULATION_FAILED;
4164
4165         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4166                 ctxt->op_bytes = 8;
4167
4168         if (ctxt->d & Op3264) {
4169                 if (mode == X86EMUL_MODE_PROT64)
4170                         ctxt->op_bytes = 8;
4171                 else
4172                         ctxt->op_bytes = 4;
4173         }
4174
4175         if (ctxt->d & Sse)
4176                 ctxt->op_bytes = 16;
4177         else if (ctxt->d & Mmx)
4178                 ctxt->op_bytes = 8;
4179
4180         /* ModRM and SIB bytes. */
4181         if (ctxt->d & ModRM) {
4182                 rc = decode_modrm(ctxt, &ctxt->memop);
4183                 if (!ctxt->has_seg_override)
4184                         set_seg_override(ctxt, ctxt->modrm_seg);
4185         } else if (ctxt->d & MemAbs)
4186                 rc = decode_abs(ctxt, &ctxt->memop);
4187         if (rc != X86EMUL_CONTINUE)
4188                 goto done;
4189
4190         if (!ctxt->has_seg_override)
4191                 set_seg_override(ctxt, VCPU_SREG_DS);
4192
4193         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4194
4195         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4196                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4197
4198         /*
4199          * Decode and fetch the source operand: register, memory
4200          * or immediate.
4201          */
4202         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4203         if (rc != X86EMUL_CONTINUE)
4204                 goto done;
4205
4206         /*
4207          * Decode and fetch the second source operand: register, memory
4208          * or immediate.
4209          */
4210         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4211         if (rc != X86EMUL_CONTINUE)
4212                 goto done;
4213
4214         /* Decode and fetch the destination operand: register or memory. */
4215         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4216
4217 done:
4218         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4219                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4220
4221         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4222 }
4223
4224 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4225 {
4226         return ctxt->d & PageTable;
4227 }
4228
4229 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4230 {
4231         /* The second termination condition only applies for REPE
4232          * and REPNE. Test if the repeat string operation prefix is
4233          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4234          * corresponding termination condition according to:
4235          *      - if REPE/REPZ and ZF = 0 then done
4236          *      - if REPNE/REPNZ and ZF = 1 then done
4237          */
4238         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4239              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4240             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4241                  ((ctxt->eflags & EFLG_ZF) == 0))
4242                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4243                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4244                 return true;
4245
4246         return false;
4247 }
4248
4249 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4250 {
4251         bool fault = false;
4252
4253         ctxt->ops->get_fpu(ctxt);
4254         asm volatile("1: fwait \n\t"
4255                      "2: \n\t"
4256                      ".pushsection .fixup,\"ax\" \n\t"
4257                      "3: \n\t"
4258                      "movb $1, %[fault] \n\t"
4259                      "jmp 2b \n\t"
4260                      ".popsection \n\t"
4261                      _ASM_EXTABLE(1b, 3b)
4262                      : [fault]"+qm"(fault));
4263         ctxt->ops->put_fpu(ctxt);
4264
4265         if (unlikely(fault))
4266                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4267
4268         return X86EMUL_CONTINUE;
4269 }
4270
4271 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4272                                        struct operand *op)
4273 {
4274         if (op->type == OP_MM)
4275                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4276 }
4277
4278 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4279 {
4280         struct x86_emulate_ops *ops = ctxt->ops;
4281         int rc = X86EMUL_CONTINUE;
4282         int saved_dst_type = ctxt->dst.type;
4283
4284         ctxt->mem_read.pos = 0;
4285
4286         if (ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) {
4287                 rc = emulate_ud(ctxt);
4288                 goto done;
4289         }
4290
4291         /* LOCK prefix is allowed only with some instructions */
4292         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4293                 rc = emulate_ud(ctxt);
4294                 goto done;
4295         }
4296
4297         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4298                 rc = emulate_ud(ctxt);
4299                 goto done;
4300         }
4301
4302         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4303             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4304                 rc = emulate_ud(ctxt);
4305                 goto done;
4306         }
4307
4308         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4309                 rc = emulate_nm(ctxt);
4310                 goto done;
4311         }
4312
4313         if (ctxt->d & Mmx) {
4314                 rc = flush_pending_x87_faults(ctxt);
4315                 if (rc != X86EMUL_CONTINUE)
4316                         goto done;
4317                 /*
4318                  * Now that we know the fpu is exception safe, we can fetch
4319                  * operands from it.
4320                  */
4321                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4322                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4323                 if (!(ctxt->d & Mov))
4324                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4325         }
4326
4327         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4328                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4329                                               X86_ICPT_PRE_EXCEPT);
4330                 if (rc != X86EMUL_CONTINUE)
4331                         goto done;
4332         }
4333
4334         /* Privileged instruction can be executed only in CPL=0 */
4335         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4336                 rc = emulate_gp(ctxt, 0);
4337                 goto done;
4338         }
4339
4340         /* Instruction can only be executed in protected mode */
4341         if ((ctxt->d & Prot) && !(ctxt->mode & X86EMUL_MODE_PROT)) {
4342                 rc = emulate_ud(ctxt);
4343                 goto done;
4344         }
4345
4346         /* Do instruction specific permission checks */
4347         if (ctxt->check_perm) {
4348                 rc = ctxt->check_perm(ctxt);
4349                 if (rc != X86EMUL_CONTINUE)
4350                         goto done;
4351         }
4352
4353         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4354                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4355                                               X86_ICPT_POST_EXCEPT);
4356                 if (rc != X86EMUL_CONTINUE)
4357                         goto done;
4358         }
4359
4360         if (ctxt->rep_prefix && (ctxt->d & String)) {
4361                 /* All REP prefixes have the same first termination condition */
4362                 if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0) {
4363                         ctxt->eip = ctxt->_eip;
4364                         goto done;
4365                 }
4366         }
4367
4368         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4369                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4370                                     ctxt->src.valptr, ctxt->src.bytes);
4371                 if (rc != X86EMUL_CONTINUE)
4372                         goto done;
4373                 ctxt->src.orig_val64 = ctxt->src.val64;
4374         }
4375
4376         if (ctxt->src2.type == OP_MEM) {
4377                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4378                                     &ctxt->src2.val, ctxt->src2.bytes);
4379                 if (rc != X86EMUL_CONTINUE)
4380                         goto done;
4381         }
4382
4383         if ((ctxt->d & DstMask) == ImplicitOps)
4384                 goto special_insn;
4385
4386
4387         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4388                 /* optimisation - avoid slow emulated read if Mov */
4389                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4390                                    &ctxt->dst.val, ctxt->dst.bytes);
4391                 if (rc != X86EMUL_CONTINUE)
4392                         goto done;
4393         }
4394         ctxt->dst.orig_val = ctxt->dst.val;
4395
4396 special_insn:
4397
4398         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4399                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4400                                               X86_ICPT_POST_MEMACCESS);
4401                 if (rc != X86EMUL_CONTINUE)
4402                         goto done;
4403         }
4404
4405         if (ctxt->execute) {
4406                 rc = ctxt->execute(ctxt);
4407                 if (rc != X86EMUL_CONTINUE)
4408                         goto done;
4409                 goto writeback;
4410         }
4411
4412         if (ctxt->twobyte)
4413                 goto twobyte_insn;
4414
4415         switch (ctxt->b) {
4416         case 0x40 ... 0x47: /* inc r16/r32 */
4417                 emulate_1op(ctxt, "inc");
4418                 break;
4419         case 0x48 ... 0x4f: /* dec r16/r32 */
4420                 emulate_1op(ctxt, "dec");
4421                 break;
4422         case 0x63:              /* movsxd */
4423                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4424                         goto cannot_emulate;
4425                 ctxt->dst.val = (s32) ctxt->src.val;
4426                 break;
4427         case 0x70 ... 0x7f: /* jcc (short) */
4428                 if (test_cc(ctxt->b, ctxt->eflags))
4429                         jmp_rel(ctxt, ctxt->src.val);
4430                 break;
4431         case 0x8d: /* lea r16/r32, m */
4432                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4433                 break;
4434         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4435                 if (ctxt->dst.addr.reg == &ctxt->regs[VCPU_REGS_RAX])
4436                         break;
4437                 rc = em_xchg(ctxt);
4438                 break;
4439         case 0x98: /* cbw/cwde/cdqe */
4440                 switch (ctxt->op_bytes) {
4441                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4442                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4443                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4444                 }
4445                 break;
4446         case 0xc0 ... 0xc1:
4447                 rc = em_grp2(ctxt);
4448                 break;
4449         case 0xcc:              /* int3 */
4450                 rc = emulate_int(ctxt, 3);
4451                 break;
4452         case 0xcd:              /* int n */
4453                 rc = emulate_int(ctxt, ctxt->src.val);
4454                 break;
4455         case 0xce:              /* into */
4456                 if (ctxt->eflags & EFLG_OF)
4457                         rc = emulate_int(ctxt, 4);
4458                 break;
4459         case 0xd0 ... 0xd1:     /* Grp2 */
4460                 rc = em_grp2(ctxt);
4461                 break;
4462         case 0xd2 ... 0xd3:     /* Grp2 */
4463                 ctxt->src.val = ctxt->regs[VCPU_REGS_RCX];
4464                 rc = em_grp2(ctxt);
4465                 break;
4466         case 0xe9: /* jmp rel */
4467         case 0xeb: /* jmp rel short */
4468                 jmp_rel(ctxt, ctxt->src.val);
4469                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4470                 break;
4471         case 0xf4:              /* hlt */
4472                 ctxt->ops->halt(ctxt);
4473                 break;
4474         case 0xf5:      /* cmc */
4475                 /* complement carry flag from eflags reg */
4476                 ctxt->eflags ^= EFLG_CF;
4477                 break;
4478         case 0xf8: /* clc */
4479                 ctxt->eflags &= ~EFLG_CF;
4480                 break;
4481         case 0xf9: /* stc */
4482                 ctxt->eflags |= EFLG_CF;
4483                 break;
4484         case 0xfc: /* cld */
4485                 ctxt->eflags &= ~EFLG_DF;
4486                 break;
4487         case 0xfd: /* std */
4488                 ctxt->eflags |= EFLG_DF;
4489                 break;
4490         default:
4491                 goto cannot_emulate;
4492         }
4493
4494         if (rc != X86EMUL_CONTINUE)
4495                 goto done;
4496
4497 writeback:
4498         rc = writeback(ctxt);
4499         if (rc != X86EMUL_CONTINUE)
4500                 goto done;
4501
4502         /*
4503          * restore dst type in case the decoding will be reused
4504          * (happens for string instruction )
4505          */
4506         ctxt->dst.type = saved_dst_type;
4507
4508         if ((ctxt->d & SrcMask) == SrcSI)
4509                 string_addr_inc(ctxt, seg_override(ctxt),
4510                                 VCPU_REGS_RSI, &ctxt->src);
4511
4512         if ((ctxt->d & DstMask) == DstDI)
4513                 string_addr_inc(ctxt, VCPU_SREG_ES, VCPU_REGS_RDI,
4514                                 &ctxt->dst);
4515
4516         if (ctxt->rep_prefix && (ctxt->d & String)) {
4517                 struct read_cache *r = &ctxt->io_read;
4518                 register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
4519
4520                 if (!string_insn_completed(ctxt)) {
4521                         /*
4522                          * Re-enter guest when pio read ahead buffer is empty
4523                          * or, if it is not used, after each 1024 iteration.
4524                          */
4525                         if ((r->end != 0 || ctxt->regs[VCPU_REGS_RCX] & 0x3ff) &&
4526                             (r->end == 0 || r->end != r->pos)) {
4527                                 /*
4528                                  * Reset read cache. Usually happens before
4529                                  * decode, but since instruction is restarted
4530                                  * we have to do it here.
4531                                  */
4532                                 ctxt->mem_read.end = 0;
4533                                 return EMULATION_RESTART;
4534                         }
4535                         goto done; /* skip rip writeback */
4536                 }
4537         }
4538
4539         ctxt->eip = ctxt->_eip;
4540
4541 done:
4542         if (rc == X86EMUL_PROPAGATE_FAULT)
4543                 ctxt->have_exception = true;
4544         if (rc == X86EMUL_INTERCEPTED)
4545                 return EMULATION_INTERCEPTED;
4546
4547         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4548
4549 twobyte_insn:
4550         switch (ctxt->b) {
4551         case 0x09:              /* wbinvd */
4552                 (ctxt->ops->wbinvd)(ctxt);
4553                 break;
4554         case 0x08:              /* invd */
4555         case 0x0d:              /* GrpP (prefetch) */
4556         case 0x18:              /* Grp16 (prefetch/nop) */
4557                 break;
4558         case 0x20: /* mov cr, reg */
4559                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4560                 break;
4561         case 0x21: /* mov from dr to reg */
4562                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4563                 break;
4564         case 0x40 ... 0x4f:     /* cmov */
4565                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4566                 if (!test_cc(ctxt->b, ctxt->eflags))
4567                         ctxt->dst.type = OP_NONE; /* no writeback */
4568                 break;
4569         case 0x80 ... 0x8f: /* jnz rel, etc*/
4570                 if (test_cc(ctxt->b, ctxt->eflags))
4571                         jmp_rel(ctxt, ctxt->src.val);
4572                 break;
4573         case 0x90 ... 0x9f:     /* setcc r/m8 */
4574                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4575                 break;
4576         case 0xa4: /* shld imm8, r, r/m */
4577         case 0xa5: /* shld cl, r, r/m */
4578                 emulate_2op_cl(ctxt, "shld");
4579                 break;
4580         case 0xac: /* shrd imm8, r, r/m */
4581         case 0xad: /* shrd cl, r, r/m */
4582                 emulate_2op_cl(ctxt, "shrd");
4583                 break;
4584         case 0xae:              /* clflush */
4585                 break;
4586         case 0xb6 ... 0xb7:     /* movzx */
4587                 ctxt->dst.bytes = ctxt->op_bytes;
4588                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4589                                                        : (u16) ctxt->src.val;
4590                 break;
4591         case 0xbe ... 0xbf:     /* movsx */
4592                 ctxt->dst.bytes = ctxt->op_bytes;
4593                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4594                                                         (s16) ctxt->src.val;
4595                 break;
4596         case 0xc0 ... 0xc1:     /* xadd */
4597                 emulate_2op_SrcV(ctxt, "add");
4598                 /* Write back the register source. */
4599                 ctxt->src.val = ctxt->dst.orig_val;
4600                 write_register_operand(&ctxt->src);
4601                 break;
4602         case 0xc3:              /* movnti */
4603                 ctxt->dst.bytes = ctxt->op_bytes;
4604                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4605                                                         (u64) ctxt->src.val;
4606                 break;
4607         default:
4608                 goto cannot_emulate;
4609         }
4610
4611         if (rc != X86EMUL_CONTINUE)
4612                 goto done;
4613
4614         goto writeback;
4615
4616 cannot_emulate:
4617         return EMULATION_FAILED;
4618 }