arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/realmode.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 #include <asm/realmode.h>
  77
  78 /* State of each CPU */
  79 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  80
  81 #ifdef CONFIG_HOTPLUG_CPU
  82 /*
  83  * We need this for trampoline_base protection from concurrent accesses when
  84  * off- and onlining cores wildly.
  85  */
  86 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  87
  88 void cpu_hotplug_driver_lock(void)
  89 {
  90         mutex_lock(&x86_cpu_hotplug_driver_mutex);
  91 }
  92
  93 void cpu_hotplug_driver_unlock(void)
  94 {
  95         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
  96 }
  97
  98 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
  99 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 100 #endif
 101
 102 /* Number of siblings per CPU package */
 103 int smp_num_siblings = 1;
 104 EXPORT_SYMBOL(smp_num_siblings);
 105
 106 /* Last level cache ID of each logical CPU */
 107 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 108
 109 /* representing HT siblings of each logical CPU */
 110 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 111 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 112
 113 /* representing HT and core siblings of each logical CPU */
 114 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 115 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 116
 117 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 118
 119 /* Per CPU bogomips and other parameters */
 120 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 121 EXPORT_PER_CPU_SYMBOL(cpu_info);
 122
 123 atomic_t init_deasserted;
 124
 125 /*
 126  * Report back to the Boot Processor.
 127  * Running on AP.
 128  */
 129 static void __cpuinit smp_callin(void)
 130 {
 131         int cpuid, phys_id;
 132         unsigned long timeout;
 133
 134         /*
 135          * If waken up by an INIT in an 82489DX configuration
 136          * we may get here before an INIT-deassert IPI reaches
 137          * our local APIC.  We have to wait for the IPI or we'll
 138          * lock up on an APIC access.
 139          */
 140         if (apic->wait_for_init_deassert)
 141                 apic->wait_for_init_deassert(&init_deasserted);
 142
 143         /*
 144          * (This works even if the APIC is not enabled.)
 145          */
 146         phys_id = read_apic_id();
 147         cpuid = smp_processor_id();
 148         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 149                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 150                                         phys_id, cpuid);
 151         }
 152         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 153
 154         /*
 155          * STARTUP IPIs are fragile beasts as they might sometimes
 156          * trigger some glue motherboard logic. Complete APIC bus
 157          * silence for 1 second, this overestimates the time the
 158          * boot CPU is spending to send the up to 2 STARTUP IPIs
 159          * by a factor of two. This should be enough.
 160          */
 161
 162         /*
 163          * Waiting 2s total for startup (udelay is not yet working)
 164          */
 165         timeout = jiffies + 2*HZ;
 166         while (time_before(jiffies, timeout)) {
 167                 /*
 168                  * Has the boot CPU finished it's STARTUP sequence?
 169                  */
 170                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 171                         break;
 172                 cpu_relax();
 173         }
 174
 175         if (!time_before(jiffies, timeout)) {
 176                 panic("%s: CPU%d started up but did not get a callout!\n",
 177                       __func__, cpuid);
 178         }
 179
 180         /*
 181          * the boot CPU has finished the init stage and is spinning
 182          * on callin_map until we finish. We are free to set up this
 183          * CPU, first the APIC. (this is probably redundant on most
 184          * boards)
 185          */
 186
 187         pr_debug("CALLIN, before setup_local_APIC().\n");
 188         if (apic->smp_callin_clear_local_apic)
 189                 apic->smp_callin_clear_local_apic();
 190         setup_local_APIC();
 191         end_local_APIC_setup();
 192
 193         /*
 194          * Need to setup vector mappings before we enable interrupts.
 195          */
 196         setup_vector_irq(smp_processor_id());
 197
 198         /*
 199          * Save our processor parameters. Note: this information
 200          * is needed for clock calibration.
 201          */
 202         smp_store_cpu_info(cpuid);
 203
 204         /*
 205          * Get our bogomips.
 206          * Update loops_per_jiffy in cpu_data. Previous call to
 207          * smp_store_cpu_info() stored a value that is close but not as
 208          * accurate as the value just calculated.
 209          */
 210         calibrate_delay();
 211         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 212         pr_debug("Stack at about %p\n", &cpuid);
 213
 214         /*
 215          * This must be done before setting cpu_online_mask
 216          * or calling notify_cpu_starting.
 217          */
 218         set_cpu_sibling_map(raw_smp_processor_id());
 219         wmb();
 220
 221         notify_cpu_starting(cpuid);
 222
 223         /*
 224          * Allow the master to continue.
 225          */
 226         cpumask_set_cpu(cpuid, cpu_callin_mask);
 227 }
 228
 229 /*
 230  * Activate a secondary processor.
 231  */
 232 notrace static void __cpuinit start_secondary(void *unused)
 233 {
 234         /*
 235          * Don't put *anything* before cpu_init(), SMP booting is too
 236          * fragile that we want to limit the things done here to the
 237          * most necessary things.
 238          */
 239         cpu_init();
 240         x86_cpuinit.early_percpu_clock_init();
 241         preempt_disable();
 242         smp_callin();
 243
 244 #ifdef CONFIG_X86_32
 245         /* switch away from the initial page table */
 246         load_cr3(swapper_pg_dir);
 247         __flush_tlb_all();
 248 #endif
 249
 250         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 251         barrier();
 252         /*
 253          * Check TSC synchronization with the BP:
 254          */
 255         check_tsc_sync_target();
 256
 257         /*
 258          * We need to hold call_lock, so there is no inconsistency
 259          * between the time smp_call_function() determines number of
 260          * IPI recipients, and the time when the determination is made
 261          * for which cpus receive the IPI. Holding this
 262          * lock helps us to not include this cpu in a currently in progress
 263          * smp_call_function().
 264          *
 265          * We need to hold vector_lock so there the set of online cpus
 266          * does not change while we are assigning vectors to cpus.  Holding
 267          * this lock ensures we don't half assign or remove an irq from a cpu.
 268          */
 269         ipi_call_lock();
 270         lock_vector_lock();
 271         set_cpu_online(smp_processor_id(), true);
 272         unlock_vector_lock();
 273         ipi_call_unlock();
 274         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 275         x86_platform.nmi_init();
 276
 277         /* enable local interrupts */
 278         local_irq_enable();
 279
 280         /* to prevent fake stack check failure in clock setup */
 281         boot_init_stack_canary();
 282
 283         x86_cpuinit.setup_percpu_clockev();
 284
 285         wmb();
 286         cpu_idle();
 287 }
 288
 289 /*
 290  * The bootstrap kernel entry code has set these up. Save them for
 291  * a given CPU
 292  */
 293
 294 void __cpuinit smp_store_cpu_info(int id)
 295 {
 296         struct cpuinfo_x86 *c = &cpu_data(id);
 297
 298         *c = boot_cpu_data;
 299         c->cpu_index = id;
 300         if (id != 0)
 301                 identify_secondary_cpu(c);
 302 }
 303
 304 static bool __cpuinit
 305 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 306 {
 307         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 308
 309         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 310                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 311                 "[node: %d != %d]. Ignoring dependency.\n",
 312                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 313 }
 314
 315 #define link_mask(_m, c1, c2)                                           \
 316 do {                                                                    \
 317         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 318         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 319 } while (0)
 320
 321 static bool __cpuinit match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 322 {
 323         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 324                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 325
 326                 if (c->phys_proc_id == o->phys_proc_id &&
 327                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 328                     c->compute_unit_id == o->compute_unit_id)
 329                         return topology_sane(c, o, "smt");
 330
 331         } else if (c->phys_proc_id == o->phys_proc_id &&
 332                    c->cpu_core_id == o->cpu_core_id) {
 333                 return topology_sane(c, o, "smt");
 334         }
 335
 336         return false;
 337 }
 338
 339 static bool __cpuinit match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 340 {
 341         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 342
 343         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 344             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 345                 return topology_sane(c, o, "llc");
 346
 347         return false;
 348 }
 349
 350 static bool __cpuinit match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 351 {
 352         if (c->phys_proc_id == o->phys_proc_id)
 353                 return topology_sane(c, o, "mc");
 354
 355         return false;
 356 }
 357
 358 void __cpuinit set_cpu_sibling_map(int cpu)
 359 {
 360         bool has_mc = boot_cpu_data.x86_max_cores > 1;
 361         bool has_smt = smp_num_siblings > 1;
 362         struct cpuinfo_x86 *c = &cpu_data(cpu);
 363         struct cpuinfo_x86 *o;
 364         int i;
 365
 366         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 367
 368         if (!has_smt && !has_mc) {
 369                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 370                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 371                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 372                 c->booted_cores = 1;
 373                 return;
 374         }
 375
 376         for_each_cpu(i, cpu_sibling_setup_mask) {
 377                 o = &cpu_data(i);
 378
 379                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 380                         link_mask(sibling, cpu, i);
 381
 382                 if ((i == cpu) || (has_mc && match_llc(c, o)))
 383                         link_mask(llc_shared, cpu, i);
 384
 385                 if ((i == cpu) || (has_mc && match_mc(c, o))) {
 386                         link_mask(core, cpu, i);
 387
 388                         /*
 389                          *  Does this new cpu bringup a new core?
 390                          */
 391                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 392                                 /*
 393                                  * for each core in package, increment
 394                                  * the booted_cores for this new cpu
 395                                  */
 396                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 397                                         c->booted_cores++;
 398                                 /*
 399                                  * increment the core count for all
 400                                  * the other cpus in this package
 401                                  */
 402                                 if (i != cpu)
 403                                         cpu_data(i).booted_cores++;
 404                         } else if (i != cpu && !c->booted_cores)
 405                                 c->booted_cores = cpu_data(i).booted_cores;
 406                 }
 407         }
 408 }
 409
 410 /* maps the cpu to the sched domain representing multi-core */
 411 const struct cpumask *cpu_coregroup_mask(int cpu)
 412 {
 413         return cpu_llc_shared_mask(cpu);
 414 }
 415
 416 static void impress_friends(void)
 417 {
 418         int cpu;
 419         unsigned long bogosum = 0;
 420         /*
 421          * Allow the user to impress friends.
 422          */
 423         pr_debug("Before bogomips.\n");
 424         for_each_possible_cpu(cpu)
 425                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 426                         bogosum += cpu_data(cpu).loops_per_jiffy;
 427         printk(KERN_INFO
 428                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 429                 num_online_cpus(),
 430                 bogosum/(500000/HZ),
 431                 (bogosum/(5000/HZ))%100);
 432
 433         pr_debug("Before bogocount - setting activated=1.\n");
 434 }
 435
 436 void __inquire_remote_apic(int apicid)
 437 {
 438         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 439         const char * const names[] = { "ID", "VERSION", "SPIV" };
 440         int timeout;
 441         u32 status;
 442
 443         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 444
 445         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 446                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 447
 448                 /*
 449                  * Wait for idle.
 450                  */
 451                 status = safe_apic_wait_icr_idle();
 452                 if (status)
 453                         printk(KERN_CONT
 454                                "a previous APIC delivery may have failed\n");
 455
 456                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 457
 458                 timeout = 0;
 459                 do {
 460                         udelay(100);
 461                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 462                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 463
 464                 switch (status) {
 465                 case APIC_ICR_RR_VALID:
 466                         status = apic_read(APIC_RRR);
 467                         printk(KERN_CONT "%08x\n", status);
 468                         break;
 469                 default:
 470                         printk(KERN_CONT "failed\n");
 471                 }
 472         }
 473 }
 474
 475 /*
 476  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 477  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 478  * won't ... remember to clear down the APIC, etc later.
 479  */
 480 int __cpuinit
 481 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 482 {
 483         unsigned long send_status, accept_status = 0;
 484         int maxlvt;
 485
 486         /* Target chip */
 487         /* Boot on the stack */
 488         /* Kick the second */
 489         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 490
 491         pr_debug("Waiting for send to finish...\n");
 492         send_status = safe_apic_wait_icr_idle();
 493
 494         /*
 495          * Give the other CPU some time to accept the IPI.
 496          */
 497         udelay(200);
 498         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 499                 maxlvt = lapic_get_maxlvt();
 500                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 501                         apic_write(APIC_ESR, 0);
 502                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 503         }
 504         pr_debug("NMI sent.\n");
 505
 506         if (send_status)
 507                 printk(KERN_ERR "APIC never delivered???\n");
 508         if (accept_status)
 509                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 510
 511         return (send_status | accept_status);
 512 }
 513
 514 static int __cpuinit
 515 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 516 {
 517         unsigned long send_status, accept_status = 0;
 518         int maxlvt, num_starts, j;
 519
 520         maxlvt = lapic_get_maxlvt();
 521
 522         /*
 523          * Be paranoid about clearing APIC errors.
 524          */
 525         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 526                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 527                         apic_write(APIC_ESR, 0);
 528                 apic_read(APIC_ESR);
 529         }
 530
 531         pr_debug("Asserting INIT.\n");
 532
 533         /*
 534          * Turn INIT on target chip
 535          */
 536         /*
 537          * Send IPI
 538          */
 539         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 540                        phys_apicid);
 541
 542         pr_debug("Waiting for send to finish...\n");
 543         send_status = safe_apic_wait_icr_idle();
 544
 545         mdelay(10);
 546
 547         pr_debug("Deasserting INIT.\n");
 548
 549         /* Target chip */
 550         /* Send IPI */
 551         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 552
 553         pr_debug("Waiting for send to finish...\n");
 554         send_status = safe_apic_wait_icr_idle();
 555
 556         mb();
 557         atomic_set(&init_deasserted, 1);
 558
 559         /*
 560          * Should we send STARTUP IPIs ?
 561          *
 562          * Determine this based on the APIC version.
 563          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 564          */
 565         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 566                 num_starts = 2;
 567         else
 568                 num_starts = 0;
 569
 570         /*
 571          * Paravirt / VMI wants a startup IPI hook here to set up the
 572          * target processor state.
 573          */
 574         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 575                          stack_start);
 576
 577         /*
 578          * Run STARTUP IPI loop.
 579          */
 580         pr_debug("#startup loops: %d.\n", num_starts);
 581
 582         for (j = 1; j <= num_starts; j++) {
 583                 pr_debug("Sending STARTUP #%d.\n", j);
 584                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 585                         apic_write(APIC_ESR, 0);
 586                 apic_read(APIC_ESR);
 587                 pr_debug("After apic_write.\n");
 588
 589                 /*
 590                  * STARTUP IPI
 591                  */
 592
 593                 /* Target chip */
 594                 /* Boot on the stack */
 595                 /* Kick the second */
 596                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 597                                phys_apicid);
 598
 599                 /*
 600                  * Give the other CPU some time to accept the IPI.
 601                  */
 602                 udelay(300);
 603
 604                 pr_debug("Startup point 1.\n");
 605
 606                 pr_debug("Waiting for send to finish...\n");
 607                 send_status = safe_apic_wait_icr_idle();
 608
 609                 /*
 610                  * Give the other CPU some time to accept the IPI.
 611                  */
 612                 udelay(200);
 613                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 614                         apic_write(APIC_ESR, 0);
 615                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 616                 if (send_status || accept_status)
 617                         break;
 618         }
 619         pr_debug("After Startup.\n");
 620
 621         if (send_status)
 622                 printk(KERN_ERR "APIC never delivered???\n");
 623         if (accept_status)
 624                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 625
 626         return (send_status | accept_status);
 627 }
 628
 629 /* reduce the number of lines printed when booting a large cpu count system */
 630 static void __cpuinit announce_cpu(int cpu, int apicid)
 631 {
 632         static int current_node = -1;
 633         int node = early_cpu_to_node(cpu);
 634
 635         if (system_state == SYSTEM_BOOTING) {
 636                 if (node != current_node) {
 637                         if (current_node > (-1))
 638                                 pr_cont(" Ok.\n");
 639                         current_node = node;
 640                         pr_info("Booting Node %3d, Processors ", node);
 641                 }
 642                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 643                 return;
 644         } else
 645                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 646                         node, cpu, apicid);
 647 }
 648
 649 /*
 650  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 651  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 652  * Returns zero if CPU booted OK, else error code from
 653  * ->wakeup_secondary_cpu.
 654  */
 655 static int __cpuinit do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 656 {
 657         volatile u32 *trampoline_status =
 658                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 659         /* start_ip had better be page-aligned! */
 660         unsigned long start_ip = real_mode_header->trampoline_start;
 661
 662         unsigned long boot_error = 0;
 663         int timeout;
 664
 665         alternatives_smp_switch(1);
 666
 667         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 668                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 669         per_cpu(current_task, cpu) = idle;
 670
 671 #ifdef CONFIG_X86_32
 672         /* Stack for startup_32 can be just as for start_secondary onwards */
 673         irq_ctx_init(cpu);
 674 #else
 675         clear_tsk_thread_flag(idle, TIF_FORK);
 676         initial_gs = per_cpu_offset(cpu);
 677         per_cpu(kernel_stack, cpu) =
 678                 (unsigned long)task_stack_page(idle) -
 679                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 680 #endif
 681         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 682         initial_code = (unsigned long)start_secondary;
 683         stack_start  = idle->thread.sp;
 684
 685         /* So we see what's up */
 686         announce_cpu(cpu, apicid);
 687
 688         /*
 689          * This grunge runs the startup process for
 690          * the targeted processor.
 691          */
 692
 693         atomic_set(&init_deasserted, 0);
 694
 695         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 696
 697                 pr_debug("Setting warm reset code and vector.\n");
 698
 699                 smpboot_setup_warm_reset_vector(start_ip);
 700                 /*
 701                  * Be paranoid about clearing APIC errors.
 702                 */
 703                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 704                         apic_write(APIC_ESR, 0);
 705                         apic_read(APIC_ESR);
 706                 }
 707         }
 708
 709         /*
 710          * Kick the secondary CPU. Use the method in the APIC driver
 711          * if it's defined - or use an INIT boot APIC message otherwise:
 712          */
 713         if (apic->wakeup_secondary_cpu)
 714                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 715         else
 716                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 717
 718         if (!boot_error) {
 719                 /*
 720                  * allow APs to start initializing.
 721                  */
 722                 pr_debug("Before Callout %d.\n", cpu);
 723                 cpumask_set_cpu(cpu, cpu_callout_mask);
 724                 pr_debug("After Callout %d.\n", cpu);
 725
 726                 /*
 727                  * Wait 5s total for a response
 728                  */
 729                 for (timeout = 0; timeout < 50000; timeout++) {
 730                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 731                                 break;  /* It has booted */
 732                         udelay(100);
 733                         /*
 734                          * Allow other tasks to run while we wait for the
 735                          * AP to come online. This also gives a chance
 736                          * for the MTRR work(triggered by the AP coming online)
 737                          * to be completed in the stop machine context.
 738                          */
 739                         schedule();
 740                 }
 741
 742                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 743                         print_cpu_msr(&cpu_data(cpu));
 744                         pr_debug("CPU%d: has booted.\n", cpu);
 745                 } else {
 746                         boot_error = 1;
 747                         if (*trampoline_status == 0xA5A5A5A5)
 748                                 /* trampoline started but...? */
 749                                 pr_err("CPU%d: Stuck ??\n", cpu);
 750                         else
 751                                 /* trampoline code not run */
 752                                 pr_err("CPU%d: Not responding.\n", cpu);
 753                         if (apic->inquire_remote_apic)
 754                                 apic->inquire_remote_apic(apicid);
 755                 }
 756         }
 757
 758         if (boot_error) {
 759                 /* Try to put things back the way they were before ... */
 760                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 761
 762                 /* was set by do_boot_cpu() */
 763                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 764
 765                 /* was set by cpu_init() */
 766                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 767
 768                 set_cpu_present(cpu, false);
 769                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 770         }
 771
 772         /* mark "stuck" area as not stuck */
 773         *trampoline_status = 0;
 774
 775         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 776                 /*
 777                  * Cleanup possible dangling ends...
 778                  */
 779                 smpboot_restore_warm_reset_vector();
 780         }
 781         return boot_error;
 782 }
 783
 784 int __cpuinit native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 785 {
 786         int apicid = apic->cpu_present_to_apicid(cpu);
 787         unsigned long flags;
 788         int err;
 789
 790         WARN_ON(irqs_disabled());
 791
 792         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 793
 794         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 795             !physid_isset(apicid, phys_cpu_present_map) ||
 796             !apic->apic_id_valid(apicid)) {
 797                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 798                 return -EINVAL;
 799         }
 800
 801         /*
 802          * Already booted CPU?
 803          */
 804         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 805                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 806                 return -ENOSYS;
 807         }
 808
 809         /*
 810          * Save current MTRR state in case it was changed since early boot
 811          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 812          */
 813         mtrr_save_state();
 814
 815         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 816
 817         err = do_boot_cpu(apicid, cpu, tidle);
 818         if (err) {
 819                 pr_debug("do_boot_cpu failed %d\n", err);
 820                 return -EIO;
 821         }
 822
 823         /*
 824          * Check TSC synchronization with the AP (keep irqs disabled
 825          * while doing so):
 826          */
 827         local_irq_save(flags);
 828         check_tsc_sync_source(cpu);
 829         local_irq_restore(flags);
 830
 831         while (!cpu_online(cpu)) {
 832                 cpu_relax();
 833                 touch_nmi_watchdog();
 834         }
 835
 836         return 0;
 837 }
 838
 839 /**
 840  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 841  */
 842 void arch_disable_smp_support(void)
 843 {
 844         disable_ioapic_support();
 845 }
 846
 847 /*
 848  * Fall back to non SMP mode after errors.
 849  *
 850  * RED-PEN audit/test this more. I bet there is more state messed up here.
 851  */
 852 static __init void disable_smp(void)
 853 {
 854         init_cpu_present(cpumask_of(0));
 855         init_cpu_possible(cpumask_of(0));
 856         smpboot_clear_io_apic_irqs();
 857
 858         if (smp_found_config)
 859                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 860         else
 861                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 862         cpumask_set_cpu(0, cpu_sibling_mask(0));
 863         cpumask_set_cpu(0, cpu_core_mask(0));
 864 }
 865
 866 /*
 867  * Various sanity checks.
 868  */
 869 static int __init smp_sanity_check(unsigned max_cpus)
 870 {
 871         preempt_disable();
 872
 873 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 874         if (def_to_bigsmp && nr_cpu_ids > 8) {
 875                 unsigned int cpu;
 876                 unsigned nr;
 877
 878                 printk(KERN_WARNING
 879                        "More than 8 CPUs detected - skipping them.\n"
 880                        "Use CONFIG_X86_BIGSMP.\n");
 881
 882                 nr = 0;
 883                 for_each_present_cpu(cpu) {
 884                         if (nr >= 8)
 885                                 set_cpu_present(cpu, false);
 886                         nr++;
 887                 }
 888
 889                 nr = 0;
 890                 for_each_possible_cpu(cpu) {
 891                         if (nr >= 8)
 892                                 set_cpu_possible(cpu, false);
 893                         nr++;
 894                 }
 895
 896                 nr_cpu_ids = 8;
 897         }
 898 #endif
 899
 900         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 901                 printk(KERN_WARNING
 902                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 903                         hard_smp_processor_id());
 904
 905                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 906         }
 907
 908         /*
 909          * If we couldn't find an SMP configuration at boot time,
 910          * get out of here now!
 911          */
 912         if (!smp_found_config && !acpi_lapic) {
 913                 preempt_enable();
 914                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 915                 disable_smp();
 916                 if (APIC_init_uniprocessor())
 917                         printk(KERN_NOTICE "Local APIC not detected."
 918                                            " Using dummy APIC emulation.\n");
 919                 return -1;
 920         }
 921
 922         /*
 923          * Should not be necessary because the MP table should list the boot
 924          * CPU too, but we do it for the sake of robustness anyway.
 925          */
 926         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 927                 printk(KERN_NOTICE
 928                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 929                         boot_cpu_physical_apicid);
 930                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 931         }
 932         preempt_enable();
 933
 934         /*
 935          * If we couldn't find a local APIC, then get out of here now!
 936          */
 937         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 938             !cpu_has_apic) {
 939                 if (!disable_apic) {
 940                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 941                                 boot_cpu_physical_apicid);
 942                         pr_err("... forcing use of dummy APIC emulation."
 943                                 "(tell your hw vendor)\n");
 944                 }
 945                 smpboot_clear_io_apic();
 946                 disable_ioapic_support();
 947                 return -1;
 948         }
 949
 950         verify_local_APIC();
 951
 952         /*
 953          * If SMP should be disabled, then really disable it!
 954          */
 955         if (!max_cpus) {
 956                 printk(KERN_INFO "SMP mode deactivated.\n");
 957                 smpboot_clear_io_apic();
 958
 959                 connect_bsp_APIC();
 960                 setup_local_APIC();
 961                 bsp_end_local_APIC_setup();
 962                 return -1;
 963         }
 964
 965         return 0;
 966 }
 967
 968 static void __init smp_cpu_index_default(void)
 969 {
 970         int i;
 971         struct cpuinfo_x86 *c;
 972
 973         for_each_possible_cpu(i) {
 974                 c = &cpu_data(i);
 975                 /* mark all to hotplug */
 976                 c->cpu_index = nr_cpu_ids;
 977         }
 978 }
 979
 980 /*
 981  * Prepare for SMP bootup.  The MP table or ACPI has been read
 982  * earlier.  Just do some sanity checking here and enable APIC mode.
 983  */
 984 void __init native_smp_prepare_cpus(unsigned int max_cpus)
 985 {
 986         unsigned int i;
 987
 988         preempt_disable();
 989         smp_cpu_index_default();
 990
 991         /*
 992          * Setup boot CPU information
 993          */
 994         smp_store_cpu_info(0); /* Final full version of the data */
 995         cpumask_copy(cpu_callin_mask, cpumask_of(0));
 996         mb();
 997
 998         current_thread_info()->cpu = 0;  /* needed? */
 999         for_each_possible_cpu(i) {
1000                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1001                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1002                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1003         }
1004         set_cpu_sibling_map(0);
1005
1006
1007         if (smp_sanity_check(max_cpus) < 0) {
1008                 printk(KERN_INFO "SMP disabled\n");
1009                 disable_smp();
1010                 goto out;
1011         }
1012
1013         default_setup_apic_routing();
1014
1015         preempt_disable();
1016         if (read_apic_id() != boot_cpu_physical_apicid) {
1017                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1018                      read_apic_id(), boot_cpu_physical_apicid);
1019                 /* Or can we switch back to PIC here? */
1020         }
1021         preempt_enable();
1022
1023         connect_bsp_APIC();
1024
1025         /*
1026          * Switch from PIC to APIC mode.
1027          */
1028         setup_local_APIC();
1029
1030         /*
1031          * Enable IO APIC before setting up error vector
1032          */
1033         if (!skip_ioapic_setup && nr_ioapics)
1034                 enable_IO_APIC();
1035
1036         bsp_end_local_APIC_setup();
1037
1038         if (apic->setup_portio_remap)
1039                 apic->setup_portio_remap();
1040
1041         smpboot_setup_io_apic();
1042         /*
1043          * Set up local APIC timer on boot CPU.
1044          */
1045
1046         printk(KERN_INFO "CPU%d: ", 0);
1047         print_cpu_info(&cpu_data(0));
1048         x86_init.timers.setup_percpu_clockev();
1049
1050         if (is_uv_system())
1051                 uv_system_init();
1052
1053         set_mtrr_aps_delayed_init();
1054 out:
1055         preempt_enable();
1056 }
1057
1058 void arch_disable_nonboot_cpus_begin(void)
1059 {
1060         /*
1061          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1062          * In the suspend path, we will be back in the SMP mode shortly anyways.
1063          */
1064         skip_smp_alternatives = true;
1065 }
1066
1067 void arch_disable_nonboot_cpus_end(void)
1068 {
1069         skip_smp_alternatives = false;
1070 }
1071
1072 void arch_enable_nonboot_cpus_begin(void)
1073 {
1074         set_mtrr_aps_delayed_init();
1075 }
1076
1077 void arch_enable_nonboot_cpus_end(void)
1078 {
1079         mtrr_aps_init();
1080 }
1081
1082 /*
1083  * Early setup to make printk work.
1084  */
1085 void __init native_smp_prepare_boot_cpu(void)
1086 {
1087         int me = smp_processor_id();
1088         switch_to_new_gdt(me);
1089         /* already set me in cpu_online_mask in boot_cpu_init() */
1090         cpumask_set_cpu(me, cpu_callout_mask);
1091         per_cpu(cpu_state, me) = CPU_ONLINE;
1092 }
1093
1094 void __init native_smp_cpus_done(unsigned int max_cpus)
1095 {
1096         pr_debug("Boot done.\n");
1097
1098         nmi_selftest();
1099         impress_friends();
1100 #ifdef CONFIG_X86_IO_APIC
1101         setup_ioapic_dest();
1102 #endif
1103         mtrr_aps_init();
1104 }
1105
1106 static int __initdata setup_possible_cpus = -1;
1107 static int __init _setup_possible_cpus(char *str)
1108 {
1109         get_option(&str, &setup_possible_cpus);
1110         return 0;
1111 }
1112 early_param("possible_cpus", _setup_possible_cpus);
1113
1114
1115 /*
1116  * cpu_possible_mask should be static, it cannot change as cpu's
1117  * are onlined, or offlined. The reason is per-cpu data-structures
1118  * are allocated by some modules at init time, and dont expect to
1119  * do this dynamically on cpu arrival/departure.
1120  * cpu_present_mask on the other hand can change dynamically.
1121  * In case when cpu_hotplug is not compiled, then we resort to current
1122  * behaviour, which is cpu_possible == cpu_present.
1123  * - Ashok Raj
1124  *
1125  * Three ways to find out the number of additional hotplug CPUs:
1126  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1127  * - The user can overwrite it with possible_cpus=NUM
1128  * - Otherwise don't reserve additional CPUs.
1129  * We do this because additional CPUs waste a lot of memory.
1130  * -AK
1131  */
1132 __init void prefill_possible_map(void)
1133 {
1134         int i, possible;
1135
1136         /* no processor from mptable or madt */
1137         if (!num_processors)
1138                 num_processors = 1;
1139
1140         i = setup_max_cpus ?: 1;
1141         if (setup_possible_cpus == -1) {
1142                 possible = num_processors;
1143 #ifdef CONFIG_HOTPLUG_CPU
1144                 if (setup_max_cpus)
1145                         possible += disabled_cpus;
1146 #else
1147                 if (possible > i)
1148                         possible = i;
1149 #endif
1150         } else
1151                 possible = setup_possible_cpus;
1152
1153         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1154
1155         /* nr_cpu_ids could be reduced via nr_cpus= */
1156         if (possible > nr_cpu_ids) {
1157                 printk(KERN_WARNING
1158                         "%d Processors exceeds NR_CPUS limit of %d\n",
1159                         possible, nr_cpu_ids);
1160                 possible = nr_cpu_ids;
1161         }
1162
1163 #ifdef CONFIG_HOTPLUG_CPU
1164         if (!setup_max_cpus)
1165 #endif
1166         if (possible > i) {
1167                 printk(KERN_WARNING
1168                         "%d Processors exceeds max_cpus limit of %u\n",
1169                         possible, setup_max_cpus);
1170                 possible = i;
1171         }
1172
1173         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1174                 possible, max_t(int, possible - num_processors, 0));
1175
1176         for (i = 0; i < possible; i++)
1177                 set_cpu_possible(i, true);
1178         for (; i < NR_CPUS; i++)
1179                 set_cpu_possible(i, false);
1180
1181         nr_cpu_ids = possible;
1182 }
1183
1184 #ifdef CONFIG_HOTPLUG_CPU
1185
1186 static void remove_siblinginfo(int cpu)
1187 {
1188         int sibling;
1189         struct cpuinfo_x86 *c = &cpu_data(cpu);
1190
1191         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1192                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1193                 /*/
1194                  * last thread sibling in this cpu core going down
1195                  */
1196                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1197                         cpu_data(sibling).booted_cores--;
1198         }
1199
1200         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1201                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1202         cpumask_clear(cpu_sibling_mask(cpu));
1203         cpumask_clear(cpu_core_mask(cpu));
1204         c->phys_proc_id = 0;
1205         c->cpu_core_id = 0;
1206         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1207 }
1208
1209 static void __ref remove_cpu_from_maps(int cpu)
1210 {
1211         set_cpu_online(cpu, false);
1212         cpumask_clear_cpu(cpu, cpu_callout_mask);
1213         cpumask_clear_cpu(cpu, cpu_callin_mask);
1214         /* was set by cpu_init() */
1215         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1216         numa_remove_cpu(cpu);
1217 }
1218
1219 void cpu_disable_common(void)
1220 {
1221         int cpu = smp_processor_id();
1222
1223         remove_siblinginfo(cpu);
1224
1225         /* It's now safe to remove this processor from the online map */
1226         lock_vector_lock();
1227         remove_cpu_from_maps(cpu);
1228         unlock_vector_lock();
1229         fixup_irqs();
1230 }
1231
1232 int native_cpu_disable(void)
1233 {
1234         int cpu = smp_processor_id();
1235
1236         /*
1237          * Perhaps use cpufreq to drop frequency, but that could go
1238          * into generic code.
1239          *
1240          * We won't take down the boot processor on i386 due to some
1241          * interrupts only being able to be serviced by the BSP.
1242          * Especially so if we're not using an IOAPIC   -zwane
1243          */
1244         if (cpu == 0)
1245                 return -EBUSY;
1246
1247         clear_local_APIC();
1248
1249         cpu_disable_common();
1250         return 0;
1251 }
1252
1253 void native_cpu_die(unsigned int cpu)
1254 {
1255         /* We don't do anything here: idle task is faking death itself. */
1256         unsigned int i;
1257
1258         for (i = 0; i < 10; i++) {
1259                 /* They ack this in play_dead by setting CPU_DEAD */
1260                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1261                         if (system_state == SYSTEM_RUNNING)
1262                                 pr_info("CPU %u is now offline\n", cpu);
1263
1264                         if (1 == num_online_cpus())
1265                                 alternatives_smp_switch(0);
1266                         return;
1267                 }
1268                 msleep(100);
1269         }
1270         pr_err("CPU %u didn't die...\n", cpu);
1271 }
1272
1273 void play_dead_common(void)
1274 {
1275         idle_task_exit();
1276         reset_lazy_tlbstate();
1277         amd_e400_remove_cpu(raw_smp_processor_id());
1278
1279         mb();
1280         /* Ack it */
1281         __this_cpu_write(cpu_state, CPU_DEAD);
1282
1283         /*
1284          * With physical CPU hotplug, we should halt the cpu
1285          */
1286         local_irq_disable();
1287 }
1288
1289 /*
1290  * We need to flush the caches before going to sleep, lest we have
1291  * dirty data in our caches when we come back up.
1292  */
1293 static inline void mwait_play_dead(void)
1294 {
1295         unsigned int eax, ebx, ecx, edx;
1296         unsigned int highest_cstate = 0;
1297         unsigned int highest_subcstate = 0;
1298         int i;
1299         void *mwait_ptr;
1300         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1301
1302         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1303                 return;
1304         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1305                 return;
1306         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1307                 return;
1308
1309         eax = CPUID_MWAIT_LEAF;
1310         ecx = 0;
1311         native_cpuid(&eax, &ebx, &ecx, &edx);
1312
1313         /*
1314          * eax will be 0 if EDX enumeration is not valid.
1315          * Initialized below to cstate, sub_cstate value when EDX is valid.
1316          */
1317         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1318                 eax = 0;
1319         } else {
1320                 edx >>= MWAIT_SUBSTATE_SIZE;
1321                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1322                         if (edx & MWAIT_SUBSTATE_MASK) {
1323                                 highest_cstate = i;
1324                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1325                         }
1326                 }
1327                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1328                         (highest_subcstate - 1);
1329         }
1330
1331         /*
1332          * This should be a memory location in a cache line which is
1333          * unlikely to be touched by other processors.  The actual
1334          * content is immaterial as it is not actually modified in any way.
1335          */
1336         mwait_ptr = &current_thread_info()->flags;
1337
1338         wbinvd();
1339
1340         while (1) {
1341                 /*
1342                  * The CLFLUSH is a workaround for erratum AAI65 for
1343                  * the Xeon 7400 series.  It's not clear it is actually
1344                  * needed, but it should be harmless in either case.
1345                  * The WBINVD is insufficient due to the spurious-wakeup
1346                  * case where we return around the loop.
1347                  */
1348                 clflush(mwait_ptr);
1349                 __monitor(mwait_ptr, 0, 0);
1350                 mb();
1351                 __mwait(eax, 0);
1352         }
1353 }
1354
1355 static inline void hlt_play_dead(void)
1356 {
1357         if (__this_cpu_read(cpu_info.x86) >= 4)
1358                 wbinvd();
1359
1360         while (1) {
1361                 native_halt();
1362         }
1363 }
1364
1365 void native_play_dead(void)
1366 {
1367         play_dead_common();
1368         tboot_shutdown(TB_SHUTDOWN_WFS);
1369
1370         mwait_play_dead();      /* Only returns on failure */
1371         if (cpuidle_play_dead())
1372                 hlt_play_dead();
1373 }
1374
1375 #else /* ... !CONFIG_HOTPLUG_CPU */
1376 int native_cpu_disable(void)
1377 {
1378         return -ENOSYS;
1379 }
1380
1381 void native_cpu_die(unsigned int cpu)
1382 {
1383         /* We said "no" in __cpu_disable */
1384         BUG();
1385 }
1386
1387 void native_play_dead(void)
1388 {
1389         BUG();
1390 }
1391
1392 #endif