arch/x86/kernel/smpboot.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2  /*
   3  *      x86 SMP booting functions
   4  *
   5  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   6  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   7  *      Copyright 2001 Andi Kleen, SuSE Labs.
   8  *
   9  *      Much of the core SMP work is based on previous work by Thomas Radke, to
  10  *      whom a great many thanks are extended.
  11  *
  12  *      Thanks to Intel for making available several different Pentium,
  13  *      Pentium Pro and Pentium-II/Xeon MP machines.
  14  *      Original development of Linux SMP code supported by Caldera.
  15  *
  16  *      Fixes
  17  *              Felix Koop      :       NR_CPUS used properly
  18  *              Jose Renau      :       Handle single CPU case.
  19  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  20  *              Greg Wright     :       Fix for kernel stacks panic.
  21  *              Erich Boleyn    :       MP v1.4 and additional changes.
  22  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  23  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  24  *      Michael Chastain        :       Change trampoline.S to gnu as.
  25  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  26  *              Ingo Molnar     :       Added APIC timers, based on code
  27  *                                      from Jose Renau
  28  *              Ingo Molnar     :       various cleanups and rewrites
  29  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  30  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  31  *      Andi Kleen              :       Changed for SMP boot into long mode.
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  35  *      Andi Kleen              :       Converted to new state machine.
  36  *      Ashok Raj               :       CPU hotplug support
  37  *      Glauber Costa           :       i386 and x86_64 integration
  38  */
  39
  40 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/export.h>
  45 #include <linux/sched.h>
  46 #include <linux/sched/topology.h>
  47 #include <linux/sched/hotplug.h>
  48 #include <linux/sched/task_stack.h>
  49 #include <linux/percpu.h>
  50 #include <linux/memblock.h>
  51 #include <linux/err.h>
  52 #include <linux/nmi.h>
  53 #include <linux/tboot.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56 #include <linux/numa.h>
  57 #include <linux/pgtable.h>
  58 #include <linux/overflow.h>
  59 #include <linux/syscore_ops.h>
  60
  61 #include <asm/acpi.h>
  62 #include <asm/desc.h>
  63 #include <asm/nmi.h>
  64 #include <asm/irq.h>
  65 #include <asm/realmode.h>
  66 #include <asm/cpu.h>
  67 #include <asm/numa.h>
  68 #include <asm/tlbflush.h>
  69 #include <asm/mtrr.h>
  70 #include <asm/mwait.h>
  71 #include <asm/apic.h>
  72 #include <asm/io_apic.h>
  73 #include <asm/fpu/internal.h>
  74 #include <asm/setup.h>
  75 #include <asm/uv/uv.h>
  76 #include <linux/mc146818rtc.h>
  77 #include <asm/i8259.h>
  78 #include <asm/misc.h>
  79 #include <asm/qspinlock.h>
  80 #include <asm/intel-family.h>
  81 #include <asm/cpu_device_id.h>
  82 #include <asm/spec-ctrl.h>
  83 #include <asm/hw_irq.h>
  84 #include <asm/stackprotector.h>
  85
  86 #ifdef CONFIG_ACPI_CPPC_LIB
  87 #include <acpi/cppc_acpi.h>
  88 #endif
  89
  90 /* representing HT siblings of each logical CPU */
  91 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  92 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  93
  94 /* representing HT and core siblings of each logical CPU */
  95 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  96 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  97
  98 /* representing HT, core, and die siblings of each logical CPU */
  99 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_die_map);
 100 EXPORT_PER_CPU_SYMBOL(cpu_die_map);
 101
 102 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
 103
 104 /* Per CPU bogomips and other parameters */
 105 DEFINE_PER_CPU_READ_MOSTLY(struct cpuinfo_x86, cpu_info);
 106 EXPORT_PER_CPU_SYMBOL(cpu_info);
 107
 108 /* Logical package management. We might want to allocate that dynamically */
 109 unsigned int __max_logical_packages __read_mostly;
 110 EXPORT_SYMBOL(__max_logical_packages);
 111 static unsigned int logical_packages __read_mostly;
 112 static unsigned int logical_die __read_mostly;
 113
 114 /* Maximum number of SMT threads on any online core */
 115 int __read_mostly __max_smt_threads = 1;
 116
 117 /* Flag to indicate if a complete sched domain rebuild is required */
 118 bool x86_topology_update;
 119
 120 int arch_update_cpu_topology(void)
 121 {
 122         int retval = x86_topology_update;
 123
 124         x86_topology_update = false;
 125         return retval;
 126 }
 127
 128 static inline void smpboot_setup_warm_reset_vector(unsigned long start_eip)
 129 {
 130         unsigned long flags;
 131
 132         spin_lock_irqsave(&rtc_lock, flags);
 133         CMOS_WRITE(0xa, 0xf);
 134         spin_unlock_irqrestore(&rtc_lock, flags);
 135         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_HIGH)) =
 136                                                         start_eip >> 4;
 137         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) =
 138                                                         start_eip & 0xf;
 139 }
 140
 141 static inline void smpboot_restore_warm_reset_vector(void)
 142 {
 143         unsigned long flags;
 144
 145         /*
 146          * Paranoid:  Set warm reset code and vector here back
 147          * to default values.
 148          */
 149         spin_lock_irqsave(&rtc_lock, flags);
 150         CMOS_WRITE(0, 0xf);
 151         spin_unlock_irqrestore(&rtc_lock, flags);
 152
 153         *((volatile u32 *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) = 0;
 154 }
 155
 156 static void init_freq_invariance(bool secondary, bool cppc_ready);
 157
 158 /*
 159  * Report back to the Boot Processor during boot time or to the caller processor
 160  * during CPU online.
 161  */
 162 static void smp_callin(void)
 163 {
 164         int cpuid;
 165
 166         /*
 167          * If waken up by an INIT in an 82489DX configuration
 168          * cpu_callout_mask guarantees we don't get here before
 169          * an INIT_deassert IPI reaches our local APIC, so it is
 170          * now safe to touch our local APIC.
 171          */
 172         cpuid = smp_processor_id();
 173
 174         /*
 175          * the boot CPU has finished the init stage and is spinning
 176          * on callin_map until we finish. We are free to set up this
 177          * CPU, first the APIC. (this is probably redundant on most
 178          * boards)
 179          */
 180         apic_ap_setup();
 181
 182         /*
 183          * Save our processor parameters. Note: this information
 184          * is needed for clock calibration.
 185          */
 186         smp_store_cpu_info(cpuid);
 187
 188         /*
 189          * The topology information must be up to date before
 190          * calibrate_delay() and notify_cpu_starting().
 191          */
 192         set_cpu_sibling_map(raw_smp_processor_id());
 193
 194         init_freq_invariance(true, false);
 195
 196         /*
 197          * Get our bogomips.
 198          * Update loops_per_jiffy in cpu_data. Previous call to
 199          * smp_store_cpu_info() stored a value that is close but not as
 200          * accurate as the value just calculated.
 201          */
 202         calibrate_delay();
 203         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 204         pr_debug("Stack at about %p\n", &cpuid);
 205
 206         wmb();
 207
 208         notify_cpu_starting(cpuid);
 209
 210         /*
 211          * Allow the master to continue.
 212          */
 213         cpumask_set_cpu(cpuid, cpu_callin_mask);
 214 }
 215
 216 static int cpu0_logical_apicid;
 217 static int enable_start_cpu0;
 218 /*
 219  * Activate a secondary processor.
 220  */
 221 static void notrace start_secondary(void *unused)
 222 {
 223         /*
 224          * Don't put *anything* except direct CPU state initialization
 225          * before cpu_init(), SMP booting is too fragile that we want to
 226          * limit the things done here to the most necessary things.
 227          */
 228         cr4_init();
 229
 230 #ifdef CONFIG_X86_32
 231         /* switch away from the initial page table */
 232         load_cr3(swapper_pg_dir);
 233         __flush_tlb_all();
 234 #endif
 235         cpu_init_exception_handling();
 236         cpu_init();
 237         rcu_cpu_starting(raw_smp_processor_id());
 238         x86_cpuinit.early_percpu_clock_init();
 239         smp_callin();
 240
 241         enable_start_cpu0 = 0;
 242
 243         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 244         barrier();
 245         /*
 246          * Check TSC synchronization with the boot CPU:
 247          */
 248         check_tsc_sync_target();
 249
 250         speculative_store_bypass_ht_init();
 251
 252         /*
 253          * Lock vector_lock, set CPU online and bring the vector
 254          * allocator online. Online must be set with vector_lock held
 255          * to prevent a concurrent irq setup/teardown from seeing a
 256          * half valid vector space.
 257          */
 258         lock_vector_lock();
 259         set_cpu_online(smp_processor_id(), true);
 260         lapic_online();
 261         unlock_vector_lock();
 262         cpu_set_state_online(smp_processor_id());
 263         x86_platform.nmi_init();
 264
 265         /* enable local interrupts */
 266         local_irq_enable();
 267
 268         x86_cpuinit.setup_percpu_clockev();
 269
 270         wmb();
 271         cpu_startup_entry(CPUHP_AP_ONLINE_IDLE);
 272 }
 273
 274 /**
 275  * topology_is_primary_thread - Check whether CPU is the primary SMT thread
 276  * @cpu:        CPU to check
 277  */
 278 bool topology_is_primary_thread(unsigned int cpu)
 279 {
 280         return apic_id_is_primary_thread(per_cpu(x86_cpu_to_apicid, cpu));
 281 }
 282
 283 /**
 284  * topology_smt_supported - Check whether SMT is supported by the CPUs
 285  */
 286 bool topology_smt_supported(void)
 287 {
 288         return smp_num_siblings > 1;
 289 }
 290
 291 /**
 292  * topology_phys_to_logical_pkg - Map a physical package id to a logical
 293  *
 294  * Returns logical package id or -1 if not found
 295  */
 296 int topology_phys_to_logical_pkg(unsigned int phys_pkg)
 297 {
 298         int cpu;
 299
 300         for_each_possible_cpu(cpu) {
 301                 struct cpuinfo_x86 *c = &cpu_data(cpu);
 302
 303                 if (c->initialized && c->phys_proc_id == phys_pkg)
 304                         return c->logical_proc_id;
 305         }
 306         return -1;
 307 }
 308 EXPORT_SYMBOL(topology_phys_to_logical_pkg);
 309 /**
 310  * topology_phys_to_logical_die - Map a physical die id to logical
 311  *
 312  * Returns logical die id or -1 if not found
 313  */
 314 int topology_phys_to_logical_die(unsigned int die_id, unsigned int cur_cpu)
 315 {
 316         int cpu;
 317         int proc_id = cpu_data(cur_cpu).phys_proc_id;
 318
 319         for_each_possible_cpu(cpu) {
 320                 struct cpuinfo_x86 *c = &cpu_data(cpu);
 321
 322                 if (c->initialized && c->cpu_die_id == die_id &&
 323                     c->phys_proc_id == proc_id)
 324                         return c->logical_die_id;
 325         }
 326         return -1;
 327 }
 328 EXPORT_SYMBOL(topology_phys_to_logical_die);
 329
 330 /**
 331  * topology_update_package_map - Update the physical to logical package map
 332  * @pkg:        The physical package id as retrieved via CPUID
 333  * @cpu:        The cpu for which this is updated
 334  */
 335 int topology_update_package_map(unsigned int pkg, unsigned int cpu)
 336 {
 337         int new;
 338
 339         /* Already available somewhere? */
 340         new = topology_phys_to_logical_pkg(pkg);
 341         if (new >= 0)
 342                 goto found;
 343
 344         new = logical_packages++;
 345         if (new != pkg) {
 346                 pr_info("CPU %u Converting physical %u to logical package %u\n",
 347                         cpu, pkg, new);
 348         }
 349 found:
 350         cpu_data(cpu).logical_proc_id = new;
 351         return 0;
 352 }
 353 /**
 354  * topology_update_die_map - Update the physical to logical die map
 355  * @die:        The die id as retrieved via CPUID
 356  * @cpu:        The cpu for which this is updated
 357  */
 358 int topology_update_die_map(unsigned int die, unsigned int cpu)
 359 {
 360         int new;
 361
 362         /* Already available somewhere? */
 363         new = topology_phys_to_logical_die(die, cpu);
 364         if (new >= 0)
 365                 goto found;
 366
 367         new = logical_die++;
 368         if (new != die) {
 369                 pr_info("CPU %u Converting physical %u to logical die %u\n",
 370                         cpu, die, new);
 371         }
 372 found:
 373         cpu_data(cpu).logical_die_id = new;
 374         return 0;
 375 }
 376
 377 void __init smp_store_boot_cpu_info(void)
 378 {
 379         int id = 0; /* CPU 0 */
 380         struct cpuinfo_x86 *c = &cpu_data(id);
 381
 382         *c = boot_cpu_data;
 383         c->cpu_index = id;
 384         topology_update_package_map(c->phys_proc_id, id);
 385         topology_update_die_map(c->cpu_die_id, id);
 386         c->initialized = true;
 387 }
 388
 389 /*
 390  * The bootstrap kernel entry code has set these up. Save them for
 391  * a given CPU
 392  */
 393 void smp_store_cpu_info(int id)
 394 {
 395         struct cpuinfo_x86 *c = &cpu_data(id);
 396
 397         /* Copy boot_cpu_data only on the first bringup */
 398         if (!c->initialized)
 399                 *c = boot_cpu_data;
 400         c->cpu_index = id;
 401         /*
 402          * During boot time, CPU0 has this setup already. Save the info when
 403          * bringing up AP or offlined CPU0.
 404          */
 405         identify_secondary_cpu(c);
 406         c->initialized = true;
 407 }
 408
 409 static bool
 410 topology_same_node(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 411 {
 412         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 413
 414         return (cpu_to_node(cpu1) == cpu_to_node(cpu2));
 415 }
 416
 417 static bool
 418 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 419 {
 420         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 421
 422         return !WARN_ONCE(!topology_same_node(c, o),
 423                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 424                 "[node: %d != %d]. Ignoring dependency.\n",
 425                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 426 }
 427
 428 #define link_mask(mfunc, c1, c2)                                        \
 429 do {                                                                    \
 430         cpumask_set_cpu((c1), mfunc(c2));                               \
 431         cpumask_set_cpu((c2), mfunc(c1));                               \
 432 } while (0)
 433
 434 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 435 {
 436         if (boot_cpu_has(X86_FEATURE_TOPOEXT)) {
 437                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 438
 439                 if (c->phys_proc_id == o->phys_proc_id &&
 440                     c->cpu_die_id == o->cpu_die_id &&
 441                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2)) {
 442                         if (c->cpu_core_id == o->cpu_core_id)
 443                                 return topology_sane(c, o, "smt");
 444
 445                         if ((c->cu_id != 0xff) &&
 446                             (o->cu_id != 0xff) &&
 447                             (c->cu_id == o->cu_id))
 448                                 return topology_sane(c, o, "smt");
 449                 }
 450
 451         } else if (c->phys_proc_id == o->phys_proc_id &&
 452                    c->cpu_die_id == o->cpu_die_id &&
 453                    c->cpu_core_id == o->cpu_core_id) {
 454                 return topology_sane(c, o, "smt");
 455         }
 456
 457         return false;
 458 }
 459
 460 static bool match_die(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 461 {
 462         if (c->phys_proc_id == o->phys_proc_id &&
 463             c->cpu_die_id == o->cpu_die_id)
 464                 return true;
 465         return false;
 466 }
 467
 468 /*
 469  * Unlike the other levels, we do not enforce keeping a
 470  * multicore group inside a NUMA node.  If this happens, we will
 471  * discard the MC level of the topology later.
 472  */
 473 static bool match_pkg(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 474 {
 475         if (c->phys_proc_id == o->phys_proc_id)
 476                 return true;
 477         return false;
 478 }
 479
 480 /*
 481  * Define intel_cod_cpu[] for Intel COD (Cluster-on-Die) CPUs.
 482  *
 483  * Any Intel CPU that has multiple nodes per package and does not
 484  * match intel_cod_cpu[] has the SNC (Sub-NUMA Cluster) topology.
 485  *
 486  * When in SNC mode, these CPUs enumerate an LLC that is shared
 487  * by multiple NUMA nodes. The LLC is shared for off-package data
 488  * access but private to the NUMA node (half of the package) for
 489  * on-package access. CPUID (the source of the information about
 490  * the LLC) can only enumerate the cache as shared or unshared,
 491  * but not this particular configuration.
 492  */
 493
 494 static const struct x86_cpu_id intel_cod_cpu[] = {
 495         X86_MATCH_INTEL_FAM6_MODEL(HASWELL_X, 0),       /* COD */
 496         X86_MATCH_INTEL_FAM6_MODEL(BROADWELL_X, 0),     /* COD */
 497         X86_MATCH_INTEL_FAM6_MODEL(ANY, 1),             /* SNC */
 498         {}
 499 };
 500
 501 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 502 {
 503         const struct x86_cpu_id *id = x86_match_cpu(intel_cod_cpu);
 504         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 505         bool intel_snc = id && id->driver_data;
 506
 507         /* Do not match if we do not have a valid APICID for cpu: */
 508         if (per_cpu(cpu_llc_id, cpu1) == BAD_APICID)
 509                 return false;
 510
 511         /* Do not match if LLC id does not match: */
 512         if (per_cpu(cpu_llc_id, cpu1) != per_cpu(cpu_llc_id, cpu2))
 513                 return false;
 514
 515         /*
 516          * Allow the SNC topology without warning. Return of false
 517          * means 'c' does not share the LLC of 'o'. This will be
 518          * reflected to userspace.
 519          */
 520         if (match_pkg(c, o) && !topology_same_node(c, o) && intel_snc)
 521                 return false;
 522
 523         return topology_sane(c, o, "llc");
 524 }
 525
 526
 527 #if defined(CONFIG_SCHED_SMT) || defined(CONFIG_SCHED_MC)
 528 static inline int x86_sched_itmt_flags(void)
 529 {
 530         return sysctl_sched_itmt_enabled ? SD_ASYM_PACKING : 0;
 531 }
 532
 533 #ifdef CONFIG_SCHED_MC
 534 static int x86_core_flags(void)
 535 {
 536         return cpu_core_flags() | x86_sched_itmt_flags();
 537 }
 538 #endif
 539 #ifdef CONFIG_SCHED_SMT
 540 static int x86_smt_flags(void)
 541 {
 542         return cpu_smt_flags() | x86_sched_itmt_flags();
 543 }
 544 #endif
 545 #endif
 546
 547 static struct sched_domain_topology_level x86_numa_in_package_topology[] = {
 548 #ifdef CONFIG_SCHED_SMT
 549         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 550 #endif
 551 #ifdef CONFIG_SCHED_MC
 552         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 553 #endif
 554         { NULL, },
 555 };
 556
 557 static struct sched_domain_topology_level x86_topology[] = {
 558 #ifdef CONFIG_SCHED_SMT
 559         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 560 #endif
 561 #ifdef CONFIG_SCHED_MC
 562         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 563 #endif
 564         { cpu_cpu_mask, SD_INIT_NAME(DIE) },
 565         { NULL, },
 566 };
 567
 568 /*
 569  * Set if a package/die has multiple NUMA nodes inside.
 570  * AMD Magny-Cours, Intel Cluster-on-Die, and Intel
 571  * Sub-NUMA Clustering have this.
 572  */
 573 static bool x86_has_numa_in_package;
 574
 575 void set_cpu_sibling_map(int cpu)
 576 {
 577         bool has_smt = smp_num_siblings > 1;
 578         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 579         struct cpuinfo_x86 *c = &cpu_data(cpu);
 580         struct cpuinfo_x86 *o;
 581         int i, threads;
 582
 583         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 584
 585         if (!has_mp) {
 586                 cpumask_set_cpu(cpu, topology_sibling_cpumask(cpu));
 587                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 588                 cpumask_set_cpu(cpu, topology_core_cpumask(cpu));
 589                 cpumask_set_cpu(cpu, topology_die_cpumask(cpu));
 590                 c->booted_cores = 1;
 591                 return;
 592         }
 593
 594         for_each_cpu(i, cpu_sibling_setup_mask) {
 595                 o = &cpu_data(i);
 596
 597                 if (match_pkg(c, o) && !topology_same_node(c, o))
 598                         x86_has_numa_in_package = true;
 599
 600                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 601                         link_mask(topology_sibling_cpumask, cpu, i);
 602
 603                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 604                         link_mask(cpu_llc_shared_mask, cpu, i);
 605
 606                 if ((i == cpu) || (has_mp && match_die(c, o)))
 607                         link_mask(topology_die_cpumask, cpu, i);
 608         }
 609
 610         threads = cpumask_weight(topology_sibling_cpumask(cpu));
 611         if (threads > __max_smt_threads)
 612                 __max_smt_threads = threads;
 613
 614         /*
 615          * This needs a separate iteration over the cpus because we rely on all
 616          * topology_sibling_cpumask links to be set-up.
 617          */
 618         for_each_cpu(i, cpu_sibling_setup_mask) {
 619                 o = &cpu_data(i);
 620
 621                 if ((i == cpu) || (has_mp && match_pkg(c, o))) {
 622                         link_mask(topology_core_cpumask, cpu, i);
 623
 624                         /*
 625                          *  Does this new cpu bringup a new core?
 626                          */
 627                         if (threads == 1) {
 628                                 /*
 629                                  * for each core in package, increment
 630                                  * the booted_cores for this new cpu
 631                                  */
 632                                 if (cpumask_first(
 633                                     topology_sibling_cpumask(i)) == i)
 634                                         c->booted_cores++;
 635                                 /*
 636                                  * increment the core count for all
 637                                  * the other cpus in this package
 638                                  */
 639                                 if (i != cpu)
 640                                         cpu_data(i).booted_cores++;
 641                         } else if (i != cpu && !c->booted_cores)
 642                                 c->booted_cores = cpu_data(i).booted_cores;
 643                 }
 644         }
 645 }
 646
 647 /* maps the cpu to the sched domain representing multi-core */
 648 const struct cpumask *cpu_coregroup_mask(int cpu)
 649 {
 650         return cpu_llc_shared_mask(cpu);
 651 }
 652
 653 static void impress_friends(void)
 654 {
 655         int cpu;
 656         unsigned long bogosum = 0;
 657         /*
 658          * Allow the user to impress friends.
 659          */
 660         pr_debug("Before bogomips\n");
 661         for_each_possible_cpu(cpu)
 662                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 663                         bogosum += cpu_data(cpu).loops_per_jiffy;
 664         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 665                 num_online_cpus(),
 666                 bogosum/(500000/HZ),
 667                 (bogosum/(5000/HZ))%100);
 668
 669         pr_debug("Before bogocount - setting activated=1\n");
 670 }
 671
 672 void __inquire_remote_apic(int apicid)
 673 {
 674         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 675         const char * const names[] = { "ID", "VERSION", "SPIV" };
 676         int timeout;
 677         u32 status;
 678
 679         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 680
 681         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 682                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 683
 684                 /*
 685                  * Wait for idle.
 686                  */
 687                 status = safe_apic_wait_icr_idle();
 688                 if (status)
 689                         pr_cont("a previous APIC delivery may have failed\n");
 690
 691                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 692
 693                 timeout = 0;
 694                 do {
 695                         udelay(100);
 696                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 697                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 698
 699                 switch (status) {
 700                 case APIC_ICR_RR_VALID:
 701                         status = apic_read(APIC_RRR);
 702                         pr_cont("%08x\n", status);
 703                         break;
 704                 default:
 705                         pr_cont("failed\n");
 706                 }
 707         }
 708 }
 709
 710 /*
 711  * The Multiprocessor Specification 1.4 (1997) example code suggests
 712  * that there should be a 10ms delay between the BSP asserting INIT
 713  * and de-asserting INIT, when starting a remote processor.
 714  * But that slows boot and resume on modern processors, which include
 715  * many cores and don't require that delay.
 716  *
 717  * Cmdline "init_cpu_udelay=" is available to over-ride this delay.
 718  * Modern processor families are quirked to remove the delay entirely.
 719  */
 720 #define UDELAY_10MS_DEFAULT 10000
 721
 722 static unsigned int init_udelay = UINT_MAX;
 723
 724 static int __init cpu_init_udelay(char *str)
 725 {
 726         get_option(&str, &init_udelay);
 727
 728         return 0;
 729 }
 730 early_param("cpu_init_udelay", cpu_init_udelay);
 731
 732 static void __init smp_quirk_init_udelay(void)
 733 {
 734         /* if cmdline changed it from default, leave it alone */
 735         if (init_udelay != UINT_MAX)
 736                 return;
 737
 738         /* if modern processor, use no delay */
 739         if (((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) && (boot_cpu_data.x86 == 6)) ||
 740             ((boot_cpu_data.x86_vendor == X86_VENDOR_HYGON) && (boot_cpu_data.x86 >= 0x18)) ||
 741             ((boot_cpu_data.x86_vendor == X86_VENDOR_AMD) && (boot_cpu_data.x86 >= 0xF))) {
 742                 init_udelay = 0;
 743                 return;
 744         }
 745         /* else, use legacy delay */
 746         init_udelay = UDELAY_10MS_DEFAULT;
 747 }
 748
 749 /*
 750  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 751  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 752  * won't ... remember to clear down the APIC, etc later.
 753  */
 754 int
 755 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 756 {
 757         u32 dm = apic->dest_mode_logical ? APIC_DEST_LOGICAL : APIC_DEST_PHYSICAL;
 758         unsigned long send_status, accept_status = 0;
 759         int maxlvt;
 760
 761         /* Target chip */
 762         /* Boot on the stack */
 763         /* Kick the second */
 764         apic_icr_write(APIC_DM_NMI | dm, apicid);
 765
 766         pr_debug("Waiting for send to finish...\n");
 767         send_status = safe_apic_wait_icr_idle();
 768
 769         /*
 770          * Give the other CPU some time to accept the IPI.
 771          */
 772         udelay(200);
 773         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 774                 maxlvt = lapic_get_maxlvt();
 775                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 776                         apic_write(APIC_ESR, 0);
 777                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 778         }
 779         pr_debug("NMI sent\n");
 780
 781         if (send_status)
 782                 pr_err("APIC never delivered???\n");
 783         if (accept_status)
 784                 pr_err("APIC delivery error (%lx)\n", accept_status);
 785
 786         return (send_status | accept_status);
 787 }
 788
 789 static int
 790 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 791 {
 792         unsigned long send_status = 0, accept_status = 0;
 793         int maxlvt, num_starts, j;
 794
 795         maxlvt = lapic_get_maxlvt();
 796
 797         /*
 798          * Be paranoid about clearing APIC errors.
 799          */
 800         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 801                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 802                         apic_write(APIC_ESR, 0);
 803                 apic_read(APIC_ESR);
 804         }
 805
 806         pr_debug("Asserting INIT\n");
 807
 808         /*
 809          * Turn INIT on target chip
 810          */
 811         /*
 812          * Send IPI
 813          */
 814         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 815                        phys_apicid);
 816
 817         pr_debug("Waiting for send to finish...\n");
 818         send_status = safe_apic_wait_icr_idle();
 819
 820         udelay(init_udelay);
 821
 822         pr_debug("Deasserting INIT\n");
 823
 824         /* Target chip */
 825         /* Send IPI */
 826         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 827
 828         pr_debug("Waiting for send to finish...\n");
 829         send_status = safe_apic_wait_icr_idle();
 830
 831         mb();
 832
 833         /*
 834          * Should we send STARTUP IPIs ?
 835          *
 836          * Determine this based on the APIC version.
 837          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 838          */
 839         if (APIC_INTEGRATED(boot_cpu_apic_version))
 840                 num_starts = 2;
 841         else
 842                 num_starts = 0;
 843
 844         /*
 845          * Run STARTUP IPI loop.
 846          */
 847         pr_debug("#startup loops: %d\n", num_starts);
 848
 849         for (j = 1; j <= num_starts; j++) {
 850                 pr_debug("Sending STARTUP #%d\n", j);
 851                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 852                         apic_write(APIC_ESR, 0);
 853                 apic_read(APIC_ESR);
 854                 pr_debug("After apic_write\n");
 855
 856                 /*
 857                  * STARTUP IPI
 858                  */
 859
 860                 /* Target chip */
 861                 /* Boot on the stack */
 862                 /* Kick the second */
 863                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 864                                phys_apicid);
 865
 866                 /*
 867                  * Give the other CPU some time to accept the IPI.
 868                  */
 869                 if (init_udelay == 0)
 870                         udelay(10);
 871                 else
 872                         udelay(300);
 873
 874                 pr_debug("Startup point 1\n");
 875
 876                 pr_debug("Waiting for send to finish...\n");
 877                 send_status = safe_apic_wait_icr_idle();
 878
 879                 /*
 880                  * Give the other CPU some time to accept the IPI.
 881                  */
 882                 if (init_udelay == 0)
 883                         udelay(10);
 884                 else
 885                         udelay(200);
 886
 887                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 888                         apic_write(APIC_ESR, 0);
 889                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 890                 if (send_status || accept_status)
 891                         break;
 892         }
 893         pr_debug("After Startup\n");
 894
 895         if (send_status)
 896                 pr_err("APIC never delivered???\n");
 897         if (accept_status)
 898                 pr_err("APIC delivery error (%lx)\n", accept_status);
 899
 900         return (send_status | accept_status);
 901 }
 902
 903 /* reduce the number of lines printed when booting a large cpu count system */
 904 static void announce_cpu(int cpu, int apicid)
 905 {
 906         static int current_node = NUMA_NO_NODE;
 907         int node = early_cpu_to_node(cpu);
 908         static int width, node_width;
 909
 910         if (!width)
 911                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 912
 913         if (!node_width)
 914                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 915
 916         if (cpu == 1)
 917                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 918
 919         if (system_state < SYSTEM_RUNNING) {
 920                 if (node != current_node) {
 921                         if (current_node > (-1))
 922                                 pr_cont("\n");
 923                         current_node = node;
 924
 925                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 926                                node_width - num_digits(node), " ", node);
 927                 }
 928
 929                 /* Add padding for the BSP */
 930                 if (cpu == 1)
 931                         pr_cont("%*s", width + 1, " ");
 932
 933                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 934
 935         } else
 936                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 937                         node, cpu, apicid);
 938 }
 939
 940 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 941 {
 942         int cpu;
 943
 944         cpu = smp_processor_id();
 945         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 946                 return NMI_HANDLED;
 947
 948         return NMI_DONE;
 949 }
 950
 951 /*
 952  * Wake up AP by INIT, INIT, STARTUP sequence.
 953  *
 954  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 955  * boot-strap code which is not a desired behavior for waking up BSP. To
 956  * void the boot-strap code, wake up CPU0 by NMI instead.
 957  *
 958  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 959  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 960  * We'll change this code in the future to wake up hard offlined CPU0 if
 961  * real platform and request are available.
 962  */
 963 static int
 964 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 965                int *cpu0_nmi_registered)
 966 {
 967         int id;
 968         int boot_error;
 969
 970         preempt_disable();
 971
 972         /*
 973          * Wake up AP by INIT, INIT, STARTUP sequence.
 974          */
 975         if (cpu) {
 976                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 977                 goto out;
 978         }
 979
 980         /*
 981          * Wake up BSP by nmi.
 982          *
 983          * Register a NMI handler to help wake up CPU0.
 984          */
 985         boot_error = register_nmi_handler(NMI_LOCAL,
 986                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 987
 988         if (!boot_error) {
 989                 enable_start_cpu0 = 1;
 990                 *cpu0_nmi_registered = 1;
 991                 id = apic->dest_mode_logical ? cpu0_logical_apicid : apicid;
 992                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 993         }
 994
 995 out:
 996         preempt_enable();
 997
 998         return boot_error;
 999 }
1000
1001 int common_cpu_up(unsigned int cpu, struct task_struct *idle)
1002 {
1003         int ret;
1004
1005         /* Just in case we booted with a single CPU. */
1006         alternatives_enable_smp();
1007
1008         per_cpu(current_task, cpu) = idle;
1009         cpu_init_stack_canary(cpu, idle);
1010
1011         /* Initialize the interrupt stack(s) */
1012         ret = irq_init_percpu_irqstack(cpu);
1013         if (ret)
1014                 return ret;
1015
1016 #ifdef CONFIG_X86_32
1017         /* Stack for startup_32 can be just as for start_secondary onwards */
1018         per_cpu(cpu_current_top_of_stack, cpu) = task_top_of_stack(idle);
1019 #else
1020         initial_gs = per_cpu_offset(cpu);
1021 #endif
1022         return 0;
1023 }
1024
1025 /*
1026  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
1027  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
1028  * Returns zero if CPU booted OK, else error code from
1029  * ->wakeup_secondary_cpu.
1030  */
1031 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle,
1032                        int *cpu0_nmi_registered)
1033 {
1034         /* start_ip had better be page-aligned! */
1035         unsigned long start_ip = real_mode_header->trampoline_start;
1036
1037         unsigned long boot_error = 0;
1038         unsigned long timeout;
1039
1040         idle->thread.sp = (unsigned long)task_pt_regs(idle);
1041         early_gdt_descr.address = (unsigned long)get_cpu_gdt_rw(cpu);
1042         initial_code = (unsigned long)start_secondary;
1043         initial_stack  = idle->thread.sp;
1044
1045         /* Enable the espfix hack for this CPU */
1046         init_espfix_ap(cpu);
1047
1048         /* So we see what's up */
1049         announce_cpu(cpu, apicid);
1050
1051         /*
1052          * This grunge runs the startup process for
1053          * the targeted processor.
1054          */
1055
1056         if (x86_platform.legacy.warm_reset) {
1057
1058                 pr_debug("Setting warm reset code and vector.\n");
1059
1060                 smpboot_setup_warm_reset_vector(start_ip);
1061                 /*
1062                  * Be paranoid about clearing APIC errors.
1063                 */
1064                 if (APIC_INTEGRATED(boot_cpu_apic_version)) {
1065                         apic_write(APIC_ESR, 0);
1066                         apic_read(APIC_ESR);
1067                 }
1068         }
1069
1070         /*
1071          * AP might wait on cpu_callout_mask in cpu_init() with
1072          * cpu_initialized_mask set if previous attempt to online
1073          * it timed-out. Clear cpu_initialized_mask so that after
1074          * INIT/SIPI it could start with a clean state.
1075          */
1076         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1077         smp_mb();
1078
1079         /*
1080          * Wake up a CPU in difference cases:
1081          * - Use the method in the APIC driver if it's defined
1082          * Otherwise,
1083          * - Use an INIT boot APIC message for APs or NMI for BSP.
1084          */
1085         if (apic->wakeup_secondary_cpu)
1086                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
1087         else
1088                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
1089                                                      cpu0_nmi_registered);
1090
1091         if (!boot_error) {
1092                 /*
1093                  * Wait 10s total for first sign of life from AP
1094                  */
1095                 boot_error = -1;
1096                 timeout = jiffies + 10*HZ;
1097                 while (time_before(jiffies, timeout)) {
1098                         if (cpumask_test_cpu(cpu, cpu_initialized_mask)) {
1099                                 /*
1100                                  * Tell AP to proceed with initialization
1101                                  */
1102                                 cpumask_set_cpu(cpu, cpu_callout_mask);
1103                                 boot_error = 0;
1104                                 break;
1105                         }
1106                         schedule();
1107                 }
1108         }
1109
1110         if (!boot_error) {
1111                 /*
1112                  * Wait till AP completes initial initialization
1113                  */
1114                 while (!cpumask_test_cpu(cpu, cpu_callin_mask)) {
1115                         /*
1116                          * Allow other tasks to run while we wait for the
1117                          * AP to come online. This also gives a chance
1118                          * for the MTRR work(triggered by the AP coming online)
1119                          * to be completed in the stop machine context.
1120                          */
1121                         schedule();
1122                 }
1123         }
1124
1125         if (x86_platform.legacy.warm_reset) {
1126                 /*
1127                  * Cleanup possible dangling ends...
1128                  */
1129                 smpboot_restore_warm_reset_vector();
1130         }
1131
1132         return boot_error;
1133 }
1134
1135 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
1136 {
1137         int apicid = apic->cpu_present_to_apicid(cpu);
1138         int cpu0_nmi_registered = 0;
1139         unsigned long flags;
1140         int err, ret = 0;
1141
1142         lockdep_assert_irqs_enabled();
1143
1144         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
1145
1146         if (apicid == BAD_APICID ||
1147             !physid_isset(apicid, phys_cpu_present_map) ||
1148             !apic->apic_id_valid(apicid)) {
1149                 pr_err("%s: bad cpu %d\n", __func__, cpu);
1150                 return -EINVAL;
1151         }
1152
1153         /*
1154          * Already booted CPU?
1155          */
1156         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
1157                 pr_debug("do_boot_cpu %d Already started\n", cpu);
1158                 return -ENOSYS;
1159         }
1160
1161         /*
1162          * Save current MTRR state in case it was changed since early boot
1163          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
1164          */
1165         mtrr_save_state();
1166
1167         /* x86 CPUs take themselves offline, so delayed offline is OK. */
1168         err = cpu_check_up_prepare(cpu);
1169         if (err && err != -EBUSY)
1170                 return err;
1171
1172         /* the FPU context is blank, nobody can own it */
1173         per_cpu(fpu_fpregs_owner_ctx, cpu) = NULL;
1174
1175         err = common_cpu_up(cpu, tidle);
1176         if (err)
1177                 return err;
1178
1179         err = do_boot_cpu(apicid, cpu, tidle, &cpu0_nmi_registered);
1180         if (err) {
1181                 pr_err("do_boot_cpu failed(%d) to wakeup CPU#%u\n", err, cpu);
1182                 ret = -EIO;
1183                 goto unreg_nmi;
1184         }
1185
1186         /*
1187          * Check TSC synchronization with the AP (keep irqs disabled
1188          * while doing so):
1189          */
1190         local_irq_save(flags);
1191         check_tsc_sync_source(cpu);
1192         local_irq_restore(flags);
1193
1194         while (!cpu_online(cpu)) {
1195                 cpu_relax();
1196                 touch_nmi_watchdog();
1197         }
1198
1199 unreg_nmi:
1200         /*
1201          * Clean up the nmi handler. Do this after the callin and callout sync
1202          * to avoid impact of possible long unregister time.
1203          */
1204         if (cpu0_nmi_registered)
1205                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
1206
1207         return ret;
1208 }
1209
1210 /**
1211  * arch_disable_smp_support() - disables SMP support for x86 at runtime
1212  */
1213 void arch_disable_smp_support(void)
1214 {
1215         disable_ioapic_support();
1216 }
1217
1218 /*
1219  * Fall back to non SMP mode after errors.
1220  *
1221  * RED-PEN audit/test this more. I bet there is more state messed up here.
1222  */
1223 static __init void disable_smp(void)
1224 {
1225         pr_info("SMP disabled\n");
1226
1227         disable_ioapic_support();
1228
1229         init_cpu_present(cpumask_of(0));
1230         init_cpu_possible(cpumask_of(0));
1231
1232         if (smp_found_config)
1233                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1234         else
1235                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1236         cpumask_set_cpu(0, topology_sibling_cpumask(0));
1237         cpumask_set_cpu(0, topology_core_cpumask(0));
1238         cpumask_set_cpu(0, topology_die_cpumask(0));
1239 }
1240
1241 /*
1242  * Various sanity checks.
1243  */
1244 static void __init smp_sanity_check(void)
1245 {
1246         preempt_disable();
1247
1248 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
1249         if (def_to_bigsmp && nr_cpu_ids > 8) {
1250                 unsigned int cpu;
1251                 unsigned nr;
1252
1253                 pr_warn("More than 8 CPUs detected - skipping them\n"
1254                         "Use CONFIG_X86_BIGSMP\n");
1255
1256                 nr = 0;
1257                 for_each_present_cpu(cpu) {
1258                         if (nr >= 8)
1259                                 set_cpu_present(cpu, false);
1260                         nr++;
1261                 }
1262
1263                 nr = 0;
1264                 for_each_possible_cpu(cpu) {
1265                         if (nr >= 8)
1266                                 set_cpu_possible(cpu, false);
1267                         nr++;
1268                 }
1269
1270                 nr_cpu_ids = 8;
1271         }
1272 #endif
1273
1274         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1275                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1276                         hard_smp_processor_id());
1277
1278                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1279         }
1280
1281         /*
1282          * Should not be necessary because the MP table should list the boot
1283          * CPU too, but we do it for the sake of robustness anyway.
1284          */
1285         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1286                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1287                           boot_cpu_physical_apicid);
1288                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1289         }
1290         preempt_enable();
1291 }
1292
1293 static void __init smp_cpu_index_default(void)
1294 {
1295         int i;
1296         struct cpuinfo_x86 *c;
1297
1298         for_each_possible_cpu(i) {
1299                 c = &cpu_data(i);
1300                 /* mark all to hotplug */
1301                 c->cpu_index = nr_cpu_ids;
1302         }
1303 }
1304
1305 static void __init smp_get_logical_apicid(void)
1306 {
1307         if (x2apic_mode)
1308                 cpu0_logical_apicid = apic_read(APIC_LDR);
1309         else
1310                 cpu0_logical_apicid = GET_APIC_LOGICAL_ID(apic_read(APIC_LDR));
1311 }
1312
1313 /*
1314  * Prepare for SMP bootup.
1315  * @max_cpus: configured maximum number of CPUs, It is a legacy parameter
1316  *            for common interface support.
1317  */
1318 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1319 {
1320         unsigned int i;
1321
1322         smp_cpu_index_default();
1323
1324         /*
1325          * Setup boot CPU information
1326          */
1327         smp_store_boot_cpu_info(); /* Final full version of the data */
1328         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1329         mb();
1330
1331         for_each_possible_cpu(i) {
1332                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1333                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1334                 zalloc_cpumask_var(&per_cpu(cpu_die_map, i), GFP_KERNEL);
1335                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1336         }
1337
1338         /*
1339          * Set 'default' x86 topology, this matches default_topology() in that
1340          * it has NUMA nodes as a topology level. See also
1341          * native_smp_cpus_done().
1342          *
1343          * Must be done before set_cpus_sibling_map() is ran.
1344          */
1345         set_sched_topology(x86_topology);
1346
1347         set_cpu_sibling_map(0);
1348         init_freq_invariance(false, false);
1349         smp_sanity_check();
1350
1351         switch (apic_intr_mode) {
1352         case APIC_PIC:
1353         case APIC_VIRTUAL_WIRE_NO_CONFIG:
1354                 disable_smp();
1355                 return;
1356         case APIC_SYMMETRIC_IO_NO_ROUTING:
1357                 disable_smp();
1358                 /* Setup local timer */
1359                 x86_init.timers.setup_percpu_clockev();
1360                 return;
1361         case APIC_VIRTUAL_WIRE:
1362         case APIC_SYMMETRIC_IO:
1363                 break;
1364         }
1365
1366         /* Setup local timer */
1367         x86_init.timers.setup_percpu_clockev();
1368
1369         smp_get_logical_apicid();
1370
1371         pr_info("CPU0: ");
1372         print_cpu_info(&cpu_data(0));
1373
1374         uv_system_init();
1375
1376         set_mtrr_aps_delayed_init();
1377
1378         smp_quirk_init_udelay();
1379
1380         speculative_store_bypass_ht_init();
1381 }
1382
1383 void arch_thaw_secondary_cpus_begin(void)
1384 {
1385         set_mtrr_aps_delayed_init();
1386 }
1387
1388 void arch_thaw_secondary_cpus_end(void)
1389 {
1390         mtrr_aps_init();
1391 }
1392
1393 /*
1394  * Early setup to make printk work.
1395  */
1396 void __init native_smp_prepare_boot_cpu(void)
1397 {
1398         int me = smp_processor_id();
1399         switch_to_new_gdt(me);
1400         /* already set me in cpu_online_mask in boot_cpu_init() */
1401         cpumask_set_cpu(me, cpu_callout_mask);
1402         cpu_set_state_online(me);
1403         native_pv_lock_init();
1404 }
1405
1406 void __init calculate_max_logical_packages(void)
1407 {
1408         int ncpus;
1409
1410         /*
1411          * Today neither Intel nor AMD support heterogeneous systems so
1412          * extrapolate the boot cpu's data to all packages.
1413          */
1414         ncpus = cpu_data(0).booted_cores * topology_max_smt_threads();
1415         __max_logical_packages = DIV_ROUND_UP(total_cpus, ncpus);
1416         pr_info("Max logical packages: %u\n", __max_logical_packages);
1417 }
1418
1419 void __init native_smp_cpus_done(unsigned int max_cpus)
1420 {
1421         pr_debug("Boot done\n");
1422
1423         calculate_max_logical_packages();
1424
1425         if (x86_has_numa_in_package)
1426                 set_sched_topology(x86_numa_in_package_topology);
1427
1428         nmi_selftest();
1429         impress_friends();
1430         mtrr_aps_init();
1431 }
1432
1433 static int __initdata setup_possible_cpus = -1;
1434 static int __init _setup_possible_cpus(char *str)
1435 {
1436         get_option(&str, &setup_possible_cpus);
1437         return 0;
1438 }
1439 early_param("possible_cpus", _setup_possible_cpus);
1440
1441
1442 /*
1443  * cpu_possible_mask should be static, it cannot change as cpu's
1444  * are onlined, or offlined. The reason is per-cpu data-structures
1445  * are allocated by some modules at init time, and don't expect to
1446  * do this dynamically on cpu arrival/departure.
1447  * cpu_present_mask on the other hand can change dynamically.
1448  * In case when cpu_hotplug is not compiled, then we resort to current
1449  * behaviour, which is cpu_possible == cpu_present.
1450  * - Ashok Raj
1451  *
1452  * Three ways to find out the number of additional hotplug CPUs:
1453  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1454  * - The user can overwrite it with possible_cpus=NUM
1455  * - Otherwise don't reserve additional CPUs.
1456  * We do this because additional CPUs waste a lot of memory.
1457  * -AK
1458  */
1459 __init void prefill_possible_map(void)
1460 {
1461         int i, possible;
1462
1463         /* No boot processor was found in mptable or ACPI MADT */
1464         if (!num_processors) {
1465                 if (boot_cpu_has(X86_FEATURE_APIC)) {
1466                         int apicid = boot_cpu_physical_apicid;
1467                         int cpu = hard_smp_processor_id();
1468
1469                         pr_warn("Boot CPU (id %d) not listed by BIOS\n", cpu);
1470
1471                         /* Make sure boot cpu is enumerated */
1472                         if (apic->cpu_present_to_apicid(0) == BAD_APICID &&
1473                             apic->apic_id_valid(apicid))
1474                                 generic_processor_info(apicid, boot_cpu_apic_version);
1475                 }
1476
1477                 if (!num_processors)
1478                         num_processors = 1;
1479         }
1480
1481         i = setup_max_cpus ?: 1;
1482         if (setup_possible_cpus == -1) {
1483                 possible = num_processors;
1484 #ifdef CONFIG_HOTPLUG_CPU
1485                 if (setup_max_cpus)
1486                         possible += disabled_cpus;
1487 #else
1488                 if (possible > i)
1489                         possible = i;
1490 #endif
1491         } else
1492                 possible = setup_possible_cpus;
1493
1494         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1495
1496         /* nr_cpu_ids could be reduced via nr_cpus= */
1497         if (possible > nr_cpu_ids) {
1498                 pr_warn("%d Processors exceeds NR_CPUS limit of %u\n",
1499                         possible, nr_cpu_ids);
1500                 possible = nr_cpu_ids;
1501         }
1502
1503 #ifdef CONFIG_HOTPLUG_CPU
1504         if (!setup_max_cpus)
1505 #endif
1506         if (possible > i) {
1507                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1508                         possible, setup_max_cpus);
1509                 possible = i;
1510         }
1511
1512         nr_cpu_ids = possible;
1513
1514         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1515                 possible, max_t(int, possible - num_processors, 0));
1516
1517         reset_cpu_possible_mask();
1518
1519         for (i = 0; i < possible; i++)
1520                 set_cpu_possible(i, true);
1521 }
1522
1523 #ifdef CONFIG_HOTPLUG_CPU
1524
1525 /* Recompute SMT state for all CPUs on offline */
1526 static void recompute_smt_state(void)
1527 {
1528         int max_threads, cpu;
1529
1530         max_threads = 0;
1531         for_each_online_cpu (cpu) {
1532                 int threads = cpumask_weight(topology_sibling_cpumask(cpu));
1533
1534                 if (threads > max_threads)
1535                         max_threads = threads;
1536         }
1537         __max_smt_threads = max_threads;
1538 }
1539
1540 static void remove_siblinginfo(int cpu)
1541 {
1542         int sibling;
1543         struct cpuinfo_x86 *c = &cpu_data(cpu);
1544
1545         for_each_cpu(sibling, topology_core_cpumask(cpu)) {
1546                 cpumask_clear_cpu(cpu, topology_core_cpumask(sibling));
1547                 /*/
1548                  * last thread sibling in this cpu core going down
1549                  */
1550                 if (cpumask_weight(topology_sibling_cpumask(cpu)) == 1)
1551                         cpu_data(sibling).booted_cores--;
1552         }
1553
1554         for_each_cpu(sibling, topology_die_cpumask(cpu))
1555                 cpumask_clear_cpu(cpu, topology_die_cpumask(sibling));
1556         for_each_cpu(sibling, topology_sibling_cpumask(cpu))
1557                 cpumask_clear_cpu(cpu, topology_sibling_cpumask(sibling));
1558         for_each_cpu(sibling, cpu_llc_shared_mask(cpu))
1559                 cpumask_clear_cpu(cpu, cpu_llc_shared_mask(sibling));
1560         cpumask_clear(cpu_llc_shared_mask(cpu));
1561         cpumask_clear(topology_sibling_cpumask(cpu));
1562         cpumask_clear(topology_core_cpumask(cpu));
1563         cpumask_clear(topology_die_cpumask(cpu));
1564         c->cpu_core_id = 0;
1565         c->booted_cores = 0;
1566         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1567         recompute_smt_state();
1568 }
1569
1570 static void remove_cpu_from_maps(int cpu)
1571 {
1572         set_cpu_online(cpu, false);
1573         cpumask_clear_cpu(cpu, cpu_callout_mask);
1574         cpumask_clear_cpu(cpu, cpu_callin_mask);
1575         /* was set by cpu_init() */
1576         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1577         numa_remove_cpu(cpu);
1578 }
1579
1580 void cpu_disable_common(void)
1581 {
1582         int cpu = smp_processor_id();
1583
1584         remove_siblinginfo(cpu);
1585
1586         /* It's now safe to remove this processor from the online map */
1587         lock_vector_lock();
1588         remove_cpu_from_maps(cpu);
1589         unlock_vector_lock();
1590         fixup_irqs();
1591         lapic_offline();
1592 }
1593
1594 int native_cpu_disable(void)
1595 {
1596         int ret;
1597
1598         ret = lapic_can_unplug_cpu();
1599         if (ret)
1600                 return ret;
1601
1602         cpu_disable_common();
1603
1604         /*
1605          * Disable the local APIC. Otherwise IPI broadcasts will reach
1606          * it. It still responds normally to INIT, NMI, SMI, and SIPI
1607          * messages.
1608          *
1609          * Disabling the APIC must happen after cpu_disable_common()
1610          * which invokes fixup_irqs().
1611          *
1612          * Disabling the APIC preserves already set bits in IRR, but
1613          * an interrupt arriving after disabling the local APIC does not
1614          * set the corresponding IRR bit.
1615          *
1616          * fixup_irqs() scans IRR for set bits so it can raise a not
1617          * yet handled interrupt on the new destination CPU via an IPI
1618          * but obviously it can't do so for IRR bits which are not set.
1619          * IOW, interrupts arriving after disabling the local APIC will
1620          * be lost.
1621          */
1622         apic_soft_disable();
1623
1624         return 0;
1625 }
1626
1627 int common_cpu_die(unsigned int cpu)
1628 {
1629         int ret = 0;
1630
1631         /* We don't do anything here: idle task is faking death itself. */
1632
1633         /* They ack this in play_dead() by setting CPU_DEAD */
1634         if (cpu_wait_death(cpu, 5)) {
1635                 if (system_state == SYSTEM_RUNNING)
1636                         pr_info("CPU %u is now offline\n", cpu);
1637         } else {
1638                 pr_err("CPU %u didn't die...\n", cpu);
1639                 ret = -1;
1640         }
1641
1642         return ret;
1643 }
1644
1645 void native_cpu_die(unsigned int cpu)
1646 {
1647         common_cpu_die(cpu);
1648 }
1649
1650 void play_dead_common(void)
1651 {
1652         idle_task_exit();
1653
1654         /* Ack it */
1655         (void)cpu_report_death();
1656
1657         /*
1658          * With physical CPU hotplug, we should halt the cpu
1659          */
1660         local_irq_disable();
1661 }
1662
1663 /**
1664  * cond_wakeup_cpu0 - Wake up CPU0 if needed.
1665  *
1666  * If NMI wants to wake up CPU0, start CPU0.
1667  */
1668 void cond_wakeup_cpu0(void)
1669 {
1670         if (smp_processor_id() == 0 && enable_start_cpu0)
1671                 start_cpu0();
1672 }
1673 EXPORT_SYMBOL_GPL(cond_wakeup_cpu0);
1674
1675 /*
1676  * We need to flush the caches before going to sleep, lest we have
1677  * dirty data in our caches when we come back up.
1678  */
1679 static inline void mwait_play_dead(void)
1680 {
1681         unsigned int eax, ebx, ecx, edx;
1682         unsigned int highest_cstate = 0;
1683         unsigned int highest_subcstate = 0;
1684         void *mwait_ptr;
1685         int i;
1686
1687         if (boot_cpu_data.x86_vendor == X86_VENDOR_AMD ||
1688             boot_cpu_data.x86_vendor == X86_VENDOR_HYGON)
1689                 return;
1690         if (!this_cpu_has(X86_FEATURE_MWAIT))
1691                 return;
1692         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1693                 return;
1694         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1695                 return;
1696
1697         eax = CPUID_MWAIT_LEAF;
1698         ecx = 0;
1699         native_cpuid(&eax, &ebx, &ecx, &edx);
1700
1701         /*
1702          * eax will be 0 if EDX enumeration is not valid.
1703          * Initialized below to cstate, sub_cstate value when EDX is valid.
1704          */
1705         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1706                 eax = 0;
1707         } else {
1708                 edx >>= MWAIT_SUBSTATE_SIZE;
1709                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1710                         if (edx & MWAIT_SUBSTATE_MASK) {
1711                                 highest_cstate = i;
1712                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1713                         }
1714                 }
1715                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1716                         (highest_subcstate - 1);
1717         }
1718
1719         /*
1720          * This should be a memory location in a cache line which is
1721          * unlikely to be touched by other processors.  The actual
1722          * content is immaterial as it is not actually modified in any way.
1723          */
1724         mwait_ptr = &current_thread_info()->flags;
1725
1726         wbinvd();
1727
1728         while (1) {
1729                 /*
1730                  * The CLFLUSH is a workaround for erratum AAI65 for
1731                  * the Xeon 7400 series.  It's not clear it is actually
1732                  * needed, but it should be harmless in either case.
1733                  * The WBINVD is insufficient due to the spurious-wakeup
1734                  * case where we return around the loop.
1735                  */
1736                 mb();
1737                 clflush(mwait_ptr);
1738                 mb();
1739                 __monitor(mwait_ptr, 0, 0);
1740                 mb();
1741                 __mwait(eax, 0);
1742
1743                 cond_wakeup_cpu0();
1744         }
1745 }
1746
1747 void hlt_play_dead(void)
1748 {
1749         if (__this_cpu_read(cpu_info.x86) >= 4)
1750                 wbinvd();
1751
1752         while (1) {
1753                 native_halt();
1754
1755                 cond_wakeup_cpu0();
1756         }
1757 }
1758
1759 void native_play_dead(void)
1760 {
1761         play_dead_common();
1762         tboot_shutdown(TB_SHUTDOWN_WFS);
1763
1764         mwait_play_dead();      /* Only returns on failure */
1765         if (cpuidle_play_dead())
1766                 hlt_play_dead();
1767 }
1768
1769 #else /* ... !CONFIG_HOTPLUG_CPU */
1770 int native_cpu_disable(void)
1771 {
1772         return -ENOSYS;
1773 }
1774
1775 void native_cpu_die(unsigned int cpu)
1776 {
1777         /* We said "no" in __cpu_disable */
1778         BUG();
1779 }
1780
1781 void native_play_dead(void)
1782 {
1783         BUG();
1784 }
1785
1786 #endif
1787
1788 #ifdef CONFIG_X86_64
1789 /*
1790  * APERF/MPERF frequency ratio computation.
1791  *
1792  * The scheduler wants to do frequency invariant accounting and needs a <1
1793  * ratio to account for the 'current' frequency, corresponding to
1794  * freq_curr / freq_max.
1795  *
1796  * Since the frequency freq_curr on x86 is controlled by micro-controller and
1797  * our P-state setting is little more than a request/hint, we need to observe
1798  * the effective frequency 'BusyMHz', i.e. the average frequency over a time
1799  * interval after discarding idle time. This is given by:
1800  *
1801  *   BusyMHz = delta_APERF / delta_MPERF * freq_base
1802  *
1803  * where freq_base is the max non-turbo P-state.
1804  *
1805  * The freq_max term has to be set to a somewhat arbitrary value, because we
1806  * can't know which turbo states will be available at a given point in time:
1807  * it all depends on the thermal headroom of the entire package. We set it to
1808  * the turbo level with 4 cores active.
1809  *
1810  * Benchmarks show that's a good compromise between the 1C turbo ratio
1811  * (freq_curr/freq_max would rarely reach 1) and something close to freq_base,
1812  * which would ignore the entire turbo range (a conspicuous part, making
1813  * freq_curr/freq_max always maxed out).
1814  *
1815  * An exception to the heuristic above is the Atom uarch, where we choose the
1816  * highest turbo level for freq_max since Atom's are generally oriented towards
1817  * power efficiency.
1818  *
1819  * Setting freq_max to anything less than the 1C turbo ratio makes the ratio
1820  * freq_curr / freq_max to eventually grow >1, in which case we clip it to 1.
1821  */
1822
1823 DEFINE_STATIC_KEY_FALSE(arch_scale_freq_key);
1824
1825 static DEFINE_PER_CPU(u64, arch_prev_aperf);
1826 static DEFINE_PER_CPU(u64, arch_prev_mperf);
1827 static u64 arch_turbo_freq_ratio = SCHED_CAPACITY_SCALE;
1828 static u64 arch_max_freq_ratio = SCHED_CAPACITY_SCALE;
1829
1830 void arch_set_max_freq_ratio(bool turbo_disabled)
1831 {
1832         arch_max_freq_ratio = turbo_disabled ? SCHED_CAPACITY_SCALE :
1833                                         arch_turbo_freq_ratio;
1834 }
1835 EXPORT_SYMBOL_GPL(arch_set_max_freq_ratio);
1836
1837 static bool turbo_disabled(void)
1838 {
1839         u64 misc_en;
1840         int err;
1841
1842         err = rdmsrl_safe(MSR_IA32_MISC_ENABLE, &misc_en);
1843         if (err)
1844                 return false;
1845
1846         return (misc_en & MSR_IA32_MISC_ENABLE_TURBO_DISABLE);
1847 }
1848
1849 static bool slv_set_max_freq_ratio(u64 *base_freq, u64 *turbo_freq)
1850 {
1851         int err;
1852
1853         err = rdmsrl_safe(MSR_ATOM_CORE_RATIOS, base_freq);
1854         if (err)
1855                 return false;
1856
1857         err = rdmsrl_safe(MSR_ATOM_CORE_TURBO_RATIOS, turbo_freq);
1858         if (err)
1859                 return false;
1860
1861         *base_freq = (*base_freq >> 16) & 0x3F;     /* max P state */
1862         *turbo_freq = *turbo_freq & 0x3F;           /* 1C turbo    */
1863
1864         return true;
1865 }
1866
1867 #define X86_MATCH(model)                                        \
1868         X86_MATCH_VENDOR_FAM_MODEL_FEATURE(INTEL, 6,            \
1869                 INTEL_FAM6_##model, X86_FEATURE_APERFMPERF, NULL)
1870
1871 static const struct x86_cpu_id has_knl_turbo_ratio_limits[] = {
1872         X86_MATCH(XEON_PHI_KNL),
1873         X86_MATCH(XEON_PHI_KNM),
1874         {}
1875 };
1876
1877 static const struct x86_cpu_id has_skx_turbo_ratio_limits[] = {
1878         X86_MATCH(SKYLAKE_X),
1879         {}
1880 };
1881
1882 static const struct x86_cpu_id has_glm_turbo_ratio_limits[] = {
1883         X86_MATCH(ATOM_GOLDMONT),
1884         X86_MATCH(ATOM_GOLDMONT_D),
1885         X86_MATCH(ATOM_GOLDMONT_PLUS),
1886         {}
1887 };
1888
1889 static bool knl_set_max_freq_ratio(u64 *base_freq, u64 *turbo_freq,
1890                                 int num_delta_fratio)
1891 {
1892         int fratio, delta_fratio, found;
1893         int err, i;
1894         u64 msr;
1895
1896         err = rdmsrl_safe(MSR_PLATFORM_INFO, base_freq);
1897         if (err)
1898                 return false;
1899
1900         *base_freq = (*base_freq >> 8) & 0xFF;      /* max P state */
1901
1902         err = rdmsrl_safe(MSR_TURBO_RATIO_LIMIT, &msr);
1903         if (err)
1904                 return false;
1905
1906         fratio = (msr >> 8) & 0xFF;
1907         i = 16;
1908         found = 0;
1909         do {
1910                 if (found >= num_delta_fratio) {
1911                         *turbo_freq = fratio;
1912                         return true;
1913                 }
1914
1915                 delta_fratio = (msr >> (i + 5)) & 0x7;
1916
1917                 if (delta_fratio) {
1918                         found += 1;
1919                         fratio -= delta_fratio;
1920                 }
1921
1922                 i += 8;
1923         } while (i < 64);
1924
1925         return true;
1926 }
1927
1928 static bool skx_set_max_freq_ratio(u64 *base_freq, u64 *turbo_freq, int size)
1929 {
1930         u64 ratios, counts;
1931         u32 group_size;
1932         int err, i;
1933
1934         err = rdmsrl_safe(MSR_PLATFORM_INFO, base_freq);
1935         if (err)
1936                 return false;
1937
1938         *base_freq = (*base_freq >> 8) & 0xFF;      /* max P state */
1939
1940         err = rdmsrl_safe(MSR_TURBO_RATIO_LIMIT, &ratios);
1941         if (err)
1942                 return false;
1943
1944         err = rdmsrl_safe(MSR_TURBO_RATIO_LIMIT1, &counts);
1945         if (err)
1946                 return false;
1947
1948         for (i = 0; i < 64; i += 8) {
1949                 group_size = (counts >> i) & 0xFF;
1950                 if (group_size >= size) {
1951                         *turbo_freq = (ratios >> i) & 0xFF;
1952                         return true;
1953                 }
1954         }
1955
1956         return false;
1957 }
1958
1959 static bool core_set_max_freq_ratio(u64 *base_freq, u64 *turbo_freq)
1960 {
1961         u64 msr;
1962         int err;
1963
1964         err = rdmsrl_safe(MSR_PLATFORM_INFO, base_freq);
1965         if (err)
1966                 return false;
1967
1968         err = rdmsrl_safe(MSR_TURBO_RATIO_LIMIT, &msr);
1969         if (err)
1970                 return false;
1971
1972         *base_freq = (*base_freq >> 8) & 0xFF;    /* max P state */
1973         *turbo_freq = (msr >> 24) & 0xFF;         /* 4C turbo    */
1974
1975         /* The CPU may have less than 4 cores */
1976         if (!*turbo_freq)
1977                 *turbo_freq = msr & 0xFF;         /* 1C turbo    */
1978
1979         return true;
1980 }
1981
1982 static bool intel_set_max_freq_ratio(void)
1983 {
1984         u64 base_freq, turbo_freq;
1985         u64 turbo_ratio;
1986
1987         if (slv_set_max_freq_ratio(&base_freq, &turbo_freq))
1988                 goto out;
1989
1990         if (x86_match_cpu(has_glm_turbo_ratio_limits) &&
1991             skx_set_max_freq_ratio(&base_freq, &turbo_freq, 1))
1992                 goto out;
1993
1994         if (x86_match_cpu(has_knl_turbo_ratio_limits) &&
1995             knl_set_max_freq_ratio(&base_freq, &turbo_freq, 1))
1996                 goto out;
1997
1998         if (x86_match_cpu(has_skx_turbo_ratio_limits) &&
1999             skx_set_max_freq_ratio(&base_freq, &turbo_freq, 4))
2000                 goto out;
2001
2002         if (core_set_max_freq_ratio(&base_freq, &turbo_freq))
2003                 goto out;
2004
2005         return false;
2006
2007 out:
2008         /*
2009          * Some hypervisors advertise X86_FEATURE_APERFMPERF
2010          * but then fill all MSR's with zeroes.
2011          * Some CPUs have turbo boost but don't declare any turbo ratio
2012          * in MSR_TURBO_RATIO_LIMIT.
2013          */
2014         if (!base_freq || !turbo_freq) {
2015                 pr_debug("Couldn't determine cpu base or turbo frequency, necessary for scale-invariant accounting.\n");
2016                 return false;
2017         }
2018
2019         turbo_ratio = div_u64(turbo_freq * SCHED_CAPACITY_SCALE, base_freq);
2020         if (!turbo_ratio) {
2021                 pr_debug("Non-zero turbo and base frequencies led to a 0 ratio.\n");
2022                 return false;
2023         }
2024
2025         arch_turbo_freq_ratio = turbo_ratio;
2026         arch_set_max_freq_ratio(turbo_disabled());
2027
2028         return true;
2029 }
2030
2031 #ifdef CONFIG_ACPI_CPPC_LIB
2032 static bool amd_set_max_freq_ratio(void)
2033 {
2034         struct cppc_perf_caps perf_caps;
2035         u64 highest_perf, nominal_perf;
2036         u64 perf_ratio;
2037         int rc;
2038
2039         rc = cppc_get_perf_caps(0, &perf_caps);
2040         if (rc) {
2041                 pr_debug("Could not retrieve perf counters (%d)\n", rc);
2042                 return false;
2043         }
2044
2045         highest_perf = amd_get_highest_perf();
2046         nominal_perf = perf_caps.nominal_perf;
2047
2048         if (!highest_perf || !nominal_perf) {
2049                 pr_debug("Could not retrieve highest or nominal performance\n");
2050                 return false;
2051         }
2052
2053         perf_ratio = div_u64(highest_perf * SCHED_CAPACITY_SCALE, nominal_perf);
2054         /* midpoint between max_boost and max_P */
2055         perf_ratio = (perf_ratio + SCHED_CAPACITY_SCALE) >> 1;
2056         if (!perf_ratio) {
2057                 pr_debug("Non-zero highest/nominal perf values led to a 0 ratio\n");
2058                 return false;
2059         }
2060
2061         arch_turbo_freq_ratio = perf_ratio;
2062         arch_set_max_freq_ratio(false);
2063
2064         return true;
2065 }
2066 #else
2067 static bool amd_set_max_freq_ratio(void)
2068 {
2069         return false;
2070 }
2071 #endif
2072
2073 static void init_counter_refs(void)
2074 {
2075         u64 aperf, mperf;
2076
2077         rdmsrl(MSR_IA32_APERF, aperf);
2078         rdmsrl(MSR_IA32_MPERF, mperf);
2079
2080         this_cpu_write(arch_prev_aperf, aperf);
2081         this_cpu_write(arch_prev_mperf, mperf);
2082 }
2083
2084 #ifdef CONFIG_PM_SLEEP
2085 static struct syscore_ops freq_invariance_syscore_ops = {
2086         .resume = init_counter_refs,
2087 };
2088
2089 static void register_freq_invariance_syscore_ops(void)
2090 {
2091         /* Bail out if registered already. */
2092         if (freq_invariance_syscore_ops.node.prev)
2093                 return;
2094
2095         register_syscore_ops(&freq_invariance_syscore_ops);
2096 }
2097 #else
2098 static inline void register_freq_invariance_syscore_ops(void) {}
2099 #endif
2100
2101 static void init_freq_invariance(bool secondary, bool cppc_ready)
2102 {
2103         bool ret = false;
2104
2105         if (!boot_cpu_has(X86_FEATURE_APERFMPERF))
2106                 return;
2107
2108         if (secondary) {
2109                 if (static_branch_likely(&arch_scale_freq_key)) {
2110                         init_counter_refs();
2111                 }
2112                 return;
2113         }
2114
2115         if (boot_cpu_data.x86_vendor == X86_VENDOR_INTEL)
2116                 ret = intel_set_max_freq_ratio();
2117         else if (boot_cpu_data.x86_vendor == X86_VENDOR_AMD) {
2118                 if (!cppc_ready) {
2119                         return;
2120                 }
2121                 ret = amd_set_max_freq_ratio();
2122         }
2123
2124         if (ret) {
2125                 init_counter_refs();
2126                 static_branch_enable(&arch_scale_freq_key);
2127                 register_freq_invariance_syscore_ops();
2128                 pr_info("Estimated ratio of average max frequency by base frequency (times 1024): %llu\n", arch_max_freq_ratio);
2129         } else {
2130                 pr_debug("Couldn't determine max cpu frequency, necessary for scale-invariant accounting.\n");
2131         }
2132 }
2133
2134 #ifdef CONFIG_ACPI_CPPC_LIB
2135 static DEFINE_MUTEX(freq_invariance_lock);
2136
2137 void init_freq_invariance_cppc(void)
2138 {
2139         static bool secondary;
2140
2141         mutex_lock(&freq_invariance_lock);
2142
2143         init_freq_invariance(secondary, true);
2144         secondary = true;
2145
2146         mutex_unlock(&freq_invariance_lock);
2147 }
2148 #endif
2149
2150 static void disable_freq_invariance_workfn(struct work_struct *work)
2151 {
2152         static_branch_disable(&arch_scale_freq_key);
2153 }
2154
2155 static DECLARE_WORK(disable_freq_invariance_work,
2156                     disable_freq_invariance_workfn);
2157
2158 DEFINE_PER_CPU(unsigned long, arch_freq_scale) = SCHED_CAPACITY_SCALE;
2159
2160 void arch_scale_freq_tick(void)
2161 {
2162         u64 freq_scale = SCHED_CAPACITY_SCALE;
2163         u64 aperf, mperf;
2164         u64 acnt, mcnt;
2165
2166         if (!arch_scale_freq_invariant())
2167                 return;
2168
2169         rdmsrl(MSR_IA32_APERF, aperf);
2170         rdmsrl(MSR_IA32_MPERF, mperf);
2171
2172         acnt = aperf - this_cpu_read(arch_prev_aperf);
2173         mcnt = mperf - this_cpu_read(arch_prev_mperf);
2174
2175         this_cpu_write(arch_prev_aperf, aperf);
2176         this_cpu_write(arch_prev_mperf, mperf);
2177
2178         if (check_shl_overflow(acnt, 2*SCHED_CAPACITY_SHIFT, &acnt))
2179                 goto error;
2180
2181         if (check_mul_overflow(mcnt, arch_max_freq_ratio, &mcnt) || !mcnt)
2182                 goto error;
2183
2184         freq_scale = div64_u64(acnt, mcnt);
2185         if (!freq_scale)
2186                 goto error;
2187
2188         if (freq_scale > SCHED_CAPACITY_SCALE)
2189                 freq_scale = SCHED_CAPACITY_SCALE;
2190
2191         this_cpu_write(arch_freq_scale, freq_scale);
2192         return;
2193
2194 error:
2195         pr_warn("Scheduler frequency invariance went wobbly, disabling!\n");
2196         schedule_work(&disable_freq_invariance_work);
2197 }
2198 #else
2199 static inline void init_freq_invariance(bool secondary, bool cppc_ready)
2200 {
2201 }
2202 #endif /* CONFIG_X86_64 */