arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/module.h>
  47 #include <linux/sched.h>
  48 #include <linux/percpu.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/err.h>
  51 #include <linux/nmi.h>
  52 #include <linux/tboot.h>
  53 #include <linux/stackprotector.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56
  57 #include <asm/acpi.h>
  58 #include <asm/desc.h>
  59 #include <asm/nmi.h>
  60 #include <asm/irq.h>
  61 #include <asm/idle.h>
  62 #include <asm/realmode.h>
  63 #include <asm/cpu.h>
  64 #include <asm/numa.h>
  65 #include <asm/pgtable.h>
  66 #include <asm/tlbflush.h>
  67 #include <asm/mtrr.h>
  68 #include <asm/mwait.h>
  69 #include <asm/apic.h>
  70 #include <asm/io_apic.h>
  71 #include <asm/i387.h>
  72 #include <asm/fpu-internal.h>
  73 #include <asm/setup.h>
  74 #include <asm/uv/uv.h>
  75 #include <linux/mc146818rtc.h>
  76 #include <asm/smpboot_hooks.h>
  77 #include <asm/i8259.h>
  78 #include <asm/realmode.h>
  79 #include <asm/misc.h>
  80
  81 /* State of each CPU */
  82 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  83
  84 /* Number of siblings per CPU package */
  85 int smp_num_siblings = 1;
  86 EXPORT_SYMBOL(smp_num_siblings);
  87
  88 /* Last level cache ID of each logical CPU */
  89 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
  90
  91 /* representing HT siblings of each logical CPU */
  92 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  93 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  94
  95 /* representing HT and core siblings of each logical CPU */
  96 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  97 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  98
  99 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
 100
 101 /* Per CPU bogomips and other parameters */
 102 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 103 EXPORT_PER_CPU_SYMBOL(cpu_info);
 104
 105 atomic_t init_deasserted;
 106
 107 /*
 108  * Report back to the Boot Processor during boot time or to the caller processor
 109  * during CPU online.
 110  */
 111 static void smp_callin(void)
 112 {
 113         int cpuid, phys_id;
 114         unsigned long timeout;
 115
 116         /*
 117          * If waken up by an INIT in an 82489DX configuration
 118          * we may get here before an INIT-deassert IPI reaches
 119          * our local APIC.  We have to wait for the IPI or we'll
 120          * lock up on an APIC access.
 121          *
 122          * Since CPU0 is not wakened up by INIT, it doesn't wait for the IPI.
 123          */
 124         cpuid = smp_processor_id();
 125         if (apic->wait_for_init_deassert && cpuid != 0)
 126                 apic->wait_for_init_deassert(&init_deasserted);
 127
 128         /*
 129          * (This works even if the APIC is not enabled.)
 130          */
 131         phys_id = read_apic_id();
 132         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 133                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 134                                         phys_id, cpuid);
 135         }
 136         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 137
 138         /*
 139          * STARTUP IPIs are fragile beasts as they might sometimes
 140          * trigger some glue motherboard logic. Complete APIC bus
 141          * silence for 1 second, this overestimates the time the
 142          * boot CPU is spending to send the up to 2 STARTUP IPIs
 143          * by a factor of two. This should be enough.
 144          */
 145
 146         /*
 147          * Waiting 2s total for startup (udelay is not yet working)
 148          */
 149         timeout = jiffies + 2*HZ;
 150         while (time_before(jiffies, timeout)) {
 151                 /*
 152                  * Has the boot CPU finished it's STARTUP sequence?
 153                  */
 154                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 155                         break;
 156                 cpu_relax();
 157         }
 158
 159         if (!time_before(jiffies, timeout)) {
 160                 panic("%s: CPU%d started up but did not get a callout!\n",
 161                       __func__, cpuid);
 162         }
 163
 164         /*
 165          * the boot CPU has finished the init stage and is spinning
 166          * on callin_map until we finish. We are free to set up this
 167          * CPU, first the APIC. (this is probably redundant on most
 168          * boards)
 169          */
 170
 171         pr_debug("CALLIN, before setup_local_APIC()\n");
 172         if (apic->smp_callin_clear_local_apic)
 173                 apic->smp_callin_clear_local_apic();
 174         setup_local_APIC();
 175         end_local_APIC_setup();
 176
 177         /*
 178          * Need to setup vector mappings before we enable interrupts.
 179          */
 180         setup_vector_irq(smp_processor_id());
 181
 182         /*
 183          * Save our processor parameters. Note: this information
 184          * is needed for clock calibration.
 185          */
 186         smp_store_cpu_info(cpuid);
 187
 188         /*
 189          * Get our bogomips.
 190          * Update loops_per_jiffy in cpu_data. Previous call to
 191          * smp_store_cpu_info() stored a value that is close but not as
 192          * accurate as the value just calculated.
 193          */
 194         calibrate_delay();
 195         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 196         pr_debug("Stack at about %p\n", &cpuid);
 197
 198         /*
 199          * This must be done before setting cpu_online_mask
 200          * or calling notify_cpu_starting.
 201          */
 202         set_cpu_sibling_map(raw_smp_processor_id());
 203         wmb();
 204
 205         notify_cpu_starting(cpuid);
 206
 207         /*
 208          * Allow the master to continue.
 209          */
 210         cpumask_set_cpu(cpuid, cpu_callin_mask);
 211 }
 212
 213 static int cpu0_logical_apicid;
 214 static int enable_start_cpu0;
 215 /*
 216  * Activate a secondary processor.
 217  */
 218 static void notrace start_secondary(void *unused)
 219 {
 220         /*
 221          * Don't put *anything* before cpu_init(), SMP booting is too
 222          * fragile that we want to limit the things done here to the
 223          * most necessary things.
 224          */
 225         cpu_init();
 226         x86_cpuinit.early_percpu_clock_init();
 227         preempt_disable();
 228         smp_callin();
 229
 230         enable_start_cpu0 = 0;
 231
 232 #ifdef CONFIG_X86_32
 233         /* switch away from the initial page table */
 234         load_cr3(swapper_pg_dir);
 235         __flush_tlb_all();
 236 #endif
 237
 238         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 239         barrier();
 240         /*
 241          * Check TSC synchronization with the BP:
 242          */
 243         check_tsc_sync_target();
 244
 245         /*
 246          * Enable the espfix hack for this CPU
 247          */
 248 #ifdef CONFIG_X86_ESPFIX64
 249         init_espfix_ap();
 250 #endif
 251
 252         /*
 253          * We need to hold vector_lock so there the set of online cpus
 254          * does not change while we are assigning vectors to cpus.  Holding
 255          * this lock ensures we don't half assign or remove an irq from a cpu.
 256          */
 257         lock_vector_lock();
 258         set_cpu_online(smp_processor_id(), true);
 259         unlock_vector_lock();
 260         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 261         x86_platform.nmi_init();
 262
 263         /* enable local interrupts */
 264         local_irq_enable();
 265
 266         /* to prevent fake stack check failure in clock setup */
 267         boot_init_stack_canary();
 268
 269         x86_cpuinit.setup_percpu_clockev();
 270
 271         wmb();
 272         cpu_startup_entry(CPUHP_ONLINE);
 273 }
 274
 275 void __init smp_store_boot_cpu_info(void)
 276 {
 277         int id = 0; /* CPU 0 */
 278         struct cpuinfo_x86 *c = &cpu_data(id);
 279
 280         *c = boot_cpu_data;
 281         c->cpu_index = id;
 282 }
 283
 284 /*
 285  * The bootstrap kernel entry code has set these up. Save them for
 286  * a given CPU
 287  */
 288 void smp_store_cpu_info(int id)
 289 {
 290         struct cpuinfo_x86 *c = &cpu_data(id);
 291
 292         *c = boot_cpu_data;
 293         c->cpu_index = id;
 294         /*
 295          * During boot time, CPU0 has this setup already. Save the info when
 296          * bringing up AP or offlined CPU0.
 297          */
 298         identify_secondary_cpu(c);
 299 }
 300
 301 static bool
 302 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 303 {
 304         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 305
 306         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 307                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 308                 "[node: %d != %d]. Ignoring dependency.\n",
 309                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 310 }
 311
 312 #define link_mask(_m, c1, c2)                                           \
 313 do {                                                                    \
 314         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 315         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 316 } while (0)
 317
 318 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 319 {
 320         if (cpu_has_topoext) {
 321                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 322
 323                 if (c->phys_proc_id == o->phys_proc_id &&
 324                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 325                     c->compute_unit_id == o->compute_unit_id)
 326                         return topology_sane(c, o, "smt");
 327
 328         } else if (c->phys_proc_id == o->phys_proc_id &&
 329                    c->cpu_core_id == o->cpu_core_id) {
 330                 return topology_sane(c, o, "smt");
 331         }
 332
 333         return false;
 334 }
 335
 336 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 337 {
 338         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 339
 340         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 341             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 342                 return topology_sane(c, o, "llc");
 343
 344         return false;
 345 }
 346
 347 static bool match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 348 {
 349         if (c->phys_proc_id == o->phys_proc_id) {
 350                 if (cpu_has(c, X86_FEATURE_AMD_DCM))
 351                         return true;
 352
 353                 return topology_sane(c, o, "mc");
 354         }
 355         return false;
 356 }
 357
 358 void set_cpu_sibling_map(int cpu)
 359 {
 360         bool has_smt = smp_num_siblings > 1;
 361         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 362         struct cpuinfo_x86 *c = &cpu_data(cpu);
 363         struct cpuinfo_x86 *o;
 364         int i;
 365
 366         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 367
 368         if (!has_mp) {
 369                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 370                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 371                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 372                 c->booted_cores = 1;
 373                 return;
 374         }
 375
 376         for_each_cpu(i, cpu_sibling_setup_mask) {
 377                 o = &cpu_data(i);
 378
 379                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 380                         link_mask(sibling, cpu, i);
 381
 382                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 383                         link_mask(llc_shared, cpu, i);
 384
 385         }
 386
 387         /*
 388          * This needs a separate iteration over the cpus because we rely on all
 389          * cpu_sibling_mask links to be set-up.
 390          */
 391         for_each_cpu(i, cpu_sibling_setup_mask) {
 392                 o = &cpu_data(i);
 393
 394                 if ((i == cpu) || (has_mp && match_mc(c, o))) {
 395                         link_mask(core, cpu, i);
 396
 397                         /*
 398                          *  Does this new cpu bringup a new core?
 399                          */
 400                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 401                                 /*
 402                                  * for each core in package, increment
 403                                  * the booted_cores for this new cpu
 404                                  */
 405                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 406                                         c->booted_cores++;
 407                                 /*
 408                                  * increment the core count for all
 409                                  * the other cpus in this package
 410                                  */
 411                                 if (i != cpu)
 412                                         cpu_data(i).booted_cores++;
 413                         } else if (i != cpu && !c->booted_cores)
 414                                 c->booted_cores = cpu_data(i).booted_cores;
 415                 }
 416         }
 417 }
 418
 419 /* maps the cpu to the sched domain representing multi-core */
 420 const struct cpumask *cpu_coregroup_mask(int cpu)
 421 {
 422         return cpu_llc_shared_mask(cpu);
 423 }
 424
 425 static void impress_friends(void)
 426 {
 427         int cpu;
 428         unsigned long bogosum = 0;
 429         /*
 430          * Allow the user to impress friends.
 431          */
 432         pr_debug("Before bogomips\n");
 433         for_each_possible_cpu(cpu)
 434                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 435                         bogosum += cpu_data(cpu).loops_per_jiffy;
 436         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 437                 num_online_cpus(),
 438                 bogosum/(500000/HZ),
 439                 (bogosum/(5000/HZ))%100);
 440
 441         pr_debug("Before bogocount - setting activated=1\n");
 442 }
 443
 444 void __inquire_remote_apic(int apicid)
 445 {
 446         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 447         const char * const names[] = { "ID", "VERSION", "SPIV" };
 448         int timeout;
 449         u32 status;
 450
 451         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 452
 453         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 454                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 455
 456                 /*
 457                  * Wait for idle.
 458                  */
 459                 status = safe_apic_wait_icr_idle();
 460                 if (status)
 461                         pr_cont("a previous APIC delivery may have failed\n");
 462
 463                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 464
 465                 timeout = 0;
 466                 do {
 467                         udelay(100);
 468                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 469                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 470
 471                 switch (status) {
 472                 case APIC_ICR_RR_VALID:
 473                         status = apic_read(APIC_RRR);
 474                         pr_cont("%08x\n", status);
 475                         break;
 476                 default:
 477                         pr_cont("failed\n");
 478                 }
 479         }
 480 }
 481
 482 /*
 483  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 484  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 485  * won't ... remember to clear down the APIC, etc later.
 486  */
 487 int
 488 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 489 {
 490         unsigned long send_status, accept_status = 0;
 491         int maxlvt;
 492
 493         /* Target chip */
 494         /* Boot on the stack */
 495         /* Kick the second */
 496         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 497
 498         pr_debug("Waiting for send to finish...\n");
 499         send_status = safe_apic_wait_icr_idle();
 500
 501         /*
 502          * Give the other CPU some time to accept the IPI.
 503          */
 504         udelay(200);
 505         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 506                 maxlvt = lapic_get_maxlvt();
 507                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 508                         apic_write(APIC_ESR, 0);
 509                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 510         }
 511         pr_debug("NMI sent\n");
 512
 513         if (send_status)
 514                 pr_err("APIC never delivered???\n");
 515         if (accept_status)
 516                 pr_err("APIC delivery error (%lx)\n", accept_status);
 517
 518         return (send_status | accept_status);
 519 }
 520
 521 static int
 522 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 523 {
 524         unsigned long send_status, accept_status = 0;
 525         int maxlvt, num_starts, j;
 526
 527         maxlvt = lapic_get_maxlvt();
 528
 529         /*
 530          * Be paranoid about clearing APIC errors.
 531          */
 532         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 533                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 534                         apic_write(APIC_ESR, 0);
 535                 apic_read(APIC_ESR);
 536         }
 537
 538         pr_debug("Asserting INIT\n");
 539
 540         /*
 541          * Turn INIT on target chip
 542          */
 543         /*
 544          * Send IPI
 545          */
 546         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 547                        phys_apicid);
 548
 549         pr_debug("Waiting for send to finish...\n");
 550         send_status = safe_apic_wait_icr_idle();
 551
 552         mdelay(10);
 553
 554         pr_debug("Deasserting INIT\n");
 555
 556         /* Target chip */
 557         /* Send IPI */
 558         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 559
 560         pr_debug("Waiting for send to finish...\n");
 561         send_status = safe_apic_wait_icr_idle();
 562
 563         mb();
 564         atomic_set(&init_deasserted, 1);
 565
 566         /*
 567          * Should we send STARTUP IPIs ?
 568          *
 569          * Determine this based on the APIC version.
 570          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 571          */
 572         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 573                 num_starts = 2;
 574         else
 575                 num_starts = 0;
 576
 577         /*
 578          * Paravirt / VMI wants a startup IPI hook here to set up the
 579          * target processor state.
 580          */
 581         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 582                          stack_start);
 583
 584         /*
 585          * Run STARTUP IPI loop.
 586          */
 587         pr_debug("#startup loops: %d\n", num_starts);
 588
 589         for (j = 1; j <= num_starts; j++) {
 590                 pr_debug("Sending STARTUP #%d\n", j);
 591                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 592                         apic_write(APIC_ESR, 0);
 593                 apic_read(APIC_ESR);
 594                 pr_debug("After apic_write\n");
 595
 596                 /*
 597                  * STARTUP IPI
 598                  */
 599
 600                 /* Target chip */
 601                 /* Boot on the stack */
 602                 /* Kick the second */
 603                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 604                                phys_apicid);
 605
 606                 /*
 607                  * Give the other CPU some time to accept the IPI.
 608                  */
 609                 udelay(300);
 610
 611                 pr_debug("Startup point 1\n");
 612
 613                 pr_debug("Waiting for send to finish...\n");
 614                 send_status = safe_apic_wait_icr_idle();
 615
 616                 /*
 617                  * Give the other CPU some time to accept the IPI.
 618                  */
 619                 udelay(200);
 620                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 621                         apic_write(APIC_ESR, 0);
 622                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 623                 if (send_status || accept_status)
 624                         break;
 625         }
 626         pr_debug("After Startup\n");
 627
 628         if (send_status)
 629                 pr_err("APIC never delivered???\n");
 630         if (accept_status)
 631                 pr_err("APIC delivery error (%lx)\n", accept_status);
 632
 633         return (send_status | accept_status);
 634 }
 635
 636 void smp_announce(void)
 637 {
 638         int num_nodes = num_online_nodes();
 639
 640         printk(KERN_INFO "x86: Booted up %d node%s, %d CPUs\n",
 641                num_nodes, (num_nodes > 1 ? "s" : ""), num_online_cpus());
 642 }
 643
 644 /* reduce the number of lines printed when booting a large cpu count system */
 645 static void announce_cpu(int cpu, int apicid)
 646 {
 647         static int current_node = -1;
 648         int node = early_cpu_to_node(cpu);
 649         static int width, node_width;
 650
 651         if (!width)
 652                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 653
 654         if (!node_width)
 655                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 656
 657         if (cpu == 1)
 658                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 659
 660         if (system_state == SYSTEM_BOOTING) {
 661                 if (node != current_node) {
 662                         if (current_node > (-1))
 663                                 pr_cont("\n");
 664                         current_node = node;
 665
 666                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 667                                node_width - num_digits(node), " ", node);
 668                 }
 669
 670                 /* Add padding for the BSP */
 671                 if (cpu == 1)
 672                         pr_cont("%*s", width + 1, " ");
 673
 674                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 675
 676         } else
 677                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 678                         node, cpu, apicid);
 679 }
 680
 681 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 682 {
 683         int cpu;
 684
 685         cpu = smp_processor_id();
 686         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 687                 return NMI_HANDLED;
 688
 689         return NMI_DONE;
 690 }
 691
 692 /*
 693  * Wake up AP by INIT, INIT, STARTUP sequence.
 694  *
 695  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 696  * boot-strap code which is not a desired behavior for waking up BSP. To
 697  * void the boot-strap code, wake up CPU0 by NMI instead.
 698  *
 699  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 700  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 701  * We'll change this code in the future to wake up hard offlined CPU0 if
 702  * real platform and request are available.
 703  */
 704 static int
 705 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 706                int *cpu0_nmi_registered)
 707 {
 708         int id;
 709         int boot_error;
 710
 711         /*
 712          * Wake up AP by INIT, INIT, STARTUP sequence.
 713          */
 714         if (cpu)
 715                 return wakeup_secondary_cpu_via_init(apicid, start_ip);
 716
 717         /*
 718          * Wake up BSP by nmi.
 719          *
 720          * Register a NMI handler to help wake up CPU0.
 721          */
 722         boot_error = register_nmi_handler(NMI_LOCAL,
 723                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 724
 725         if (!boot_error) {
 726                 enable_start_cpu0 = 1;
 727                 *cpu0_nmi_registered = 1;
 728                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 729                         id = cpu0_logical_apicid;
 730                 else
 731                         id = apicid;
 732                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 733         }
 734
 735         return boot_error;
 736 }
 737
 738 /*
 739  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 740  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 741  * Returns zero if CPU booted OK, else error code from
 742  * ->wakeup_secondary_cpu.
 743  */
 744 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 745 {
 746         volatile u32 *trampoline_status =
 747                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 748         /* start_ip had better be page-aligned! */
 749         unsigned long start_ip = real_mode_header->trampoline_start;
 750
 751         unsigned long boot_error = 0;
 752         int timeout;
 753         int cpu0_nmi_registered = 0;
 754
 755         /* Just in case we booted with a single CPU. */
 756         alternatives_enable_smp();
 757
 758         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 759                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 760         per_cpu(current_task, cpu) = idle;
 761
 762 #ifdef CONFIG_X86_32
 763         /* Stack for startup_32 can be just as for start_secondary onwards */
 764         irq_ctx_init(cpu);
 765 #else
 766         clear_tsk_thread_flag(idle, TIF_FORK);
 767         initial_gs = per_cpu_offset(cpu);
 768         per_cpu(kernel_stack, cpu) =
 769                 (unsigned long)task_stack_page(idle) -
 770                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 771 #endif
 772         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 773         initial_code = (unsigned long)start_secondary;
 774         stack_start  = idle->thread.sp;
 775
 776         /* So we see what's up */
 777         announce_cpu(cpu, apicid);
 778
 779         /*
 780          * This grunge runs the startup process for
 781          * the targeted processor.
 782          */
 783
 784         atomic_set(&init_deasserted, 0);
 785
 786         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 787
 788                 pr_debug("Setting warm reset code and vector.\n");
 789
 790                 smpboot_setup_warm_reset_vector(start_ip);
 791                 /*
 792                  * Be paranoid about clearing APIC errors.
 793                 */
 794                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 795                         apic_write(APIC_ESR, 0);
 796                         apic_read(APIC_ESR);
 797                 }
 798         }
 799
 800         /*
 801          * Wake up a CPU in difference cases:
 802          * - Use the method in the APIC driver if it's defined
 803          * Otherwise,
 804          * - Use an INIT boot APIC message for APs or NMI for BSP.
 805          */
 806         if (apic->wakeup_secondary_cpu)
 807                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 808         else
 809                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
 810                                                      &cpu0_nmi_registered);
 811
 812         if (!boot_error) {
 813                 /*
 814                  * allow APs to start initializing.
 815                  */
 816                 pr_debug("Before Callout %d\n", cpu);
 817                 cpumask_set_cpu(cpu, cpu_callout_mask);
 818                 pr_debug("After Callout %d\n", cpu);
 819
 820                 /*
 821                  * Wait 5s total for a response
 822                  */
 823                 for (timeout = 0; timeout < 50000; timeout++) {
 824                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 825                                 break;  /* It has booted */
 826                         udelay(100);
 827                         /*
 828                          * Allow other tasks to run while we wait for the
 829                          * AP to come online. This also gives a chance
 830                          * for the MTRR work(triggered by the AP coming online)
 831                          * to be completed in the stop machine context.
 832                          */
 833                         schedule();
 834                 }
 835
 836                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 837                         print_cpu_msr(&cpu_data(cpu));
 838                         pr_debug("CPU%d: has booted.\n", cpu);
 839                 } else {
 840                         boot_error = 1;
 841                         if (*trampoline_status == 0xA5A5A5A5)
 842                                 /* trampoline started but...? */
 843                                 pr_err("CPU%d: Stuck ??\n", cpu);
 844                         else
 845                                 /* trampoline code not run */
 846                                 pr_err("CPU%d: Not responding\n", cpu);
 847                         if (apic->inquire_remote_apic)
 848                                 apic->inquire_remote_apic(apicid);
 849                 }
 850         }
 851
 852         if (boot_error) {
 853                 /* Try to put things back the way they were before ... */
 854                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 855
 856                 /* was set by do_boot_cpu() */
 857                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 858
 859                 /* was set by cpu_init() */
 860                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 861
 862                 set_cpu_present(cpu, false);
 863                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 864         }
 865
 866         /* mark "stuck" area as not stuck */
 867         *trampoline_status = 0;
 868
 869         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 870                 /*
 871                  * Cleanup possible dangling ends...
 872                  */
 873                 smpboot_restore_warm_reset_vector();
 874         }
 875         /*
 876          * Clean up the nmi handler. Do this after the callin and callout sync
 877          * to avoid impact of possible long unregister time.
 878          */
 879         if (cpu0_nmi_registered)
 880                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
 881
 882         return boot_error;
 883 }
 884
 885 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 886 {
 887         int apicid = apic->cpu_present_to_apicid(cpu);
 888         unsigned long flags;
 889         int err;
 890
 891         WARN_ON(irqs_disabled());
 892
 893         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 894
 895         if (apicid == BAD_APICID ||
 896             !physid_isset(apicid, phys_cpu_present_map) ||
 897             !apic->apic_id_valid(apicid)) {
 898                 pr_err("%s: bad cpu %d\n", __func__, cpu);
 899                 return -EINVAL;
 900         }
 901
 902         /*
 903          * Already booted CPU?
 904          */
 905         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 906                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 907                 return -ENOSYS;
 908         }
 909
 910         /*
 911          * Save current MTRR state in case it was changed since early boot
 912          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 913          */
 914         mtrr_save_state();
 915
 916         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 917
 918         /* the FPU context is blank, nobody can own it */
 919         __cpu_disable_lazy_restore(cpu);
 920
 921         err = do_boot_cpu(apicid, cpu, tidle);
 922         if (err) {
 923                 pr_debug("do_boot_cpu failed %d\n", err);
 924                 return -EIO;
 925         }
 926
 927         /*
 928          * Check TSC synchronization with the AP (keep irqs disabled
 929          * while doing so):
 930          */
 931         local_irq_save(flags);
 932         check_tsc_sync_source(cpu);
 933         local_irq_restore(flags);
 934
 935         while (!cpu_online(cpu)) {
 936                 cpu_relax();
 937                 touch_nmi_watchdog();
 938         }
 939
 940         return 0;
 941 }
 942
 943 /**
 944  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 945  */
 946 void arch_disable_smp_support(void)
 947 {
 948         disable_ioapic_support();
 949 }
 950
 951 /*
 952  * Fall back to non SMP mode after errors.
 953  *
 954  * RED-PEN audit/test this more. I bet there is more state messed up here.
 955  */
 956 static __init void disable_smp(void)
 957 {
 958         init_cpu_present(cpumask_of(0));
 959         init_cpu_possible(cpumask_of(0));
 960         smpboot_clear_io_apic_irqs();
 961
 962         if (smp_found_config)
 963                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 964         else
 965                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 966         cpumask_set_cpu(0, cpu_sibling_mask(0));
 967         cpumask_set_cpu(0, cpu_core_mask(0));
 968 }
 969
 970 /*
 971  * Various sanity checks.
 972  */
 973 static int __init smp_sanity_check(unsigned max_cpus)
 974 {
 975         preempt_disable();
 976
 977 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 978         if (def_to_bigsmp && nr_cpu_ids > 8) {
 979                 unsigned int cpu;
 980                 unsigned nr;
 981
 982                 pr_warn("More than 8 CPUs detected - skipping them\n"
 983                         "Use CONFIG_X86_BIGSMP\n");
 984
 985                 nr = 0;
 986                 for_each_present_cpu(cpu) {
 987                         if (nr >= 8)
 988                                 set_cpu_present(cpu, false);
 989                         nr++;
 990                 }
 991
 992                 nr = 0;
 993                 for_each_possible_cpu(cpu) {
 994                         if (nr >= 8)
 995                                 set_cpu_possible(cpu, false);
 996                         nr++;
 997                 }
 998
 999                 nr_cpu_ids = 8;
1000         }
1001 #endif
1002
1003         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1004                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1005                         hard_smp_processor_id());
1006
1007                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1008         }
1009
1010         /*
1011          * If we couldn't find an SMP configuration at boot time,
1012          * get out of here now!
1013          */
1014         if (!smp_found_config && !acpi_lapic) {
1015                 preempt_enable();
1016                 pr_notice("SMP motherboard not detected\n");
1017                 disable_smp();
1018                 if (APIC_init_uniprocessor())
1019                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1020                 return -1;
1021         }
1022
1023         /*
1024          * Should not be necessary because the MP table should list the boot
1025          * CPU too, but we do it for the sake of robustness anyway.
1026          */
1027         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1028                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1029                           boot_cpu_physical_apicid);
1030                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1031         }
1032         preempt_enable();
1033
1034         /*
1035          * If we couldn't find a local APIC, then get out of here now!
1036          */
1037         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1038             !cpu_has_apic) {
1039                 if (!disable_apic) {
1040                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1041                                 boot_cpu_physical_apicid);
1042                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1043                 }
1044                 smpboot_clear_io_apic();
1045                 disable_ioapic_support();
1046                 return -1;
1047         }
1048
1049         verify_local_APIC();
1050
1051         /*
1052          * If SMP should be disabled, then really disable it!
1053          */
1054         if (!max_cpus) {
1055                 pr_info("SMP mode deactivated\n");
1056                 smpboot_clear_io_apic();
1057
1058                 connect_bsp_APIC();
1059                 setup_local_APIC();
1060                 bsp_end_local_APIC_setup();
1061                 return -1;
1062         }
1063
1064         return 0;
1065 }
1066
1067 static void __init smp_cpu_index_default(void)
1068 {
1069         int i;
1070         struct cpuinfo_x86 *c;
1071
1072         for_each_possible_cpu(i) {
1073                 c = &cpu_data(i);
1074                 /* mark all to hotplug */
1075                 c->cpu_index = nr_cpu_ids;
1076         }
1077 }
1078
1079 /*
1080  * Prepare for SMP bootup.  The MP table or ACPI has been read
1081  * earlier.  Just do some sanity checking here and enable APIC mode.
1082  */
1083 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1084 {
1085         unsigned int i;
1086
1087         preempt_disable();
1088         smp_cpu_index_default();
1089
1090         /*
1091          * Setup boot CPU information
1092          */
1093         smp_store_boot_cpu_info(); /* Final full version of the data */
1094         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1095         mb();
1096
1097         current_thread_info()->cpu = 0;  /* needed? */
1098         for_each_possible_cpu(i) {
1099                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1100                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1101                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1102         }
1103         set_cpu_sibling_map(0);
1104
1105
1106         if (smp_sanity_check(max_cpus) < 0) {
1107                 pr_info("SMP disabled\n");
1108                 disable_smp();
1109                 goto out;
1110         }
1111
1112         default_setup_apic_routing();
1113
1114         preempt_disable();
1115         if (read_apic_id() != boot_cpu_physical_apicid) {
1116                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1117                      read_apic_id(), boot_cpu_physical_apicid);
1118                 /* Or can we switch back to PIC here? */
1119         }
1120         preempt_enable();
1121
1122         connect_bsp_APIC();
1123
1124         /*
1125          * Switch from PIC to APIC mode.
1126          */
1127         setup_local_APIC();
1128
1129         if (x2apic_mode)
1130                 cpu0_logical_apicid = apic_read(APIC_LDR);
1131         else
1132                 cpu0_logical_apicid = GET_APIC_LOGICAL_ID(apic_read(APIC_LDR));
1133
1134         /*
1135          * Enable IO APIC before setting up error vector
1136          */
1137         if (!skip_ioapic_setup && nr_ioapics)
1138                 enable_IO_APIC();
1139
1140         bsp_end_local_APIC_setup();
1141
1142         if (apic->setup_portio_remap)
1143                 apic->setup_portio_remap();
1144
1145         smpboot_setup_io_apic();
1146         /*
1147          * Set up local APIC timer on boot CPU.
1148          */
1149
1150         pr_info("CPU%d: ", 0);
1151         print_cpu_info(&cpu_data(0));
1152         x86_init.timers.setup_percpu_clockev();
1153
1154         if (is_uv_system())
1155                 uv_system_init();
1156
1157         set_mtrr_aps_delayed_init();
1158 out:
1159         preempt_enable();
1160 }
1161
1162 void arch_enable_nonboot_cpus_begin(void)
1163 {
1164         set_mtrr_aps_delayed_init();
1165 }
1166
1167 void arch_enable_nonboot_cpus_end(void)
1168 {
1169         mtrr_aps_init();
1170 }
1171
1172 /*
1173  * Early setup to make printk work.
1174  */
1175 void __init native_smp_prepare_boot_cpu(void)
1176 {
1177         int me = smp_processor_id();
1178         switch_to_new_gdt(me);
1179         /* already set me in cpu_online_mask in boot_cpu_init() */
1180         cpumask_set_cpu(me, cpu_callout_mask);
1181         per_cpu(cpu_state, me) = CPU_ONLINE;
1182 }
1183
1184 void __init native_smp_cpus_done(unsigned int max_cpus)
1185 {
1186         pr_debug("Boot done\n");
1187
1188         nmi_selftest();
1189         impress_friends();
1190 #ifdef CONFIG_X86_IO_APIC
1191         setup_ioapic_dest();
1192 #endif
1193         mtrr_aps_init();
1194 }
1195
1196 static int __initdata setup_possible_cpus = -1;
1197 static int __init _setup_possible_cpus(char *str)
1198 {
1199         get_option(&str, &setup_possible_cpus);
1200         return 0;
1201 }
1202 early_param("possible_cpus", _setup_possible_cpus);
1203
1204
1205 /*
1206  * cpu_possible_mask should be static, it cannot change as cpu's
1207  * are onlined, or offlined. The reason is per-cpu data-structures
1208  * are allocated by some modules at init time, and dont expect to
1209  * do this dynamically on cpu arrival/departure.
1210  * cpu_present_mask on the other hand can change dynamically.
1211  * In case when cpu_hotplug is not compiled, then we resort to current
1212  * behaviour, which is cpu_possible == cpu_present.
1213  * - Ashok Raj
1214  *
1215  * Three ways to find out the number of additional hotplug CPUs:
1216  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1217  * - The user can overwrite it with possible_cpus=NUM
1218  * - Otherwise don't reserve additional CPUs.
1219  * We do this because additional CPUs waste a lot of memory.
1220  * -AK
1221  */
1222 __init void prefill_possible_map(void)
1223 {
1224         int i, possible;
1225
1226         /* no processor from mptable or madt */
1227         if (!num_processors)
1228                 num_processors = 1;
1229
1230         i = setup_max_cpus ?: 1;
1231         if (setup_possible_cpus == -1) {
1232                 possible = num_processors;
1233 #ifdef CONFIG_HOTPLUG_CPU
1234                 if (setup_max_cpus)
1235                         possible += disabled_cpus;
1236 #else
1237                 if (possible > i)
1238                         possible = i;
1239 #endif
1240         } else
1241                 possible = setup_possible_cpus;
1242
1243         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1244
1245         /* nr_cpu_ids could be reduced via nr_cpus= */
1246         if (possible > nr_cpu_ids) {
1247                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1248                         possible, nr_cpu_ids);
1249                 possible = nr_cpu_ids;
1250         }
1251
1252 #ifdef CONFIG_HOTPLUG_CPU
1253         if (!setup_max_cpus)
1254 #endif
1255         if (possible > i) {
1256                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1257                         possible, setup_max_cpus);
1258                 possible = i;
1259         }
1260
1261         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1262                 possible, max_t(int, possible - num_processors, 0));
1263
1264         for (i = 0; i < possible; i++)
1265                 set_cpu_possible(i, true);
1266         for (; i < NR_CPUS; i++)
1267                 set_cpu_possible(i, false);
1268
1269         nr_cpu_ids = possible;
1270 }
1271
1272 #ifdef CONFIG_HOTPLUG_CPU
1273
1274 static void remove_siblinginfo(int cpu)
1275 {
1276         int sibling;
1277         struct cpuinfo_x86 *c = &cpu_data(cpu);
1278
1279         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1280                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1281                 /*/
1282                  * last thread sibling in this cpu core going down
1283                  */
1284                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1285                         cpu_data(sibling).booted_cores--;
1286         }
1287
1288         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1289                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1290         for_each_cpu(sibling, cpu_llc_shared_mask(cpu))
1291                 cpumask_clear_cpu(cpu, cpu_llc_shared_mask(sibling));
1292         cpumask_clear(cpu_llc_shared_mask(cpu));
1293         cpumask_clear(cpu_sibling_mask(cpu));
1294         cpumask_clear(cpu_core_mask(cpu));
1295         c->phys_proc_id = 0;
1296         c->cpu_core_id = 0;
1297         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1298 }
1299
1300 static void __ref remove_cpu_from_maps(int cpu)
1301 {
1302         set_cpu_online(cpu, false);
1303         cpumask_clear_cpu(cpu, cpu_callout_mask);
1304         cpumask_clear_cpu(cpu, cpu_callin_mask);
1305         /* was set by cpu_init() */
1306         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1307         numa_remove_cpu(cpu);
1308 }
1309
1310 void cpu_disable_common(void)
1311 {
1312         int cpu = smp_processor_id();
1313
1314         remove_siblinginfo(cpu);
1315
1316         /* It's now safe to remove this processor from the online map */
1317         lock_vector_lock();
1318         remove_cpu_from_maps(cpu);
1319         unlock_vector_lock();
1320         fixup_irqs();
1321 }
1322
1323 int native_cpu_disable(void)
1324 {
1325         int ret;
1326
1327         ret = check_irq_vectors_for_cpu_disable();
1328         if (ret)
1329                 return ret;
1330
1331         clear_local_APIC();
1332
1333         cpu_disable_common();
1334         return 0;
1335 }
1336
1337 void native_cpu_die(unsigned int cpu)
1338 {
1339         /* We don't do anything here: idle task is faking death itself. */
1340         unsigned int i;
1341
1342         for (i = 0; i < 10; i++) {
1343                 /* They ack this in play_dead by setting CPU_DEAD */
1344                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1345                         if (system_state == SYSTEM_RUNNING)
1346                                 pr_info("CPU %u is now offline\n", cpu);
1347                         return;
1348                 }
1349                 msleep(100);
1350         }
1351         pr_err("CPU %u didn't die...\n", cpu);
1352 }
1353
1354 void play_dead_common(void)
1355 {
1356         idle_task_exit();
1357         reset_lazy_tlbstate();
1358         amd_e400_remove_cpu(raw_smp_processor_id());
1359
1360         mb();
1361         /* Ack it */
1362         __this_cpu_write(cpu_state, CPU_DEAD);
1363
1364         /*
1365          * With physical CPU hotplug, we should halt the cpu
1366          */
1367         local_irq_disable();
1368 }
1369
1370 static bool wakeup_cpu0(void)
1371 {
1372         if (smp_processor_id() == 0 && enable_start_cpu0)
1373                 return true;
1374
1375         return false;
1376 }
1377
1378 /*
1379  * We need to flush the caches before going to sleep, lest we have
1380  * dirty data in our caches when we come back up.
1381  */
1382 static inline void mwait_play_dead(void)
1383 {
1384         unsigned int eax, ebx, ecx, edx;
1385         unsigned int highest_cstate = 0;
1386         unsigned int highest_subcstate = 0;
1387         void *mwait_ptr;
1388         int i;
1389
1390         if (!this_cpu_has(X86_FEATURE_MWAIT))
1391                 return;
1392         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1393                 return;
1394         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1395                 return;
1396
1397         eax = CPUID_MWAIT_LEAF;
1398         ecx = 0;
1399         native_cpuid(&eax, &ebx, &ecx, &edx);
1400
1401         /*
1402          * eax will be 0 if EDX enumeration is not valid.
1403          * Initialized below to cstate, sub_cstate value when EDX is valid.
1404          */
1405         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1406                 eax = 0;
1407         } else {
1408                 edx >>= MWAIT_SUBSTATE_SIZE;
1409                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1410                         if (edx & MWAIT_SUBSTATE_MASK) {
1411                                 highest_cstate = i;
1412                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1413                         }
1414                 }
1415                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1416                         (highest_subcstate - 1);
1417         }
1418
1419         /*
1420          * This should be a memory location in a cache line which is
1421          * unlikely to be touched by other processors.  The actual
1422          * content is immaterial as it is not actually modified in any way.
1423          */
1424         mwait_ptr = &current_thread_info()->flags;
1425
1426         wbinvd();
1427
1428         while (1) {
1429                 /*
1430                  * The CLFLUSH is a workaround for erratum AAI65 for
1431                  * the Xeon 7400 series.  It's not clear it is actually
1432                  * needed, but it should be harmless in either case.
1433                  * The WBINVD is insufficient due to the spurious-wakeup
1434                  * case where we return around the loop.
1435                  */
1436                 mb();
1437                 clflush(mwait_ptr);
1438                 mb();
1439                 __monitor(mwait_ptr, 0, 0);
1440                 mb();
1441                 __mwait(eax, 0);
1442                 /*
1443                  * If NMI wants to wake up CPU0, start CPU0.
1444                  */
1445                 if (wakeup_cpu0())
1446                         start_cpu0();
1447         }
1448 }
1449
1450 static inline void hlt_play_dead(void)
1451 {
1452         if (__this_cpu_read(cpu_info.x86) >= 4)
1453                 wbinvd();
1454
1455         while (1) {
1456                 native_halt();
1457                 /*
1458                  * If NMI wants to wake up CPU0, start CPU0.
1459                  */
1460                 if (wakeup_cpu0())
1461                         start_cpu0();
1462         }
1463 }
1464
1465 void native_play_dead(void)
1466 {
1467         play_dead_common();
1468         tboot_shutdown(TB_SHUTDOWN_WFS);
1469
1470         mwait_play_dead();      /* Only returns on failure */
1471         if (cpuidle_play_dead())
1472                 hlt_play_dead();
1473 }
1474
1475 #else /* ... !CONFIG_HOTPLUG_CPU */
1476 int native_cpu_disable(void)
1477 {
1478         return -ENOSYS;
1479 }
1480
1481 void native_cpu_die(unsigned int cpu)
1482 {
1483         /* We said "no" in __cpu_disable */
1484         BUG();
1485 }
1486
1487 void native_play_dead(void)
1488 {
1489         BUG();
1490 }
1491
1492 #endif