arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/trampoline.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/i387.h>
  70 #include <asm/fpu-internal.h>
  71 #include <asm/setup.h>
  72 #include <asm/uv/uv.h>
  73 #include <linux/mc146818rtc.h>
  74
  75 #include <asm/smpboot_hooks.h>
  76 #include <asm/i8259.h>
  77
  78 /* State of each CPU */
  79 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  80
  81 /* Store all idle threads, this can be reused instead of creating
  82 * a new thread. Also avoids complicated thread destroy functionality
  83 * for idle threads.
  84 */
  85 #ifdef CONFIG_HOTPLUG_CPU
  86 /*
  87  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  88  * removed after init for !CONFIG_HOTPLUG_CPU.
  89  */
  90 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  91 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  92 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  93
  94 /*
  95  * We need this for trampoline_base protection from concurrent accesses when
  96  * off- and onlining cores wildly.
  97  */
  98 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  99
 100 void cpu_hotplug_driver_lock(void)
 101 {
 102         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 103 }
 104
 105 void cpu_hotplug_driver_unlock(void)
 106 {
 107         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 108 }
 109
 110 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 111 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 112 #else
 113 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 114 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 115 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 116 #endif
 117
 118 /* Number of siblings per CPU package */
 119 int smp_num_siblings = 1;
 120 EXPORT_SYMBOL(smp_num_siblings);
 121
 122 /* Last level cache ID of each logical CPU */
 123 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 124
 125 /* representing HT siblings of each logical CPU */
 126 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 127 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 128
 129 /* representing HT and core siblings of each logical CPU */
 130 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 131 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 132
 133 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 134
 135 /* Per CPU bogomips and other parameters */
 136 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 137 EXPORT_PER_CPU_SYMBOL(cpu_info);
 138
 139 atomic_t init_deasserted;
 140
 141 /*
 142  * Report back to the Boot Processor.
 143  * Running on AP.
 144  */
 145 static void __cpuinit smp_callin(void)
 146 {
 147         int cpuid, phys_id;
 148         unsigned long timeout;
 149
 150         /*
 151          * If waken up by an INIT in an 82489DX configuration
 152          * we may get here before an INIT-deassert IPI reaches
 153          * our local APIC.  We have to wait for the IPI or we'll
 154          * lock up on an APIC access.
 155          */
 156         if (apic->wait_for_init_deassert)
 157                 apic->wait_for_init_deassert(&init_deasserted);
 158
 159         /*
 160          * (This works even if the APIC is not enabled.)
 161          */
 162         phys_id = read_apic_id();
 163         cpuid = smp_processor_id();
 164         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 165                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 166                                         phys_id, cpuid);
 167         }
 168         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 169
 170         /*
 171          * STARTUP IPIs are fragile beasts as they might sometimes
 172          * trigger some glue motherboard logic. Complete APIC bus
 173          * silence for 1 second, this overestimates the time the
 174          * boot CPU is spending to send the up to 2 STARTUP IPIs
 175          * by a factor of two. This should be enough.
 176          */
 177
 178         /*
 179          * Waiting 2s total for startup (udelay is not yet working)
 180          */
 181         timeout = jiffies + 2*HZ;
 182         while (time_before(jiffies, timeout)) {
 183                 /*
 184                  * Has the boot CPU finished it's STARTUP sequence?
 185                  */
 186                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 187                         break;
 188                 cpu_relax();
 189         }
 190
 191         if (!time_before(jiffies, timeout)) {
 192                 panic("%s: CPU%d started up but did not get a callout!\n",
 193                       __func__, cpuid);
 194         }
 195
 196         /*
 197          * the boot CPU has finished the init stage and is spinning
 198          * on callin_map until we finish. We are free to set up this
 199          * CPU, first the APIC. (this is probably redundant on most
 200          * boards)
 201          */
 202
 203         pr_debug("CALLIN, before setup_local_APIC().\n");
 204         if (apic->smp_callin_clear_local_apic)
 205                 apic->smp_callin_clear_local_apic();
 206         setup_local_APIC();
 207         end_local_APIC_setup();
 208
 209         /*
 210          * Need to setup vector mappings before we enable interrupts.
 211          */
 212         setup_vector_irq(smp_processor_id());
 213
 214         /*
 215          * Save our processor parameters. Note: this information
 216          * is needed for clock calibration.
 217          */
 218         smp_store_cpu_info(cpuid);
 219
 220         /*
 221          * Get our bogomips.
 222          * Update loops_per_jiffy in cpu_data. Previous call to
 223          * smp_store_cpu_info() stored a value that is close but not as
 224          * accurate as the value just calculated.
 225          */
 226         calibrate_delay();
 227         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 228         pr_debug("Stack at about %p\n", &cpuid);
 229
 230         /*
 231          * This must be done before setting cpu_online_mask
 232          * or calling notify_cpu_starting.
 233          */
 234         set_cpu_sibling_map(raw_smp_processor_id());
 235         wmb();
 236
 237         notify_cpu_starting(cpuid);
 238
 239         /*
 240          * Allow the master to continue.
 241          */
 242         cpumask_set_cpu(cpuid, cpu_callin_mask);
 243 }
 244
 245 /*
 246  * Activate a secondary processor.
 247  */
 248 notrace static void __cpuinit start_secondary(void *unused)
 249 {
 250         /*
 251          * Don't put *anything* before cpu_init(), SMP booting is too
 252          * fragile that we want to limit the things done here to the
 253          * most necessary things.
 254          */
 255         cpu_init();
 256         x86_cpuinit.early_percpu_clock_init();
 257         preempt_disable();
 258         smp_callin();
 259
 260 #ifdef CONFIG_X86_32
 261         /* switch away from the initial page table */
 262         load_cr3(swapper_pg_dir);
 263         __flush_tlb_all();
 264 #endif
 265
 266         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 267         barrier();
 268         /*
 269          * Check TSC synchronization with the BP:
 270          */
 271         check_tsc_sync_target();
 272
 273         /*
 274          * Enable the espfix hack for this CPU
 275          */
 276 #ifdef CONFIG_X86_64
 277         init_espfix_ap();
 278 #endif
 279
 280         /*
 281          * We need to hold call_lock, so there is no inconsistency
 282          * between the time smp_call_function() determines number of
 283          * IPI recipients, and the time when the determination is made
 284          * for which cpus receive the IPI. Holding this
 285          * lock helps us to not include this cpu in a currently in progress
 286          * smp_call_function().
 287          *
 288          * We need to hold vector_lock so there the set of online cpus
 289          * does not change while we are assigning vectors to cpus.  Holding
 290          * this lock ensures we don't half assign or remove an irq from a cpu.
 291          */
 292         ipi_call_lock();
 293         lock_vector_lock();
 294         set_cpu_online(smp_processor_id(), true);
 295         unlock_vector_lock();
 296         ipi_call_unlock();
 297         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 298         x86_platform.nmi_init();
 299
 300         /* enable local interrupts */
 301         local_irq_enable();
 302
 303         /* to prevent fake stack check failure in clock setup */
 304         boot_init_stack_canary();
 305
 306         x86_cpuinit.setup_percpu_clockev();
 307
 308         wmb();
 309         cpu_idle();
 310 }
 311
 312 /*
 313  * The bootstrap kernel entry code has set these up. Save them for
 314  * a given CPU
 315  */
 316
 317 void __cpuinit smp_store_cpu_info(int id)
 318 {
 319         struct cpuinfo_x86 *c = &cpu_data(id);
 320
 321         *c = boot_cpu_data;
 322         c->cpu_index = id;
 323         if (id != 0)
 324                 identify_secondary_cpu(c);
 325 }
 326
 327 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
 328 {
 329         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
 330         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
 331         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
 332         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
 333         cpumask_set_cpu(cpu1, cpu_llc_shared_mask(cpu2));
 334         cpumask_set_cpu(cpu2, cpu_llc_shared_mask(cpu1));
 335 }
 336
 337
 338 void __cpuinit set_cpu_sibling_map(int cpu)
 339 {
 340         int i;
 341         struct cpuinfo_x86 *c = &cpu_data(cpu);
 342
 343         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 344
 345         if (smp_num_siblings > 1) {
 346                 for_each_cpu(i, cpu_sibling_setup_mask) {
 347                         struct cpuinfo_x86 *o = &cpu_data(i);
 348
 349                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 350                                 if (c->phys_proc_id == o->phys_proc_id &&
 351                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
 352                                     c->compute_unit_id == o->compute_unit_id)
 353                                         link_thread_siblings(cpu, i);
 354                         } else if (c->phys_proc_id == o->phys_proc_id &&
 355                                    c->cpu_core_id == o->cpu_core_id) {
 356                                 link_thread_siblings(cpu, i);
 357                         }
 358                 }
 359         } else {
 360                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 361         }
 362
 363         cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 364
 365         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
 366                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 367                 c->booted_cores = 1;
 368                 return;
 369         }
 370
 371         for_each_cpu(i, cpu_sibling_setup_mask) {
 372                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 373                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 374                         cpumask_set_cpu(i, cpu_llc_shared_mask(cpu));
 375                         cpumask_set_cpu(cpu, cpu_llc_shared_mask(i));
 376                 }
 377                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 378                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 379                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 380                         /*
 381                          *  Does this new cpu bringup a new core?
 382                          */
 383                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 384                                 /*
 385                                  * for each core in package, increment
 386                                  * the booted_cores for this new cpu
 387                                  */
 388                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 389                                         c->booted_cores++;
 390                                 /*
 391                                  * increment the core count for all
 392                                  * the other cpus in this package
 393                                  */
 394                                 if (i != cpu)
 395                                         cpu_data(i).booted_cores++;
 396                         } else if (i != cpu && !c->booted_cores)
 397                                 c->booted_cores = cpu_data(i).booted_cores;
 398                 }
 399         }
 400 }
 401
 402 /* maps the cpu to the sched domain representing multi-core */
 403 const struct cpumask *cpu_coregroup_mask(int cpu)
 404 {
 405         struct cpuinfo_x86 *c = &cpu_data(cpu);
 406         /*
 407          * For perf, we return last level cache shared map.
 408          * And for power savings, we return cpu_core_map
 409          */
 410         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 411             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 412                 return cpu_core_mask(cpu);
 413         else
 414                 return cpu_llc_shared_mask(cpu);
 415 }
 416
 417 static void impress_friends(void)
 418 {
 419         int cpu;
 420         unsigned long bogosum = 0;
 421         /*
 422          * Allow the user to impress friends.
 423          */
 424         pr_debug("Before bogomips.\n");
 425         for_each_possible_cpu(cpu)
 426                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 427                         bogosum += cpu_data(cpu).loops_per_jiffy;
 428         printk(KERN_INFO
 429                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 430                 num_online_cpus(),
 431                 bogosum/(500000/HZ),
 432                 (bogosum/(5000/HZ))%100);
 433
 434         pr_debug("Before bogocount - setting activated=1.\n");
 435 }
 436
 437 void __inquire_remote_apic(int apicid)
 438 {
 439         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 440         const char * const names[] = { "ID", "VERSION", "SPIV" };
 441         int timeout;
 442         u32 status;
 443
 444         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 445
 446         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 447                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 448
 449                 /*
 450                  * Wait for idle.
 451                  */
 452                 status = safe_apic_wait_icr_idle();
 453                 if (status)
 454                         printk(KERN_CONT
 455                                "a previous APIC delivery may have failed\n");
 456
 457                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 458
 459                 timeout = 0;
 460                 do {
 461                         udelay(100);
 462                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 463                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 464
 465                 switch (status) {
 466                 case APIC_ICR_RR_VALID:
 467                         status = apic_read(APIC_RRR);
 468                         printk(KERN_CONT "%08x\n", status);
 469                         break;
 470                 default:
 471                         printk(KERN_CONT "failed\n");
 472                 }
 473         }
 474 }
 475
 476 /*
 477  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 478  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 479  * won't ... remember to clear down the APIC, etc later.
 480  */
 481 int __cpuinit
 482 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 483 {
 484         unsigned long send_status, accept_status = 0;
 485         int maxlvt;
 486
 487         /* Target chip */
 488         /* Boot on the stack */
 489         /* Kick the second */
 490         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 491
 492         pr_debug("Waiting for send to finish...\n");
 493         send_status = safe_apic_wait_icr_idle();
 494
 495         /*
 496          * Give the other CPU some time to accept the IPI.
 497          */
 498         udelay(200);
 499         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 500                 maxlvt = lapic_get_maxlvt();
 501                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 502                         apic_write(APIC_ESR, 0);
 503                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 504         }
 505         pr_debug("NMI sent.\n");
 506
 507         if (send_status)
 508                 printk(KERN_ERR "APIC never delivered???\n");
 509         if (accept_status)
 510                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 511
 512         return (send_status | accept_status);
 513 }
 514
 515 static int __cpuinit
 516 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 517 {
 518         unsigned long send_status, accept_status = 0;
 519         int maxlvt, num_starts, j;
 520
 521         maxlvt = lapic_get_maxlvt();
 522
 523         /*
 524          * Be paranoid about clearing APIC errors.
 525          */
 526         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 527                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 528                         apic_write(APIC_ESR, 0);
 529                 apic_read(APIC_ESR);
 530         }
 531
 532         pr_debug("Asserting INIT.\n");
 533
 534         /*
 535          * Turn INIT on target chip
 536          */
 537         /*
 538          * Send IPI
 539          */
 540         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 541                        phys_apicid);
 542
 543         pr_debug("Waiting for send to finish...\n");
 544         send_status = safe_apic_wait_icr_idle();
 545
 546         mdelay(10);
 547
 548         pr_debug("Deasserting INIT.\n");
 549
 550         /* Target chip */
 551         /* Send IPI */
 552         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 553
 554         pr_debug("Waiting for send to finish...\n");
 555         send_status = safe_apic_wait_icr_idle();
 556
 557         mb();
 558         atomic_set(&init_deasserted, 1);
 559
 560         /*
 561          * Should we send STARTUP IPIs ?
 562          *
 563          * Determine this based on the APIC version.
 564          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 565          */
 566         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 567                 num_starts = 2;
 568         else
 569                 num_starts = 0;
 570
 571         /*
 572          * Paravirt / VMI wants a startup IPI hook here to set up the
 573          * target processor state.
 574          */
 575         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 576                          stack_start);
 577
 578         /*
 579          * Run STARTUP IPI loop.
 580          */
 581         pr_debug("#startup loops: %d.\n", num_starts);
 582
 583         for (j = 1; j <= num_starts; j++) {
 584                 pr_debug("Sending STARTUP #%d.\n", j);
 585                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 586                         apic_write(APIC_ESR, 0);
 587                 apic_read(APIC_ESR);
 588                 pr_debug("After apic_write.\n");
 589
 590                 /*
 591                  * STARTUP IPI
 592                  */
 593
 594                 /* Target chip */
 595                 /* Boot on the stack */
 596                 /* Kick the second */
 597                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 598                                phys_apicid);
 599
 600                 /*
 601                  * Give the other CPU some time to accept the IPI.
 602                  */
 603                 udelay(300);
 604
 605                 pr_debug("Startup point 1.\n");
 606
 607                 pr_debug("Waiting for send to finish...\n");
 608                 send_status = safe_apic_wait_icr_idle();
 609
 610                 /*
 611                  * Give the other CPU some time to accept the IPI.
 612                  */
 613                 udelay(200);
 614                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 615                         apic_write(APIC_ESR, 0);
 616                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 617                 if (send_status || accept_status)
 618                         break;
 619         }
 620         pr_debug("After Startup.\n");
 621
 622         if (send_status)
 623                 printk(KERN_ERR "APIC never delivered???\n");
 624         if (accept_status)
 625                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 626
 627         return (send_status | accept_status);
 628 }
 629
 630 struct create_idle {
 631         struct work_struct work;
 632         struct task_struct *idle;
 633         struct completion done;
 634         int cpu;
 635 };
 636
 637 static void __cpuinit do_fork_idle(struct work_struct *work)
 638 {
 639         struct create_idle *c_idle =
 640                 container_of(work, struct create_idle, work);
 641
 642         c_idle->idle = fork_idle(c_idle->cpu);
 643         complete(&c_idle->done);
 644 }
 645
 646 /* reduce the number of lines printed when booting a large cpu count system */
 647 static void __cpuinit announce_cpu(int cpu, int apicid)
 648 {
 649         static int current_node = -1;
 650         int node = early_cpu_to_node(cpu);
 651
 652         if (system_state == SYSTEM_BOOTING) {
 653                 if (node != current_node) {
 654                         if (current_node > (-1))
 655                                 pr_cont(" Ok.\n");
 656                         current_node = node;
 657                         pr_info("Booting Node %3d, Processors ", node);
 658                 }
 659                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 660                 return;
 661         } else
 662                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 663                         node, cpu, apicid);
 664 }
 665
 666 /*
 667  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 668  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 669  * Returns zero if CPU booted OK, else error code from
 670  * ->wakeup_secondary_cpu.
 671  */
 672 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 673 {
 674         unsigned long boot_error = 0;
 675         unsigned long start_ip;
 676         int timeout;
 677         struct create_idle c_idle = {
 678                 .cpu    = cpu,
 679                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 680         };
 681
 682         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 683
 684         alternatives_smp_switch(1);
 685
 686         c_idle.idle = get_idle_for_cpu(cpu);
 687
 688         /*
 689          * We can't use kernel_thread since we must avoid to
 690          * reschedule the child.
 691          */
 692         if (c_idle.idle) {
 693                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 694                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 695                 init_idle(c_idle.idle, cpu);
 696                 goto do_rest;
 697         }
 698
 699         schedule_work(&c_idle.work);
 700         wait_for_completion(&c_idle.done);
 701
 702         if (IS_ERR(c_idle.idle)) {
 703                 printk("failed fork for CPU %d\n", cpu);
 704                 destroy_work_on_stack(&c_idle.work);
 705                 return PTR_ERR(c_idle.idle);
 706         }
 707
 708         set_idle_for_cpu(cpu, c_idle.idle);
 709 do_rest:
 710         per_cpu(current_task, cpu) = c_idle.idle;
 711 #ifdef CONFIG_X86_32
 712         /* Stack for startup_32 can be just as for start_secondary onwards */
 713         irq_ctx_init(cpu);
 714 #else
 715         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 716         initial_gs = per_cpu_offset(cpu);
 717         per_cpu(kernel_stack, cpu) =
 718                 (unsigned long)task_stack_page(c_idle.idle) -
 719                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 720 #endif
 721         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 722         initial_code = (unsigned long)start_secondary;
 723         stack_start  = c_idle.idle->thread.sp;
 724
 725         /* start_ip had better be page-aligned! */
 726         start_ip = trampoline_address();
 727
 728         /* So we see what's up */
 729         announce_cpu(cpu, apicid);
 730
 731         /*
 732          * This grunge runs the startup process for
 733          * the targeted processor.
 734          */
 735
 736         atomic_set(&init_deasserted, 0);
 737
 738         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 739
 740                 pr_debug("Setting warm reset code and vector.\n");
 741
 742                 smpboot_setup_warm_reset_vector(start_ip);
 743                 /*
 744                  * Be paranoid about clearing APIC errors.
 745                 */
 746                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 747                         apic_write(APIC_ESR, 0);
 748                         apic_read(APIC_ESR);
 749                 }
 750         }
 751
 752         /*
 753          * Kick the secondary CPU. Use the method in the APIC driver
 754          * if it's defined - or use an INIT boot APIC message otherwise:
 755          */
 756         if (apic->wakeup_secondary_cpu)
 757                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 758         else
 759                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 760
 761         if (!boot_error) {
 762                 /*
 763                  * allow APs to start initializing.
 764                  */
 765                 pr_debug("Before Callout %d.\n", cpu);
 766                 cpumask_set_cpu(cpu, cpu_callout_mask);
 767                 pr_debug("After Callout %d.\n", cpu);
 768
 769                 /*
 770                  * Wait 5s total for a response
 771                  */
 772                 for (timeout = 0; timeout < 50000; timeout++) {
 773                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 774                                 break;  /* It has booted */
 775                         udelay(100);
 776                         /*
 777                          * Allow other tasks to run while we wait for the
 778                          * AP to come online. This also gives a chance
 779                          * for the MTRR work(triggered by the AP coming online)
 780                          * to be completed in the stop machine context.
 781                          */
 782                         schedule();
 783                 }
 784
 785                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 786                         print_cpu_msr(&cpu_data(cpu));
 787                         pr_debug("CPU%d: has booted.\n", cpu);
 788                 } else {
 789                         boot_error = 1;
 790                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 791                             == 0xA5A5A5A5)
 792                                 /* trampoline started but...? */
 793                                 pr_err("CPU%d: Stuck ??\n", cpu);
 794                         else
 795                                 /* trampoline code not run */
 796                                 pr_err("CPU%d: Not responding.\n", cpu);
 797                         if (apic->inquire_remote_apic)
 798                                 apic->inquire_remote_apic(apicid);
 799                 }
 800         }
 801
 802         if (boot_error) {
 803                 /* Try to put things back the way they were before ... */
 804                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 805
 806                 /* was set by do_boot_cpu() */
 807                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 808
 809                 /* was set by cpu_init() */
 810                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 811
 812                 set_cpu_present(cpu, false);
 813                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 814         }
 815
 816         /* mark "stuck" area as not stuck */
 817         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 818
 819         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 820                 /*
 821                  * Cleanup possible dangling ends...
 822                  */
 823                 smpboot_restore_warm_reset_vector();
 824         }
 825
 826         destroy_work_on_stack(&c_idle.work);
 827         return boot_error;
 828 }
 829
 830 int __cpuinit native_cpu_up(unsigned int cpu)
 831 {
 832         int apicid = apic->cpu_present_to_apicid(cpu);
 833         unsigned long flags;
 834         int err;
 835
 836         WARN_ON(irqs_disabled());
 837
 838         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 839
 840         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 841             !physid_isset(apicid, phys_cpu_present_map) ||
 842             !apic->apic_id_valid(apicid)) {
 843                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 844                 return -EINVAL;
 845         }
 846
 847         /*
 848          * Already booted CPU?
 849          */
 850         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 851                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 852                 return -ENOSYS;
 853         }
 854
 855         /*
 856          * Save current MTRR state in case it was changed since early boot
 857          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 858          */
 859         mtrr_save_state();
 860
 861         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 862
 863         /* the FPU context is blank, nobody can own it */
 864         __cpu_disable_lazy_restore(cpu);
 865
 866         err = do_boot_cpu(apicid, cpu);
 867         if (err) {
 868                 pr_debug("do_boot_cpu failed %d\n", err);
 869                 return -EIO;
 870         }
 871
 872         /*
 873          * Check TSC synchronization with the AP (keep irqs disabled
 874          * while doing so):
 875          */
 876         local_irq_save(flags);
 877         check_tsc_sync_source(cpu);
 878         local_irq_restore(flags);
 879
 880         while (!cpu_online(cpu)) {
 881                 cpu_relax();
 882                 touch_nmi_watchdog();
 883         }
 884
 885         return 0;
 886 }
 887
 888 /**
 889  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 890  */
 891 void arch_disable_smp_support(void)
 892 {
 893         disable_ioapic_support();
 894 }
 895
 896 /*
 897  * Fall back to non SMP mode after errors.
 898  *
 899  * RED-PEN audit/test this more. I bet there is more state messed up here.
 900  */
 901 static __init void disable_smp(void)
 902 {
 903         init_cpu_present(cpumask_of(0));
 904         init_cpu_possible(cpumask_of(0));
 905         smpboot_clear_io_apic_irqs();
 906
 907         if (smp_found_config)
 908                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 909         else
 910                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 911         cpumask_set_cpu(0, cpu_sibling_mask(0));
 912         cpumask_set_cpu(0, cpu_core_mask(0));
 913 }
 914
 915 /*
 916  * Various sanity checks.
 917  */
 918 static int __init smp_sanity_check(unsigned max_cpus)
 919 {
 920         preempt_disable();
 921
 922 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 923         if (def_to_bigsmp && nr_cpu_ids > 8) {
 924                 unsigned int cpu;
 925                 unsigned nr;
 926
 927                 printk(KERN_WARNING
 928                        "More than 8 CPUs detected - skipping them.\n"
 929                        "Use CONFIG_X86_BIGSMP.\n");
 930
 931                 nr = 0;
 932                 for_each_present_cpu(cpu) {
 933                         if (nr >= 8)
 934                                 set_cpu_present(cpu, false);
 935                         nr++;
 936                 }
 937
 938                 nr = 0;
 939                 for_each_possible_cpu(cpu) {
 940                         if (nr >= 8)
 941                                 set_cpu_possible(cpu, false);
 942                         nr++;
 943                 }
 944
 945                 nr_cpu_ids = 8;
 946         }
 947 #endif
 948
 949         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 950                 printk(KERN_WARNING
 951                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 952                         hard_smp_processor_id());
 953
 954                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 955         }
 956
 957         /*
 958          * If we couldn't find an SMP configuration at boot time,
 959          * get out of here now!
 960          */
 961         if (!smp_found_config && !acpi_lapic) {
 962                 preempt_enable();
 963                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 964                 disable_smp();
 965                 if (APIC_init_uniprocessor())
 966                         printk(KERN_NOTICE "Local APIC not detected."
 967                                            " Using dummy APIC emulation.\n");
 968                 return -1;
 969         }
 970
 971         /*
 972          * Should not be necessary because the MP table should list the boot
 973          * CPU too, but we do it for the sake of robustness anyway.
 974          */
 975         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 976                 printk(KERN_NOTICE
 977                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 978                         boot_cpu_physical_apicid);
 979                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 980         }
 981         preempt_enable();
 982
 983         /*
 984          * If we couldn't find a local APIC, then get out of here now!
 985          */
 986         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 987             !cpu_has_apic) {
 988                 if (!disable_apic) {
 989                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 990                                 boot_cpu_physical_apicid);
 991                         pr_err("... forcing use of dummy APIC emulation."
 992                                 "(tell your hw vendor)\n");
 993                 }
 994                 smpboot_clear_io_apic();
 995                 disable_ioapic_support();
 996                 return -1;
 997         }
 998
 999         verify_local_APIC();
1000
1001         /*
1002          * If SMP should be disabled, then really disable it!
1003          */
1004         if (!max_cpus) {
1005                 printk(KERN_INFO "SMP mode deactivated.\n");
1006                 smpboot_clear_io_apic();
1007
1008                 connect_bsp_APIC();
1009                 setup_local_APIC();
1010                 bsp_end_local_APIC_setup();
1011                 return -1;
1012         }
1013
1014         return 0;
1015 }
1016
1017 static void __init smp_cpu_index_default(void)
1018 {
1019         int i;
1020         struct cpuinfo_x86 *c;
1021
1022         for_each_possible_cpu(i) {
1023                 c = &cpu_data(i);
1024                 /* mark all to hotplug */
1025                 c->cpu_index = nr_cpu_ids;
1026         }
1027 }
1028
1029 /*
1030  * Prepare for SMP bootup.  The MP table or ACPI has been read
1031  * earlier.  Just do some sanity checking here and enable APIC mode.
1032  */
1033 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1034 {
1035         unsigned int i;
1036
1037         preempt_disable();
1038         smp_cpu_index_default();
1039
1040         /*
1041          * Setup boot CPU information
1042          */
1043         smp_store_cpu_info(0); /* Final full version of the data */
1044         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1045         mb();
1046
1047         current_thread_info()->cpu = 0;  /* needed? */
1048         for_each_possible_cpu(i) {
1049                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1050                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1051                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1052         }
1053         set_cpu_sibling_map(0);
1054
1055
1056         if (smp_sanity_check(max_cpus) < 0) {
1057                 printk(KERN_INFO "SMP disabled\n");
1058                 disable_smp();
1059                 goto out;
1060         }
1061
1062         default_setup_apic_routing();
1063
1064         preempt_disable();
1065         if (read_apic_id() != boot_cpu_physical_apicid) {
1066                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1067                      read_apic_id(), boot_cpu_physical_apicid);
1068                 /* Or can we switch back to PIC here? */
1069         }
1070         preempt_enable();
1071
1072         connect_bsp_APIC();
1073
1074         /*
1075          * Switch from PIC to APIC mode.
1076          */
1077         setup_local_APIC();
1078
1079         /*
1080          * Enable IO APIC before setting up error vector
1081          */
1082         if (!skip_ioapic_setup && nr_ioapics)
1083                 enable_IO_APIC();
1084
1085         bsp_end_local_APIC_setup();
1086
1087         if (apic->setup_portio_remap)
1088                 apic->setup_portio_remap();
1089
1090         smpboot_setup_io_apic();
1091         /*
1092          * Set up local APIC timer on boot CPU.
1093          */
1094
1095         printk(KERN_INFO "CPU%d: ", 0);
1096         print_cpu_info(&cpu_data(0));
1097         x86_init.timers.setup_percpu_clockev();
1098
1099         if (is_uv_system())
1100                 uv_system_init();
1101
1102         set_mtrr_aps_delayed_init();
1103 out:
1104         preempt_enable();
1105 }
1106
1107 void arch_disable_nonboot_cpus_begin(void)
1108 {
1109         /*
1110          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1111          * In the suspend path, we will be back in the SMP mode shortly anyways.
1112          */
1113         skip_smp_alternatives = true;
1114 }
1115
1116 void arch_disable_nonboot_cpus_end(void)
1117 {
1118         skip_smp_alternatives = false;
1119 }
1120
1121 void arch_enable_nonboot_cpus_begin(void)
1122 {
1123         set_mtrr_aps_delayed_init();
1124 }
1125
1126 void arch_enable_nonboot_cpus_end(void)
1127 {
1128         mtrr_aps_init();
1129 }
1130
1131 /*
1132  * Early setup to make printk work.
1133  */
1134 void __init native_smp_prepare_boot_cpu(void)
1135 {
1136         int me = smp_processor_id();
1137         switch_to_new_gdt(me);
1138         /* already set me in cpu_online_mask in boot_cpu_init() */
1139         cpumask_set_cpu(me, cpu_callout_mask);
1140         per_cpu(cpu_state, me) = CPU_ONLINE;
1141 }
1142
1143 void __init native_smp_cpus_done(unsigned int max_cpus)
1144 {
1145         pr_debug("Boot done.\n");
1146
1147         nmi_selftest();
1148         impress_friends();
1149 #ifdef CONFIG_X86_IO_APIC
1150         setup_ioapic_dest();
1151 #endif
1152         mtrr_aps_init();
1153 }
1154
1155 static int __initdata setup_possible_cpus = -1;
1156 static int __init _setup_possible_cpus(char *str)
1157 {
1158         get_option(&str, &setup_possible_cpus);
1159         return 0;
1160 }
1161 early_param("possible_cpus", _setup_possible_cpus);
1162
1163
1164 /*
1165  * cpu_possible_mask should be static, it cannot change as cpu's
1166  * are onlined, or offlined. The reason is per-cpu data-structures
1167  * are allocated by some modules at init time, and dont expect to
1168  * do this dynamically on cpu arrival/departure.
1169  * cpu_present_mask on the other hand can change dynamically.
1170  * In case when cpu_hotplug is not compiled, then we resort to current
1171  * behaviour, which is cpu_possible == cpu_present.
1172  * - Ashok Raj
1173  *
1174  * Three ways to find out the number of additional hotplug CPUs:
1175  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1176  * - The user can overwrite it with possible_cpus=NUM
1177  * - Otherwise don't reserve additional CPUs.
1178  * We do this because additional CPUs waste a lot of memory.
1179  * -AK
1180  */
1181 __init void prefill_possible_map(void)
1182 {
1183         int i, possible;
1184
1185         /* no processor from mptable or madt */
1186         if (!num_processors)
1187                 num_processors = 1;
1188
1189         i = setup_max_cpus ?: 1;
1190         if (setup_possible_cpus == -1) {
1191                 possible = num_processors;
1192 #ifdef CONFIG_HOTPLUG_CPU
1193                 if (setup_max_cpus)
1194                         possible += disabled_cpus;
1195 #else
1196                 if (possible > i)
1197                         possible = i;
1198 #endif
1199         } else
1200                 possible = setup_possible_cpus;
1201
1202         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1203
1204         /* nr_cpu_ids could be reduced via nr_cpus= */
1205         if (possible > nr_cpu_ids) {
1206                 printk(KERN_WARNING
1207                         "%d Processors exceeds NR_CPUS limit of %d\n",
1208                         possible, nr_cpu_ids);
1209                 possible = nr_cpu_ids;
1210         }
1211
1212 #ifdef CONFIG_HOTPLUG_CPU
1213         if (!setup_max_cpus)
1214 #endif
1215         if (possible > i) {
1216                 printk(KERN_WARNING
1217                         "%d Processors exceeds max_cpus limit of %u\n",
1218                         possible, setup_max_cpus);
1219                 possible = i;
1220         }
1221
1222         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1223                 possible, max_t(int, possible - num_processors, 0));
1224
1225         for (i = 0; i < possible; i++)
1226                 set_cpu_possible(i, true);
1227         for (; i < NR_CPUS; i++)
1228                 set_cpu_possible(i, false);
1229
1230         nr_cpu_ids = possible;
1231 }
1232
1233 #ifdef CONFIG_HOTPLUG_CPU
1234
1235 static void remove_siblinginfo(int cpu)
1236 {
1237         int sibling;
1238         struct cpuinfo_x86 *c = &cpu_data(cpu);
1239
1240         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1241                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1242                 /*/
1243                  * last thread sibling in this cpu core going down
1244                  */
1245                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1246                         cpu_data(sibling).booted_cores--;
1247         }
1248
1249         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1250                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1251         cpumask_clear(cpu_sibling_mask(cpu));
1252         cpumask_clear(cpu_core_mask(cpu));
1253         c->phys_proc_id = 0;
1254         c->cpu_core_id = 0;
1255         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1256 }
1257
1258 static void __ref remove_cpu_from_maps(int cpu)
1259 {
1260         set_cpu_online(cpu, false);
1261         cpumask_clear_cpu(cpu, cpu_callout_mask);
1262         cpumask_clear_cpu(cpu, cpu_callin_mask);
1263         /* was set by cpu_init() */
1264         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1265         numa_remove_cpu(cpu);
1266 }
1267
1268 void cpu_disable_common(void)
1269 {
1270         int cpu = smp_processor_id();
1271
1272         remove_siblinginfo(cpu);
1273
1274         /* It's now safe to remove this processor from the online map */
1275         lock_vector_lock();
1276         remove_cpu_from_maps(cpu);
1277         unlock_vector_lock();
1278         fixup_irqs();
1279 }
1280
1281 int native_cpu_disable(void)
1282 {
1283         int cpu = smp_processor_id();
1284
1285         /*
1286          * Perhaps use cpufreq to drop frequency, but that could go
1287          * into generic code.
1288          *
1289          * We won't take down the boot processor on i386 due to some
1290          * interrupts only being able to be serviced by the BSP.
1291          * Especially so if we're not using an IOAPIC   -zwane
1292          */
1293         if (cpu == 0)
1294                 return -EBUSY;
1295
1296         clear_local_APIC();
1297
1298         cpu_disable_common();
1299         return 0;
1300 }
1301
1302 void native_cpu_die(unsigned int cpu)
1303 {
1304         /* We don't do anything here: idle task is faking death itself. */
1305         unsigned int i;
1306
1307         for (i = 0; i < 10; i++) {
1308                 /* They ack this in play_dead by setting CPU_DEAD */
1309                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1310                         if (system_state == SYSTEM_RUNNING)
1311                                 pr_info("CPU %u is now offline\n", cpu);
1312
1313                         if (1 == num_online_cpus())
1314                                 alternatives_smp_switch(0);
1315                         return;
1316                 }
1317                 msleep(100);
1318         }
1319         pr_err("CPU %u didn't die...\n", cpu);
1320 }
1321
1322 void play_dead_common(void)
1323 {
1324         idle_task_exit();
1325         reset_lazy_tlbstate();
1326         amd_e400_remove_cpu(raw_smp_processor_id());
1327
1328         mb();
1329         /* Ack it */
1330         __this_cpu_write(cpu_state, CPU_DEAD);
1331
1332         /*
1333          * With physical CPU hotplug, we should halt the cpu
1334          */
1335         local_irq_disable();
1336 }
1337
1338 /*
1339  * We need to flush the caches before going to sleep, lest we have
1340  * dirty data in our caches when we come back up.
1341  */
1342 static inline void mwait_play_dead(void)
1343 {
1344         unsigned int eax, ebx, ecx, edx;
1345         unsigned int highest_cstate = 0;
1346         unsigned int highest_subcstate = 0;
1347         int i;
1348         void *mwait_ptr;
1349         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1350
1351         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1352                 return;
1353         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1354                 return;
1355         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1356                 return;
1357
1358         eax = CPUID_MWAIT_LEAF;
1359         ecx = 0;
1360         native_cpuid(&eax, &ebx, &ecx, &edx);
1361
1362         /*
1363          * eax will be 0 if EDX enumeration is not valid.
1364          * Initialized below to cstate, sub_cstate value when EDX is valid.
1365          */
1366         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1367                 eax = 0;
1368         } else {
1369                 edx >>= MWAIT_SUBSTATE_SIZE;
1370                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1371                         if (edx & MWAIT_SUBSTATE_MASK) {
1372                                 highest_cstate = i;
1373                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1374                         }
1375                 }
1376                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1377                         (highest_subcstate - 1);
1378         }
1379
1380         /*
1381          * This should be a memory location in a cache line which is
1382          * unlikely to be touched by other processors.  The actual
1383          * content is immaterial as it is not actually modified in any way.
1384          */
1385         mwait_ptr = &current_thread_info()->flags;
1386
1387         wbinvd();
1388
1389         while (1) {
1390                 /*
1391                  * The CLFLUSH is a workaround for erratum AAI65 for
1392                  * the Xeon 7400 series.  It's not clear it is actually
1393                  * needed, but it should be harmless in either case.
1394                  * The WBINVD is insufficient due to the spurious-wakeup
1395                  * case where we return around the loop.
1396                  */
1397                 clflush(mwait_ptr);
1398                 __monitor(mwait_ptr, 0, 0);
1399                 mb();
1400                 __mwait(eax, 0);
1401         }
1402 }
1403
1404 static inline void hlt_play_dead(void)
1405 {
1406         if (__this_cpu_read(cpu_info.x86) >= 4)
1407                 wbinvd();
1408
1409         while (1) {
1410                 native_halt();
1411         }
1412 }
1413
1414 void native_play_dead(void)
1415 {
1416         play_dead_common();
1417         tboot_shutdown(TB_SHUTDOWN_WFS);
1418
1419         mwait_play_dead();      /* Only returns on failure */
1420         if (cpuidle_play_dead())
1421                 hlt_play_dead();
1422 }
1423
1424 #else /* ... !CONFIG_HOTPLUG_CPU */
1425 int native_cpu_disable(void)
1426 {
1427         return -ENOSYS;
1428 }
1429
1430 void native_cpu_die(unsigned int cpu)
1431 {
1432         /* We said "no" in __cpu_disable */
1433         BUG();
1434 }
1435
1436 void native_play_dead(void)
1437 {
1438         BUG();
1439 }
1440
1441 #endif