arch/x86/kernel/cpu/common_64.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/string.h>
  11 #include <linux/delay.h>
  12 #include <linux/smp.h>
  13 #include <linux/module.h>
  14 #include <linux/percpu.h>
  15 #include <asm/processor.h>
  16 #include <asm/i387.h>
  17 #include <asm/msr.h>
  18 #include <asm/io.h>
  19 #include <asm/mmu_context.h>
  20 #include <asm/mtrr.h>
  21 #include <asm/mce.h>
  22 #include <asm/pat.h>
  23 #include <asm/numa.h>
  24 #ifdef CONFIG_X86_LOCAL_APIC
  25 #include <asm/mpspec.h>
  26 #include <asm/apic.h>
  27 #include <mach_apic.h>
  28 #endif
  29 #include <asm/pda.h>
  30 #include <asm/pgtable.h>
  31 #include <asm/processor.h>
  32 #include <asm/desc.h>
  33 #include <asm/atomic.h>
  34 #include <asm/proto.h>
  35 #include <asm/sections.h>
  36 #include <asm/setup.h>
  37 #include <asm/genapic.h>
  38
  39 #include "cpu.h"
  40
  41 /* We need valid kernel segments for data and code in long mode too
  42  * IRET will check the segment types  kkeil 2000/10/28
  43  * Also sysret mandates a special GDT layout
  44  */
  45 /* The TLS descriptors are currently at a different place compared to i386.
  46    Hopefully nobody expects them at a fixed place (Wine?) */
  47 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  48         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  49         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  50         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  51         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  52         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  53         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  54 } };
  55 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  56
  57 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  58
  59 /* Current gdt points %fs at the "master" per-cpu area: after this,
  60  * it's on the real one. */
  61 void switch_to_new_gdt(void)
  62 {
  63         struct desc_ptr gdt_descr;
  64
  65         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
  66         gdt_descr.size = GDT_SIZE - 1;
  67         load_gdt(&gdt_descr);
  68 }
  69
  70 struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
  71
  72 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  73 {
  74         display_cacheinfo(c);
  75 }
  76
  77 static struct cpu_dev __cpuinitdata default_cpu = {
  78         .c_init = default_init,
  79         .c_vendor = "Unknown",
  80 };
  81 static struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  82
  83 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
  84 {
  85         unsigned int *v;
  86
  87         if (c->extended_cpuid_level < 0x80000004)
  88                 return 0;
  89
  90         v = (unsigned int *) c->x86_model_id;
  91         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
  92         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
  93         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
  94         c->x86_model_id[48] = 0;
  95         return 1;
  96 }
  97
  98
  99 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 100 {
 101         unsigned int n, dummy, ebx, ecx, edx;
 102
 103         n = c->extended_cpuid_level;
 104
 105         if (n >= 0x80000005) {
 106                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 107                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 108                        "D cache %dK (%d bytes/line)\n",
 109                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 110                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 111                 /* On K8 L1 TLB is inclusive, so don't count it */
 112                 c->x86_tlbsize = 0;
 113         }
 114
 115         if (n >= 0x80000006) {
 116                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 117                 ecx = cpuid_ecx(0x80000006);
 118                 c->x86_cache_size = ecx >> 16;
 119                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 120
 121                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 122                 c->x86_cache_size, ecx & 0xFF);
 123         }
 124 }
 125
 126 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 127 {
 128 #ifdef CONFIG_SMP
 129         u32 eax, ebx, ecx, edx;
 130         int index_msb, core_bits;
 131
 132         cpuid(1, &eax, &ebx, &ecx, &edx);
 133
 134
 135         if (!cpu_has(c, X86_FEATURE_HT))
 136                 return;
 137         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 138                 goto out;
 139
 140         smp_num_siblings = (ebx & 0xff0000) >> 16;
 141
 142         if (smp_num_siblings == 1) {
 143                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 144         } else if (smp_num_siblings > 1) {
 145
 146                 if (smp_num_siblings > NR_CPUS) {
 147                         printk(KERN_WARNING "CPU: Unsupported number of "
 148                                "siblings %d", smp_num_siblings);
 149                         smp_num_siblings = 1;
 150                         return;
 151                 }
 152
 153                 index_msb = get_count_order(smp_num_siblings);
 154                 c->phys_proc_id = phys_pkg_id(index_msb);
 155
 156                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 157
 158                 index_msb = get_count_order(smp_num_siblings);
 159
 160                 core_bits = get_count_order(c->x86_max_cores);
 161
 162                 c->cpu_core_id = phys_pkg_id(index_msb) &
 163                                                ((1 << core_bits) - 1);
 164         }
 165 out:
 166         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 167                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 168                        c->phys_proc_id);
 169                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 170                        c->cpu_core_id);
 171         }
 172
 173 #endif
 174 }
 175
 176 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 177 {
 178         char *v = c->x86_vendor_id;
 179         int i;
 180         static int printed;
 181
 182         for (i = 0; i < X86_VENDOR_NUM; i++) {
 183                 if (cpu_devs[i]) {
 184                         if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 185                             (cpu_devs[i]->c_ident[1] &&
 186                             !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 187                                 c->x86_vendor = i;
 188                                 this_cpu = cpu_devs[i];
 189                                 return;
 190                         }
 191                 }
 192         }
 193         if (!printed) {
 194                 printed++;
 195                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 196                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 197         }
 198         c->x86_vendor = X86_VENDOR_UNKNOWN;
 199 }
 200
 201 static void __init early_cpu_support_print(void)
 202 {
 203         int i,j;
 204         struct cpu_dev *cpu_devx;
 205
 206         printk("KERNEL supported cpus:\n");
 207         for (i = 0; i < X86_VENDOR_NUM; i++) {
 208                 cpu_devx = cpu_devs[i];
 209                 if (!cpu_devx)
 210                         continue;
 211                 for (j = 0; j < 2; j++) {
 212                         if (!cpu_devx->c_ident[j])
 213                                 continue;
 214                         printk("  %s %s\n", cpu_devx->c_vendor,
 215                                 cpu_devx->c_ident[j]);
 216                 }
 217         }
 218 }
 219
 220 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 221
 222 void __init early_cpu_init(void)
 223 {
 224         struct cpu_vendor_dev *cvdev;
 225
 226         for (cvdev = __x86cpuvendor_start ;
 227              cvdev < __x86cpuvendor_end   ;
 228              cvdev++)
 229                 cpu_devs[cvdev->vendor] = cvdev->cpu_dev;
 230         early_cpu_support_print();
 231         early_identify_cpu(&boot_cpu_data);
 232 }
 233
 234 /* Do some early cpuid on the boot CPU to get some parameter that are
 235    needed before check_bugs. Everything advanced is in identify_cpu
 236    below. */
 237 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
 238 {
 239         u32 tfms, xlvl;
 240
 241         c->loops_per_jiffy = loops_per_jiffy;
 242         c->x86_cache_size = -1;
 243         c->x86_vendor = X86_VENDOR_UNKNOWN;
 244         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 245         c->x86_vendor_id[0] = '\0'; /* Unset */
 246         c->x86_model_id[0] = '\0';  /* Unset */
 247         c->x86_clflush_size = 64;
 248         c->x86_cache_alignment = c->x86_clflush_size;
 249         c->x86_max_cores = 1;
 250         c->x86_coreid_bits = 0;
 251         c->extended_cpuid_level = 0;
 252         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 253
 254         /* Get vendor name */
 255         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 256               (unsigned int *)&c->x86_vendor_id[0],
 257               (unsigned int *)&c->x86_vendor_id[8],
 258               (unsigned int *)&c->x86_vendor_id[4]);
 259
 260         get_cpu_vendor(c);
 261
 262         /* Initialize the standard set of capabilities */
 263         /* Note that the vendor-specific code below might override */
 264
 265         /* Intel-defined flags: level 0x00000001 */
 266         if (c->cpuid_level >= 0x00000001) {
 267                 __u32 misc;
 268                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
 269                       &c->x86_capability[0]);
 270                 c->x86 = (tfms >> 8) & 0xf;
 271                 c->x86_model = (tfms >> 4) & 0xf;
 272                 c->x86_mask = tfms & 0xf;
 273                 if (c->x86 == 0xf)
 274                         c->x86 += (tfms >> 20) & 0xff;
 275                 if (c->x86 >= 0x6)
 276                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 277                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
 278                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 279         } else {
 280                 /* Have CPUID level 0 only - unheard of */
 281                 c->x86 = 4;
 282         }
 283
 284         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
 285 #ifdef CONFIG_SMP
 286         c->phys_proc_id = c->initial_apicid;
 287 #endif
 288         /* AMD-defined flags: level 0x80000001 */
 289         xlvl = cpuid_eax(0x80000000);
 290         c->extended_cpuid_level = xlvl;
 291         if ((xlvl & 0xffff0000) == 0x80000000) {
 292                 if (xlvl >= 0x80000001) {
 293                         c->x86_capability[1] = cpuid_edx(0x80000001);
 294                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 295                 }
 296                 if (xlvl >= 0x80000004)
 297                         get_model_name(c); /* Default name */
 298         }
 299
 300         /* Transmeta-defined flags: level 0x80860001 */
 301         xlvl = cpuid_eax(0x80860000);
 302         if ((xlvl & 0xffff0000) == 0x80860000) {
 303                 /* Don't set x86_cpuid_level here for now to not confuse. */
 304                 if (xlvl >= 0x80860001)
 305                         c->x86_capability[2] = cpuid_edx(0x80860001);
 306         }
 307
 308         c->extended_cpuid_level = cpuid_eax(0x80000000);
 309         if (c->extended_cpuid_level >= 0x80000007)
 310                 c->x86_power = cpuid_edx(0x80000007);
 311
 312         if (c->extended_cpuid_level >= 0x80000008) {
 313                 u32 eax = cpuid_eax(0x80000008);
 314
 315                 c->x86_virt_bits = (eax >> 8) & 0xff;
 316                 c->x86_phys_bits = eax & 0xff;
 317         }
 318
 319         /* Assume all 64-bit CPUs support 32-bit syscall */
 320         set_cpu_cap(c, X86_FEATURE_SYSCALL32);
 321
 322         if (c->x86_vendor != X86_VENDOR_UNKNOWN &&
 323             cpu_devs[c->x86_vendor]->c_early_init)
 324                 cpu_devs[c->x86_vendor]->c_early_init(c);
 325
 326         validate_pat_support(c);
 327 }
 328
 329 /*
 330  * This does the hard work of actually picking apart the CPU stuff...
 331  */
 332 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 333 {
 334         int i;
 335
 336         early_identify_cpu(c);
 337
 338         init_scattered_cpuid_features(c);
 339
 340         c->apicid = phys_pkg_id(0);
 341
 342         /*
 343          * Vendor-specific initialization.  In this section we
 344          * canonicalize the feature flags, meaning if there are
 345          * features a certain CPU supports which CPUID doesn't
 346          * tell us, CPUID claiming incorrect flags, or other bugs,
 347          * we handle them here.
 348          *
 349          * At the end of this section, c->x86_capability better
 350          * indicate the features this CPU genuinely supports!
 351          */
 352         if (this_cpu->c_init)
 353                 this_cpu->c_init(c);
 354
 355         detect_ht(c);
 356
 357         /*
 358          * On SMP, boot_cpu_data holds the common feature set between
 359          * all CPUs; so make sure that we indicate which features are
 360          * common between the CPUs.  The first time this routine gets
 361          * executed, c == &boot_cpu_data.
 362          */
 363         if (c != &boot_cpu_data) {
 364                 /* AND the already accumulated flags with these */
 365                 for (i = 0; i < NCAPINTS; i++)
 366                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 367         }
 368
 369         /* Clear all flags overriden by options */
 370         for (i = 0; i < NCAPINTS; i++)
 371                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 372
 373 #ifdef CONFIG_X86_MCE
 374         mcheck_init(c);
 375 #endif
 376         select_idle_routine(c);
 377
 378 #ifdef CONFIG_NUMA
 379         numa_add_cpu(smp_processor_id());
 380 #endif
 381
 382 }
 383
 384 void __cpuinit identify_boot_cpu(void)
 385 {
 386         identify_cpu(&boot_cpu_data);
 387 }
 388
 389 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 390 {
 391         BUG_ON(c == &boot_cpu_data);
 392         identify_cpu(c);
 393         mtrr_ap_init();
 394 }
 395
 396 static __init int setup_noclflush(char *arg)
 397 {
 398         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 399         return 1;
 400 }
 401 __setup("noclflush", setup_noclflush);
 402
 403 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 404 {
 405         if (c->x86_model_id[0])
 406                 printk(KERN_CONT "%s", c->x86_model_id);
 407
 408         if (c->x86_mask || c->cpuid_level >= 0)
 409                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 410         else
 411                 printk(KERN_CONT "\n");
 412 }
 413
 414 static __init int setup_disablecpuid(char *arg)
 415 {
 416         int bit;
 417         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 418                 setup_clear_cpu_cap(bit);
 419         else
 420                 return 0;
 421         return 1;
 422 }
 423 __setup("clearcpuid=", setup_disablecpuid);
 424
 425 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 426
 427 struct x8664_pda **_cpu_pda __read_mostly;
 428 EXPORT_SYMBOL(_cpu_pda);
 429
 430 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 431
 432 char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
 433
 434 unsigned long __supported_pte_mask __read_mostly = ~0UL;
 435 EXPORT_SYMBOL_GPL(__supported_pte_mask);
 436
 437 static int do_not_nx __cpuinitdata;
 438
 439 /* noexec=on|off
 440 Control non executable mappings for 64bit processes.
 441
 442 on      Enable(default)
 443 off     Disable
 444 */
 445 static int __init nonx_setup(char *str)
 446 {
 447         if (!str)
 448                 return -EINVAL;
 449         if (!strncmp(str, "on", 2)) {
 450                 __supported_pte_mask |= _PAGE_NX;
 451                 do_not_nx = 0;
 452         } else if (!strncmp(str, "off", 3)) {
 453                 do_not_nx = 1;
 454                 __supported_pte_mask &= ~_PAGE_NX;
 455         }
 456         return 0;
 457 }
 458 early_param("noexec", nonx_setup);
 459
 460 int force_personality32;
 461
 462 /* noexec32=on|off
 463 Control non executable heap for 32bit processes.
 464 To control the stack too use noexec=off
 465
 466 on      PROT_READ does not imply PROT_EXEC for 32bit processes (default)
 467 off     PROT_READ implies PROT_EXEC
 468 */
 469 static int __init nonx32_setup(char *str)
 470 {
 471         if (!strcmp(str, "on"))
 472                 force_personality32 &= ~READ_IMPLIES_EXEC;
 473         else if (!strcmp(str, "off"))
 474                 force_personality32 |= READ_IMPLIES_EXEC;
 475         return 1;
 476 }
 477 __setup("noexec32=", nonx32_setup);
 478
 479 void pda_init(int cpu)
 480 {
 481         struct x8664_pda *pda = cpu_pda(cpu);
 482
 483         /* Setup up data that may be needed in __get_free_pages early */
 484         loadsegment(fs, 0);
 485         loadsegment(gs, 0);
 486         /* Memory clobbers used to order PDA accessed */
 487         mb();
 488         wrmsrl(MSR_GS_BASE, pda);
 489         mb();
 490
 491         pda->cpunumber = cpu;
 492         pda->irqcount = -1;
 493         pda->kernelstack = (unsigned long)stack_thread_info() -
 494                                  PDA_STACKOFFSET + THREAD_SIZE;
 495         pda->active_mm = &init_mm;
 496         pda->mmu_state = 0;
 497
 498         if (cpu == 0) {
 499                 /* others are initialized in smpboot.c */
 500                 pda->pcurrent = &init_task;
 501                 pda->irqstackptr = boot_cpu_stack;
 502         } else {
 503                 pda->irqstackptr = (char *)
 504                         __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 505                 if (!pda->irqstackptr)
 506                         panic("cannot allocate irqstack for cpu %d", cpu);
 507
 508                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
 509                         pda->nodenumber = cpu_to_node(cpu);
 510         }
 511
 512         pda->irqstackptr += IRQSTACKSIZE-64;
 513 }
 514
 515 char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
 516                            DEBUG_STKSZ]
 517 __attribute__((section(".bss.page_aligned")));
 518
 519 extern asmlinkage void ignore_sysret(void);
 520
 521 /* May not be marked __init: used by software suspend */
 522 void syscall_init(void)
 523 {
 524         /*
 525          * LSTAR and STAR live in a bit strange symbiosis.
 526          * They both write to the same internal register. STAR allows to
 527          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 528          */
 529         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 530         wrmsrl(MSR_LSTAR, system_call);
 531         wrmsrl(MSR_CSTAR, ignore_sysret);
 532
 533 #ifdef CONFIG_IA32_EMULATION
 534         syscall32_cpu_init();
 535 #endif
 536
 537         /* Flags to clear on syscall */
 538         wrmsrl(MSR_SYSCALL_MASK,
 539                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 540 }
 541
 542 void __cpuinit check_efer(void)
 543 {
 544         unsigned long efer;
 545
 546         rdmsrl(MSR_EFER, efer);
 547         if (!(efer & EFER_NX) || do_not_nx)
 548                 __supported_pte_mask &= ~_PAGE_NX;
 549 }
 550
 551 unsigned long kernel_eflags;
 552
 553 /*
 554  * Copies of the original ist values from the tss are only accessed during
 555  * debugging, no special alignment required.
 556  */
 557 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 558
 559 /*
 560  * cpu_init() initializes state that is per-CPU. Some data is already
 561  * initialized (naturally) in the bootstrap process, such as the GDT
 562  * and IDT. We reload them nevertheless, this function acts as a
 563  * 'CPU state barrier', nothing should get across.
 564  * A lot of state is already set up in PDA init.
 565  */
 566 void __cpuinit cpu_init(void)
 567 {
 568         int cpu = stack_smp_processor_id();
 569         struct tss_struct *t = &per_cpu(init_tss, cpu);
 570         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
 571         unsigned long v;
 572         char *estacks = NULL;
 573         struct task_struct *me;
 574         int i;
 575
 576         /* CPU 0 is initialised in head64.c */
 577         if (cpu != 0)
 578                 pda_init(cpu);
 579         else
 580                 estacks = boot_exception_stacks;
 581
 582         me = current;
 583
 584         if (cpu_test_and_set(cpu, cpu_initialized))
 585                 panic("CPU#%d already initialized!\n", cpu);
 586
 587         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 588
 589         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 590
 591         /*
 592          * Initialize the per-CPU GDT with the boot GDT,
 593          * and set up the GDT descriptor:
 594          */
 595
 596         switch_to_new_gdt();
 597         load_idt((const struct desc_ptr *)&idt_descr);
 598
 599         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
 600         syscall_init();
 601
 602         wrmsrl(MSR_FS_BASE, 0);
 603         wrmsrl(MSR_KERNEL_GS_BASE, 0);
 604         barrier();
 605
 606         check_efer();
 607
 608         /*
 609          * set up and load the per-CPU TSS
 610          */
 611         for (v = 0; v < N_EXCEPTION_STACKS; v++) {
 612                 static const unsigned int order[N_EXCEPTION_STACKS] = {
 613                         [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
 614                         [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
 615                 };
 616                 if (cpu) {
 617                         estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
 618                         if (!estacks)
 619                                 panic("Cannot allocate exception stack %ld %d\n",
 620                                       v, cpu);
 621                 }
 622                 estacks += PAGE_SIZE << order[v];
 623                 orig_ist->ist[v] = t->x86_tss.ist[v] = (unsigned long)estacks;
 624         }
 625
 626         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
 627         /*
 628          * <= is required because the CPU will access up to
 629          * 8 bits beyond the end of the IO permission bitmap.
 630          */
 631         for (i = 0; i <= IO_BITMAP_LONGS; i++)
 632                 t->io_bitmap[i] = ~0UL;
 633
 634         atomic_inc(&init_mm.mm_count);
 635         me->active_mm = &init_mm;
 636         if (me->mm)
 637                 BUG();
 638         enter_lazy_tlb(&init_mm, me);
 639
 640         load_sp0(t, &current->thread);
 641         set_tss_desc(cpu, t);
 642         load_TR_desc();
 643         load_LDT(&init_mm.context);
 644
 645 #ifdef CONFIG_KGDB
 646         /*
 647          * If the kgdb is connected no debug regs should be altered.  This
 648          * is only applicable when KGDB and a KGDB I/O module are built
 649          * into the kernel and you are using early debugging with
 650          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
 651          */
 652         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
 653                 arch_kgdb_ops.correct_hw_break();
 654         else {
 655 #endif
 656         /*
 657          * Clear all 6 debug registers:
 658          */
 659
 660         set_debugreg(0UL, 0);
 661         set_debugreg(0UL, 1);
 662         set_debugreg(0UL, 2);
 663         set_debugreg(0UL, 3);
 664         set_debugreg(0UL, 6);
 665         set_debugreg(0UL, 7);
 666 #ifdef CONFIG_KGDB
 667         /* If the kgdb is connected no debug regs should be altered. */
 668         }
 669 #endif
 670
 671         fpu_init();
 672
 673         raw_local_save_flags(kernel_eflags);
 674
 675         if (is_uv_system())
 676                 uv_cpu_init();
 677 }