arch/x86/cpu/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2008-2011
   4  * Graeme Russ, <graeme.russ@gmail.com>
   5  *
   6  * (C) Copyright 2002
   7  * Daniel Engström, Omicron Ceti AB, <daniel@omicron.se>
   8  *
   9  * (C) Copyright 2002
  10  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  11  * Marius Groeger <mgroeger@sysgo.de>
  12  *
  13  * (C) Copyright 2002
  14  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  15  * Alex Zuepke <azu@sysgo.de>
  16  *
  17  * Part of this file is adapted from coreboot
  18  * src/arch/x86/lib/cpu.c
  19  */
  20
  21 #include <common.h>
  22 #include <command.h>
  23 #include <dm.h>
  24 #include <errno.h>
  25 #include <malloc.h>
  26 #include <syscon.h>
  27 #include <asm/acpi.h>
  28 #include <asm/acpi_s3.h>
  29 #include <asm/acpi_table.h>
  30 #include <asm/control_regs.h>
  31 #include <asm/coreboot_tables.h>
  32 #include <asm/cpu.h>
  33 #include <asm/lapic.h>
  34 #include <asm/microcode.h>
  35 #include <asm/mp.h>
  36 #include <asm/mrccache.h>
  37 #include <asm/msr.h>
  38 #include <asm/mtrr.h>
  39 #include <asm/post.h>
  40 #include <asm/processor.h>
  41 #include <asm/processor-flags.h>
  42 #include <asm/interrupt.h>
  43 #include <asm/tables.h>
  44 #include <linux/compiler.h>
  45
  46 DECLARE_GLOBAL_DATA_PTR;
  47
  48 static const char *const x86_vendor_name[] = {
  49         [X86_VENDOR_INTEL]     = "Intel",
  50         [X86_VENDOR_CYRIX]     = "Cyrix",
  51         [X86_VENDOR_AMD]       = "AMD",
  52         [X86_VENDOR_UMC]       = "UMC",
  53         [X86_VENDOR_NEXGEN]    = "NexGen",
  54         [X86_VENDOR_CENTAUR]   = "Centaur",
  55         [X86_VENDOR_RISE]      = "Rise",
  56         [X86_VENDOR_TRANSMETA] = "Transmeta",
  57         [X86_VENDOR_NSC]       = "NSC",
  58         [X86_VENDOR_SIS]       = "SiS",
  59 };
  60
  61 int __weak x86_cleanup_before_linux(void)
  62 {
  63 #ifdef CONFIG_BOOTSTAGE_STASH
  64         bootstage_stash((void *)CONFIG_BOOTSTAGE_STASH_ADDR,
  65                         CONFIG_BOOTSTAGE_STASH_SIZE);
  66 #endif
  67
  68         return 0;
  69 }
  70
  71 int x86_init_cache(void)
  72 {
  73         enable_caches();
  74
  75         return 0;
  76 }
  77 int init_cache(void) __attribute__((weak, alias("x86_init_cache")));
  78
  79 void  flush_cache(unsigned long dummy1, unsigned long dummy2)
  80 {
  81         asm("wbinvd\n");
  82 }
  83
  84 /* Define these functions to allow ehch-hcd to function */
  85 void flush_dcache_range(unsigned long start, unsigned long stop)
  86 {
  87 }
  88
  89 void invalidate_dcache_range(unsigned long start, unsigned long stop)
  90 {
  91 }
  92
  93 void dcache_enable(void)
  94 {
  95         enable_caches();
  96 }
  97
  98 void dcache_disable(void)
  99 {
 100         disable_caches();
 101 }
 102
 103 void icache_enable(void)
 104 {
 105 }
 106
 107 void icache_disable(void)
 108 {
 109 }
 110
 111 int icache_status(void)
 112 {
 113         return 1;
 114 }
 115
 116 const char *cpu_vendor_name(int vendor)
 117 {
 118         const char *name;
 119         name = "<invalid cpu vendor>";
 120         if (vendor < ARRAY_SIZE(x86_vendor_name) &&
 121             x86_vendor_name[vendor])
 122                 name = x86_vendor_name[vendor];
 123
 124         return name;
 125 }
 126
 127 char *cpu_get_name(char *name)
 128 {
 129         unsigned int *name_as_ints = (unsigned int *)name;
 130         struct cpuid_result regs;
 131         char *ptr;
 132         int i;
 133
 134         /* This bit adds up to 48 bytes */
 135         for (i = 0; i < 3; i++) {
 136                 regs = cpuid(0x80000002 + i);
 137                 name_as_ints[i * 4 + 0] = regs.eax;
 138                 name_as_ints[i * 4 + 1] = regs.ebx;
 139                 name_as_ints[i * 4 + 2] = regs.ecx;
 140                 name_as_ints[i * 4 + 3] = regs.edx;
 141         }
 142         name[CPU_MAX_NAME_LEN - 1] = '\0';
 143
 144         /* Skip leading spaces. */
 145         ptr = name;
 146         while (*ptr == ' ')
 147                 ptr++;
 148
 149         return ptr;
 150 }
 151
 152 int default_print_cpuinfo(void)
 153 {
 154         printf("CPU: %s, vendor %s, device %xh\n",
 155                cpu_has_64bit() ? "x86_64" : "x86",
 156                cpu_vendor_name(gd->arch.x86_vendor), gd->arch.x86_device);
 157
 158 #ifdef CONFIG_HAVE_ACPI_RESUME
 159         debug("ACPI previous sleep state: %s\n",
 160               acpi_ss_string(gd->arch.prev_sleep_state));
 161 #endif
 162
 163         return 0;
 164 }
 165
 166 void show_boot_progress(int val)
 167 {
 168         outb(val, POST_PORT);
 169 }
 170
 171 #if !defined(CONFIG_SYS_COREBOOT) && !defined(CONFIG_EFI_STUB)
 172 /*
 173  * Implement a weak default function for boards that optionally
 174  * need to clean up the system before jumping to the kernel.
 175  */
 176 __weak void board_final_cleanup(void)
 177 {
 178 }
 179
 180 int last_stage_init(void)
 181 {
 182         board_final_cleanup();
 183
 184 #if CONFIG_HAVE_ACPI_RESUME
 185         struct acpi_fadt *fadt = acpi_find_fadt();
 186
 187         if (fadt != NULL && gd->arch.prev_sleep_state == ACPI_S3)
 188                 acpi_resume(fadt);
 189 #endif
 190
 191         write_tables();
 192
 193         return 0;
 194 }
 195 #endif
 196
 197 static int x86_init_cpus(void)
 198 {
 199 #ifdef CONFIG_SMP
 200         debug("Init additional CPUs\n");
 201         x86_mp_init();
 202 #else
 203         struct udevice *dev;
 204
 205         /*
 206          * This causes the cpu-x86 driver to be probed.
 207          * We don't check return value here as we want to allow boards
 208          * which have not been converted to use cpu uclass driver to boot.
 209          */
 210         uclass_first_device(UCLASS_CPU, &dev);
 211 #endif
 212
 213         return 0;
 214 }
 215
 216 int cpu_init_r(void)
 217 {
 218         struct udevice *dev;
 219         int ret;
 220
 221         if (!ll_boot_init())
 222                 return 0;
 223
 224         ret = x86_init_cpus();
 225         if (ret)
 226                 return ret;
 227
 228         /*
 229          * Set up the northbridge, PCH and LPC if available. Note that these
 230          * may have had some limited pre-relocation init if they were probed
 231          * before relocation, but this is post relocation.
 232          */
 233         uclass_first_device(UCLASS_NORTHBRIDGE, &dev);
 234         uclass_first_device(UCLASS_PCH, &dev);
 235         uclass_first_device(UCLASS_LPC, &dev);
 236
 237         /* Set up pin control if available */
 238         ret = syscon_get_by_driver_data(X86_SYSCON_PINCONF, &dev);
 239         debug("%s, pinctrl=%p, ret=%d\n", __func__, dev, ret);
 240
 241         return 0;
 242 }
 243
 244 #ifndef CONFIG_EFI_STUB
 245 int reserve_arch(void)
 246 {
 247 #ifdef CONFIG_ENABLE_MRC_CACHE
 248         mrccache_reserve();
 249 #endif
 250
 251 #ifdef CONFIG_SEABIOS
 252         high_table_reserve();
 253 #endif
 254
 255 #ifdef CONFIG_HAVE_ACPI_RESUME
 256         acpi_s3_reserve();
 257
 258 #ifdef CONFIG_HAVE_FSP
 259         /*
 260          * Save stack address to CMOS so that at next S3 boot,
 261          * we can use it as the stack address for fsp_contiue()
 262          */
 263         fsp_save_s3_stack();
 264 #endif /* CONFIG_HAVE_FSP */
 265 #endif /* CONFIG_HAVE_ACPI_RESUME */
 266
 267         return 0;
 268 }
 269 #endif