arch/sparc/mm/iommu.c

   1 /*
   2  * iommu.c:  IOMMU specific routines for memory management.
   3  *
   4  * Copyright (C) 1995 David S. Miller  (davem@caip.rutgers.edu)
   5  * Copyright (C) 1995,2002 Pete Zaitcev     (zaitcev@yahoo.com)
   6  * Copyright (C) 1996 Eddie C. Dost    (ecd@skynet.be)
   7  * Copyright (C) 1997,1998 Jakub Jelinek    (jj@sunsite.mff.cuni.cz)
   8  */
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/mm.h>
  13 #include <linux/slab.h>
  14 #include <linux/highmem.h>      /* pte_offset_map => kmap_atomic */
  15 #include <linux/scatterlist.h>
  16 #include <linux/of.h>
  17 #include <linux/of_device.h>
  18
  19 #include <asm/pgalloc.h>
  20 #include <asm/pgtable.h>
  21 #include <asm/io.h>
  22 #include <asm/mxcc.h>
  23 #include <asm/mbus.h>
  24 #include <asm/cacheflush.h>
  25 #include <asm/tlbflush.h>
  26 #include <asm/bitext.h>
  27 #include <asm/iommu.h>
  28 #include <asm/dma.h>
  29
  30 /*
  31  * This can be sized dynamically, but we will do this
  32  * only when we have a guidance about actual I/O pressures.
  33  */
  34 #define IOMMU_RNGE      IOMMU_RNGE_256MB
  35 #define IOMMU_START     0xF0000000
  36 #define IOMMU_WINSIZE   (256*1024*1024U)
  37 #define IOMMU_NPTES     (IOMMU_WINSIZE/PAGE_SIZE)       /* 64K PTEs, 265KB */
  38 #define IOMMU_ORDER     6                               /* 4096 * (1<<6) */
  39
  40 /* srmmu.c */
  41 extern int viking_mxcc_present;
  42 extern int flush_page_for_dma_global;
  43 static int viking_flush;
  44 /* viking.S */
  45 extern void viking_flush_page(unsigned long page);
  46 extern void viking_mxcc_flush_page(unsigned long page);
  47
  48 /*
  49  * Values precomputed according to CPU type.
  50  */
  51 static unsigned int ioperm_noc;         /* Consistent mapping iopte flags */
  52 static pgprot_t dvma_prot;              /* Consistent mapping pte flags */
  53
  54 #define IOPERM        (IOPTE_CACHE | IOPTE_WRITE | IOPTE_VALID)
  55 #define MKIOPTE(pfn, perm) (((((pfn)<<8) & IOPTE_PAGE) | (perm)) & ~IOPTE_WAZ)
  56
  57 static void __init sbus_iommu_init(struct platform_device *op)
  58 {
  59         struct iommu_struct *iommu;
  60         unsigned int impl, vers;
  61         unsigned long *bitmap;
  62         unsigned long tmp;
  63
  64         iommu = kmalloc(sizeof(struct iommu_struct), GFP_KERNEL);
  65         if (!iommu) {
  66                 prom_printf("Unable to allocate iommu structure\n");
  67                 prom_halt();
  68         }
  69
  70         iommu->regs = of_ioremap(&op->resource[0], 0, PAGE_SIZE * 3,
  71                                  "iommu_regs");
  72         if (!iommu->regs) {
  73                 prom_printf("Cannot map IOMMU registers\n");
  74                 prom_halt();
  75         }
  76         impl = (iommu->regs->control & IOMMU_CTRL_IMPL) >> 28;
  77         vers = (iommu->regs->control & IOMMU_CTRL_VERS) >> 24;
  78         tmp = iommu->regs->control;
  79         tmp &= ~(IOMMU_CTRL_RNGE);
  80         tmp |= (IOMMU_RNGE_256MB | IOMMU_CTRL_ENAB);
  81         iommu->regs->control = tmp;
  82         iommu_invalidate(iommu->regs);
  83         iommu->start = IOMMU_START;
  84         iommu->end = 0xffffffff;
  85
  86         /* Allocate IOMMU page table */
  87         /* Stupid alignment constraints give me a headache.
  88            We need 256K or 512K or 1M or 2M area aligned to
  89            its size and current gfp will fortunately give
  90            it to us. */
  91         tmp = __get_free_pages(GFP_KERNEL, IOMMU_ORDER);
  92         if (!tmp) {
  93                 prom_printf("Unable to allocate iommu table [0x%08x]\n",
  94                             IOMMU_NPTES*sizeof(iopte_t));
  95                 prom_halt();
  96         }
  97         iommu->page_table = (iopte_t *)tmp;
  98
  99         /* Initialize new table. */
 100         memset(iommu->page_table, 0, IOMMU_NPTES*sizeof(iopte_t));
 101         flush_cache_all();
 102         flush_tlb_all();
 103         iommu->regs->base = __pa((unsigned long) iommu->page_table) >> 4;
 104         iommu_invalidate(iommu->regs);
 105
 106         bitmap = kmalloc(IOMMU_NPTES>>3, GFP_KERNEL);
 107         if (!bitmap) {
 108                 prom_printf("Unable to allocate iommu bitmap [%d]\n",
 109                             (int)(IOMMU_NPTES>>3));
 110                 prom_halt();
 111         }
 112         bit_map_init(&iommu->usemap, bitmap, IOMMU_NPTES);
 113         /* To be coherent on HyperSparc, the page color of DVMA
 114          * and physical addresses must match.
 115          */
 116         if (srmmu_modtype == HyperSparc)
 117                 iommu->usemap.num_colors = vac_cache_size >> PAGE_SHIFT;
 118         else
 119                 iommu->usemap.num_colors = 1;
 120
 121         printk(KERN_INFO "IOMMU: impl %d vers %d table 0x%p[%d B] map [%d b]\n",
 122                impl, vers, iommu->page_table,
 123                (int)(IOMMU_NPTES*sizeof(iopte_t)), (int)IOMMU_NPTES);
 124
 125         op->dev.archdata.iommu = iommu;
 126 }
 127
 128 static int __init iommu_init(void)
 129 {
 130         struct device_node *dp;
 131
 132         for_each_node_by_name(dp, "iommu") {
 133                 struct platform_device *op = of_find_device_by_node(dp);
 134
 135                 sbus_iommu_init(op);
 136                 of_propagate_archdata(op);
 137         }
 138
 139         return 0;
 140 }
 141
 142 subsys_initcall(iommu_init);
 143
 144 /* This begs to be btfixup-ed by srmmu. */
 145 /* Flush the iotlb entries to ram. */
 146 /* This could be better if we didn't have to flush whole pages. */
 147 static void iommu_flush_iotlb(iopte_t *iopte, unsigned int niopte)
 148 {
 149         unsigned long start;
 150         unsigned long end;
 151
 152         start = (unsigned long)iopte;
 153         end = PAGE_ALIGN(start + niopte*sizeof(iopte_t));
 154         start &= PAGE_MASK;
 155         if (viking_mxcc_present) {
 156                 while(start < end) {
 157                         viking_mxcc_flush_page(start);
 158                         start += PAGE_SIZE;
 159                 }
 160         } else if (viking_flush) {
 161                 while(start < end) {
 162                         viking_flush_page(start);
 163                         start += PAGE_SIZE;
 164                 }
 165         } else {
 166                 while(start < end) {
 167                         __flush_page_to_ram(start);
 168                         start += PAGE_SIZE;
 169                 }
 170         }
 171 }
 172
 173 static u32 iommu_get_one(struct device *dev, struct page *page, int npages)
 174 {
 175         struct iommu_struct *iommu = dev->archdata.iommu;
 176         int ioptex;
 177         iopte_t *iopte, *iopte0;
 178         unsigned int busa, busa0;
 179         int i;
 180
 181         /* page color = pfn of page */
 182         ioptex = bit_map_string_get(&iommu->usemap, npages, page_to_pfn(page));
 183         if (ioptex < 0)
 184                 panic("iommu out");
 185         busa0 = iommu->start + (ioptex << PAGE_SHIFT);
 186         iopte0 = &iommu->page_table[ioptex];
 187
 188         busa = busa0;
 189         iopte = iopte0;
 190         for (i = 0; i < npages; i++) {
 191                 iopte_val(*iopte) = MKIOPTE(page_to_pfn(page), IOPERM);
 192                 iommu_invalidate_page(iommu->regs, busa);
 193                 busa += PAGE_SIZE;
 194                 iopte++;
 195                 page++;
 196         }
 197
 198         iommu_flush_iotlb(iopte0, npages);
 199
 200         return busa0;
 201 }
 202
 203 static u32 iommu_get_scsi_one(struct device *dev, char *vaddr, unsigned int len)
 204 {
 205         unsigned long off;
 206         int npages;
 207         struct page *page;
 208         u32 busa;
 209
 210         off = (unsigned long)vaddr & ~PAGE_MASK;
 211         npages = (off + len + PAGE_SIZE-1) >> PAGE_SHIFT;
 212         page = virt_to_page((unsigned long)vaddr & PAGE_MASK);
 213         busa = iommu_get_one(dev, page, npages);
 214         return busa + off;
 215 }
 216
 217 static __u32 iommu_get_scsi_one_gflush(struct device *dev, char *vaddr, unsigned long len)
 218 {
 219         flush_page_for_dma(0);
 220         return iommu_get_scsi_one(dev, vaddr, len);
 221 }
 222
 223 static __u32 iommu_get_scsi_one_pflush(struct device *dev, char *vaddr, unsigned long len)
 224 {
 225         unsigned long page = ((unsigned long) vaddr) & PAGE_MASK;
 226
 227         while(page < ((unsigned long)(vaddr + len))) {
 228                 flush_page_for_dma(page);
 229                 page += PAGE_SIZE;
 230         }
 231         return iommu_get_scsi_one(dev, vaddr, len);
 232 }
 233
 234 static void iommu_get_scsi_sgl_gflush(struct device *dev, struct scatterlist *sg, int sz)
 235 {
 236         int n;
 237
 238         flush_page_for_dma(0);
 239         while (sz != 0) {
 240                 --sz;
 241                 n = (sg->length + sg->offset + PAGE_SIZE-1) >> PAGE_SHIFT;
 242                 sg->dma_address = iommu_get_one(dev, sg_page(sg), n) + sg->offset;
 243                 sg->dma_length = sg->length;
 244                 sg = sg_next(sg);
 245         }
 246 }
 247
 248 static void iommu_get_scsi_sgl_pflush(struct device *dev, struct scatterlist *sg, int sz)
 249 {
 250         unsigned long page, oldpage = 0;
 251         int n, i;
 252
 253         while(sz != 0) {
 254                 --sz;
 255
 256                 n = (sg->length + sg->offset + PAGE_SIZE-1) >> PAGE_SHIFT;
 257
 258                 /*
 259                  * We expect unmapped highmem pages to be not in the cache.
 260                  * XXX Is this a good assumption?
 261                  * XXX What if someone else unmaps it here and races us?
 262                  */
 263                 if ((page = (unsigned long) page_address(sg_page(sg))) != 0) {
 264                         for (i = 0; i < n; i++) {
 265                                 if (page != oldpage) {  /* Already flushed? */
 266                                         flush_page_for_dma(page);
 267                                         oldpage = page;
 268                                 }
 269                                 page += PAGE_SIZE;
 270                         }
 271                 }
 272
 273                 sg->dma_address = iommu_get_one(dev, sg_page(sg), n) + sg->offset;
 274                 sg->dma_length = sg->length;
 275                 sg = sg_next(sg);
 276         }
 277 }
 278
 279 static void iommu_release_one(struct device *dev, u32 busa, int npages)
 280 {
 281         struct iommu_struct *iommu = dev->archdata.iommu;
 282         int ioptex;
 283         int i;
 284
 285         BUG_ON(busa < iommu->start);
 286         ioptex = (busa - iommu->start) >> PAGE_SHIFT;
 287         for (i = 0; i < npages; i++) {
 288                 iopte_val(iommu->page_table[ioptex + i]) = 0;
 289                 iommu_invalidate_page(iommu->regs, busa);
 290                 busa += PAGE_SIZE;
 291         }
 292         bit_map_clear(&iommu->usemap, ioptex, npages);
 293 }
 294
 295 static void iommu_release_scsi_one(struct device *dev, __u32 vaddr, unsigned long len)
 296 {
 297         unsigned long off;
 298         int npages;
 299
 300         off = vaddr & ~PAGE_MASK;
 301         npages = (off + len + PAGE_SIZE-1) >> PAGE_SHIFT;
 302         iommu_release_one(dev, vaddr & PAGE_MASK, npages);
 303 }
 304
 305 static void iommu_release_scsi_sgl(struct device *dev, struct scatterlist *sg, int sz)
 306 {
 307         int n;
 308
 309         while(sz != 0) {
 310                 --sz;
 311
 312                 n = (sg->length + sg->offset + PAGE_SIZE-1) >> PAGE_SHIFT;
 313                 iommu_release_one(dev, sg->dma_address & PAGE_MASK, n);
 314                 sg->dma_address = 0x21212121;
 315                 sg = sg_next(sg);
 316         }
 317 }
 318
 319 #ifdef CONFIG_SBUS
 320 static int iommu_map_dma_area(struct device *dev, dma_addr_t *pba, unsigned long va,
 321                               unsigned long addr, int len)
 322 {
 323         struct iommu_struct *iommu = dev->archdata.iommu;
 324         unsigned long page, end;
 325         iopte_t *iopte = iommu->page_table;
 326         iopte_t *first;
 327         int ioptex;
 328
 329         BUG_ON((va & ~PAGE_MASK) != 0);
 330         BUG_ON((addr & ~PAGE_MASK) != 0);
 331         BUG_ON((len & ~PAGE_MASK) != 0);
 332
 333         /* page color = physical address */
 334         ioptex = bit_map_string_get(&iommu->usemap, len >> PAGE_SHIFT,
 335                 addr >> PAGE_SHIFT);
 336         if (ioptex < 0)
 337                 panic("iommu out");
 338
 339         iopte += ioptex;
 340         first = iopte;
 341         end = addr + len;
 342         while(addr < end) {
 343                 page = va;
 344                 {
 345                         pgd_t *pgdp;
 346                         pmd_t *pmdp;
 347                         pte_t *ptep;
 348
 349                         if (viking_mxcc_present)
 350                                 viking_mxcc_flush_page(page);
 351                         else if (viking_flush)
 352                                 viking_flush_page(page);
 353                         else
 354                                 __flush_page_to_ram(page);
 355
 356                         pgdp = pgd_offset(&init_mm, addr);
 357                         pmdp = pmd_offset(pgdp, addr);
 358                         ptep = pte_offset_map(pmdp, addr);
 359
 360                         set_pte(ptep, mk_pte(virt_to_page(page), dvma_prot));
 361                 }
 362                 iopte_val(*iopte++) =
 363                     MKIOPTE(page_to_pfn(virt_to_page(page)), ioperm_noc);
 364                 addr += PAGE_SIZE;
 365                 va += PAGE_SIZE;
 366         }
 367         /* P3: why do we need this?
 368          *
 369          * DAVEM: Because there are several aspects, none of which
 370          *        are handled by a single interface.  Some cpus are
 371          *        completely not I/O DMA coherent, and some have
 372          *        virtually indexed caches.  The driver DMA flushing
 373          *        methods handle the former case, but here during
 374          *        IOMMU page table modifications, and usage of non-cacheable
 375          *        cpu mappings of pages potentially in the cpu caches, we have
 376          *        to handle the latter case as well.
 377          */
 378         flush_cache_all();
 379         iommu_flush_iotlb(first, len >> PAGE_SHIFT);
 380         flush_tlb_all();
 381         iommu_invalidate(iommu->regs);
 382
 383         *pba = iommu->start + (ioptex << PAGE_SHIFT);
 384         return 0;
 385 }
 386
 387 static void iommu_unmap_dma_area(struct device *dev, unsigned long busa, int len)
 388 {
 389         struct iommu_struct *iommu = dev->archdata.iommu;
 390         iopte_t *iopte = iommu->page_table;
 391         unsigned long end;
 392         int ioptex = (busa - iommu->start) >> PAGE_SHIFT;
 393
 394         BUG_ON((busa & ~PAGE_MASK) != 0);
 395         BUG_ON((len & ~PAGE_MASK) != 0);
 396
 397         iopte += ioptex;
 398         end = busa + len;
 399         while (busa < end) {
 400                 iopte_val(*iopte++) = 0;
 401                 busa += PAGE_SIZE;
 402         }
 403         flush_tlb_all();
 404         iommu_invalidate(iommu->regs);
 405         bit_map_clear(&iommu->usemap, ioptex, len >> PAGE_SHIFT);
 406 }
 407 #endif
 408
 409 static const struct sparc32_dma_ops iommu_dma_gflush_ops = {
 410         .get_scsi_one           = iommu_get_scsi_one_gflush,
 411         .get_scsi_sgl           = iommu_get_scsi_sgl_gflush,
 412         .release_scsi_one       = iommu_release_scsi_one,
 413         .release_scsi_sgl       = iommu_release_scsi_sgl,
 414 #ifdef CONFIG_SBUS
 415         .map_dma_area           = iommu_map_dma_area,
 416         .unmap_dma_area         = iommu_unmap_dma_area,
 417 #endif
 418 };
 419
 420 static const struct sparc32_dma_ops iommu_dma_pflush_ops = {
 421         .get_scsi_one           = iommu_get_scsi_one_pflush,
 422         .get_scsi_sgl           = iommu_get_scsi_sgl_pflush,
 423         .release_scsi_one       = iommu_release_scsi_one,
 424         .release_scsi_sgl       = iommu_release_scsi_sgl,
 425 #ifdef CONFIG_SBUS
 426         .map_dma_area           = iommu_map_dma_area,
 427         .unmap_dma_area         = iommu_unmap_dma_area,
 428 #endif
 429 };
 430
 431 void __init ld_mmu_iommu(void)
 432 {
 433         if (flush_page_for_dma_global) {
 434                 /* flush_page_for_dma flushes everything, no matter of what page is it */
 435                 sparc32_dma_ops = &iommu_dma_gflush_ops;
 436         } else {
 437                 sparc32_dma_ops = &iommu_dma_pflush_ops;
 438         }
 439
 440         if (viking_mxcc_present || srmmu_modtype == HyperSparc) {
 441                 dvma_prot = __pgprot(SRMMU_CACHE | SRMMU_ET_PTE | SRMMU_PRIV);
 442                 ioperm_noc = IOPTE_CACHE | IOPTE_WRITE | IOPTE_VALID;
 443         } else {
 444                 dvma_prot = __pgprot(SRMMU_ET_PTE | SRMMU_PRIV);
 445                 ioperm_noc = IOPTE_WRITE | IOPTE_VALID;
 446         }
 447 }