arch/riscv/include/asm/hwcap.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * Copied from arch/arm64/include/asm/hwcap.h
   4  *
   5  * Copyright (C) 2012 ARM Ltd.
   6  * Copyright (C) 2017 SiFive
   7  */
   8 #ifndef _ASM_RISCV_HWCAP_H
   9 #define _ASM_RISCV_HWCAP_H
  10
  11 #include <asm/alternative-macros.h>
  12 #include <asm/errno.h>
  13 #include <linux/bits.h>
  14 #include <uapi/asm/hwcap.h>
  15
  16 #define RISCV_ISA_EXT_a         ('a' - 'a')
  17 #define RISCV_ISA_EXT_c         ('c' - 'a')
  18 #define RISCV_ISA_EXT_d         ('d' - 'a')
  19 #define RISCV_ISA_EXT_f         ('f' - 'a')
  20 #define RISCV_ISA_EXT_h         ('h' - 'a')
  21 #define RISCV_ISA_EXT_i         ('i' - 'a')
  22 #define RISCV_ISA_EXT_m         ('m' - 'a')
  23 #define RISCV_ISA_EXT_s         ('s' - 'a')
  24 #define RISCV_ISA_EXT_u         ('u' - 'a')
  25
  26 /*
  27  * These macros represent the logical IDs of each multi-letter RISC-V ISA
  28  * extension and are used in the ISA bitmap. The logical IDs start from
  29  * RISCV_ISA_EXT_BASE, which allows the 0-25 range to be reserved for single
  30  * letter extensions. The maximum, RISCV_ISA_EXT_MAX, is defined in order
  31  * to allocate the bitmap and may be increased when necessary.
  32  *
  33  * New extensions should just be added to the bottom, rather than added
  34  * alphabetically, in order to avoid unnecessary shuffling.
  35  */
  36 #define RISCV_ISA_EXT_BASE              26
  37
  38 #define RISCV_ISA_EXT_SSCOFPMF          26
  39 #define RISCV_ISA_EXT_SSTC              27
  40 #define RISCV_ISA_EXT_SVINVAL           28
  41 #define RISCV_ISA_EXT_SVPBMT            29
  42 #define RISCV_ISA_EXT_ZBB               30
  43 #define RISCV_ISA_EXT_ZICBOM            31
  44 #define RISCV_ISA_EXT_ZIHINTPAUSE       32
  45 #define RISCV_ISA_EXT_SVNAPOT           33
  46 #define RISCV_ISA_EXT_ZICBOZ            34
  47 #define RISCV_ISA_EXT_SMAIA             35
  48 #define RISCV_ISA_EXT_SSAIA             36
  49 #define RISCV_ISA_EXT_ZICNTR            37
  50 #define RISCV_ISA_EXT_ZICSR             38
  51 #define RISCV_ISA_EXT_ZIFENCEI          39
  52 #define RISCV_ISA_EXT_ZIHPM             40
  53
  54 #define RISCV_ISA_EXT_MAX               64
  55 #define RISCV_ISA_EXT_NAME_LEN_MAX      32
  56
  57 #ifdef CONFIG_RISCV_M_MODE
  58 #define RISCV_ISA_EXT_SxAIA             RISCV_ISA_EXT_SMAIA
  59 #else
  60 #define RISCV_ISA_EXT_SxAIA             RISCV_ISA_EXT_SSAIA
  61 #endif
  62
  63 #ifndef __ASSEMBLY__
  64
  65 #include <linux/jump_label.h>
  66
  67 struct riscv_isa_ext_data {
  68         /* Name of the extension displayed to userspace via /proc/cpuinfo */
  69         char uprop[RISCV_ISA_EXT_NAME_LEN_MAX];
  70         /* The logical ISA extension ID */
  71         unsigned int isa_ext_id;
  72 };
  73
  74 unsigned long riscv_isa_extension_base(const unsigned long *isa_bitmap);
  75
  76 #define riscv_isa_extension_mask(ext) BIT_MASK(RISCV_ISA_EXT_##ext)
  77
  78 bool __riscv_isa_extension_available(const unsigned long *isa_bitmap, int bit);
  79 #define riscv_isa_extension_available(isa_bitmap, ext)  \
  80         __riscv_isa_extension_available(isa_bitmap, RISCV_ISA_EXT_##ext)
  81
  82 static __always_inline bool
  83 riscv_has_extension_likely(const unsigned long ext)
  84 {
  85         compiletime_assert(ext < RISCV_ISA_EXT_MAX,
  86                            "ext must be < RISCV_ISA_EXT_MAX");
  87
  88         if (IS_ENABLED(CONFIG_RISCV_ALTERNATIVE)) {
  89                 asm_volatile_goto(
  90                 ALTERNATIVE("j  %l[l_no]", "nop", 0, %[ext], 1)
  91                 :
  92                 : [ext] "i" (ext)
  93                 :
  94                 : l_no);
  95         } else {
  96                 if (!__riscv_isa_extension_available(NULL, ext))
  97                         goto l_no;
  98         }
  99
 100         return true;
 101 l_no:
 102         return false;
 103 }
 104
 105 static __always_inline bool
 106 riscv_has_extension_unlikely(const unsigned long ext)
 107 {
 108         compiletime_assert(ext < RISCV_ISA_EXT_MAX,
 109                            "ext must be < RISCV_ISA_EXT_MAX");
 110
 111         if (IS_ENABLED(CONFIG_RISCV_ALTERNATIVE)) {
 112                 asm_volatile_goto(
 113                 ALTERNATIVE("nop", "j   %l[l_yes]", 0, %[ext], 1)
 114                 :
 115                 : [ext] "i" (ext)
 116                 :
 117                 : l_yes);
 118         } else {
 119                 if (__riscv_isa_extension_available(NULL, ext))
 120                         goto l_yes;
 121         }
 122
 123         return false;
 124 l_yes:
 125         return true;
 126 }
 127
 128 #endif
 129
 130 #endif /* _ASM_RISCV_HWCAP_H */