arch/riscv/include/asm/hwcap.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * Copied from arch/arm64/include/asm/hwcap.h
   4  *
   5  * Copyright (C) 2012 ARM Ltd.
   6  * Copyright (C) 2017 SiFive
   7  */
   8 #ifndef _ASM_RISCV_HWCAP_H
   9 #define _ASM_RISCV_HWCAP_H
  10
  11 #include <asm/alternative-macros.h>
  12 #include <asm/errno.h>
  13 #include <linux/bits.h>
  14 #include <uapi/asm/hwcap.h>
  15
  16 #define RISCV_ISA_EXT_a         ('a' - 'a')
  17 #define RISCV_ISA_EXT_c         ('c' - 'a')
  18 #define RISCV_ISA_EXT_d         ('d' - 'a')
  19 #define RISCV_ISA_EXT_f         ('f' - 'a')
  20 #define RISCV_ISA_EXT_h         ('h' - 'a')
  21 #define RISCV_ISA_EXT_i         ('i' - 'a')
  22 #define RISCV_ISA_EXT_m         ('m' - 'a')
  23 #define RISCV_ISA_EXT_s         ('s' - 'a')
  24 #define RISCV_ISA_EXT_u         ('u' - 'a')
  25 #define RISCV_ISA_EXT_v         ('v' - 'a')
  26
  27 /*
  28  * These macros represent the logical IDs of each multi-letter RISC-V ISA
  29  * extension and are used in the ISA bitmap. The logical IDs start from
  30  * RISCV_ISA_EXT_BASE, which allows the 0-25 range to be reserved for single
  31  * letter extensions. The maximum, RISCV_ISA_EXT_MAX, is defined in order
  32  * to allocate the bitmap and may be increased when necessary.
  33  *
  34  * New extensions should just be added to the bottom, rather than added
  35  * alphabetically, in order to avoid unnecessary shuffling.
  36  */
  37 #define RISCV_ISA_EXT_BASE              26
  38
  39 #define RISCV_ISA_EXT_SSCOFPMF          26
  40 #define RISCV_ISA_EXT_SSTC              27
  41 #define RISCV_ISA_EXT_SVINVAL           28
  42 #define RISCV_ISA_EXT_SVPBMT            29
  43 #define RISCV_ISA_EXT_ZBB               30
  44 #define RISCV_ISA_EXT_ZICBOM            31
  45 #define RISCV_ISA_EXT_ZIHINTPAUSE       32
  46 #define RISCV_ISA_EXT_SVNAPOT           33
  47 #define RISCV_ISA_EXT_ZICBOZ            34
  48 #define RISCV_ISA_EXT_SMAIA             35
  49 #define RISCV_ISA_EXT_SSAIA             36
  50 #define RISCV_ISA_EXT_ZBA               37
  51 #define RISCV_ISA_EXT_ZBS               38
  52
  53 #define RISCV_ISA_EXT_MAX               64
  54 #define RISCV_ISA_EXT_NAME_LEN_MAX      32
  55
  56 #ifdef CONFIG_RISCV_M_MODE
  57 #define RISCV_ISA_EXT_SxAIA             RISCV_ISA_EXT_SMAIA
  58 #else
  59 #define RISCV_ISA_EXT_SxAIA             RISCV_ISA_EXT_SSAIA
  60 #endif
  61
  62 #ifndef __ASSEMBLY__
  63
  64 #include <linux/jump_label.h>
  65
  66 unsigned long riscv_get_elf_hwcap(void);
  67
  68 struct riscv_isa_ext_data {
  69         /* Name of the extension displayed to userspace via /proc/cpuinfo */
  70         char uprop[RISCV_ISA_EXT_NAME_LEN_MAX];
  71         /* The logical ISA extension ID */
  72         unsigned int isa_ext_id;
  73 };
  74
  75 unsigned long riscv_isa_extension_base(const unsigned long *isa_bitmap);
  76
  77 #define riscv_isa_extension_mask(ext) BIT_MASK(RISCV_ISA_EXT_##ext)
  78
  79 bool __riscv_isa_extension_available(const unsigned long *isa_bitmap, int bit);
  80 #define riscv_isa_extension_available(isa_bitmap, ext)  \
  81         __riscv_isa_extension_available(isa_bitmap, RISCV_ISA_EXT_##ext)
  82
  83 static __always_inline bool
  84 riscv_has_extension_likely(const unsigned long ext)
  85 {
  86         compiletime_assert(ext < RISCV_ISA_EXT_MAX,
  87                            "ext must be < RISCV_ISA_EXT_MAX");
  88
  89         if (IS_ENABLED(CONFIG_RISCV_ALTERNATIVE)) {
  90                 asm_volatile_goto(
  91                 ALTERNATIVE("j  %l[l_no]", "nop", 0, %[ext], 1)
  92                 :
  93                 : [ext] "i" (ext)
  94                 :
  95                 : l_no);
  96         } else {
  97                 if (!__riscv_isa_extension_available(NULL, ext))
  98                         goto l_no;
  99         }
 100
 101         return true;
 102 l_no:
 103         return false;
 104 }
 105
 106 static __always_inline bool
 107 riscv_has_extension_unlikely(const unsigned long ext)
 108 {
 109         compiletime_assert(ext < RISCV_ISA_EXT_MAX,
 110                            "ext must be < RISCV_ISA_EXT_MAX");
 111
 112         if (IS_ENABLED(CONFIG_RISCV_ALTERNATIVE)) {
 113                 asm_volatile_goto(
 114                 ALTERNATIVE("nop", "j   %l[l_yes]", 0, %[ext], 1)
 115                 :
 116                 : [ext] "i" (ext)
 117                 :
 118                 : l_yes);
 119         } else {
 120                 if (__riscv_isa_extension_available(NULL, ext))
 121                         goto l_yes;
 122         }
 123
 124         return false;
 125 l_yes:
 126         return true;
 127 }
 128
 129 #endif
 130
 131 #endif /* _ASM_RISCV_HWCAP_H */