arch/riscv/Makefile

   1 # SPDX-License-Identifier: GPL-2.0+
   2 #
   3 # Copyright (C) 2017 Andes Technology Corporation.
   4 # Rick Chen, Andes Technology Corporation <rick@andestech.com>
   5
   6 ifeq ($(CONFIG_ARCH_RV64I),y)
   7         ARCH_BASE = rv64im
   8         ABI_BASE = lp64
   9 endif
  10 ifeq ($(CONFIG_ARCH_RV32I),y)
  11         ARCH_BASE = rv32im
  12         ABI_BASE = ilp32
  13 endif
  14 ifeq ($(CONFIG_RISCV_ISA_A),y)
  15         ARCH_A = a
  16 endif
  17 ifeq ($(CONFIG_RISCV_ISA_F),y)
  18         ARCH_F = f
  19 endif
  20 ifeq ($(CONFIG_RISCV_ISA_D),y)
  21         ARCH_D = d
  22         ABI_D = d
  23 endif
  24 ifeq ($(CONFIG_RISCV_ISA_C),y)
  25         ARCH_C = c
  26 endif
  27 ifeq ($(CONFIG_RISCV_ISA_ZBB),y)
  28         ARCH_ZBB = _zbb
  29 endif
  30 ifeq ($(CONFIG_CMODEL_MEDLOW),y)
  31         CMODEL = medlow
  32 endif
  33 ifeq ($(CONFIG_CMODEL_MEDANY),y)
  34         CMODEL = medany
  35 endif
  36
  37
  38 RISCV_MARCH = $(ARCH_BASE)$(ARCH_A)$(ARCH_F)$(ARCH_D)$(ARCH_C)$(ARCH_ZBB)
  39 ABI = $(ABI_BASE)$(ABI_D)
  40
  41 # Newer binutils versions default to ISA spec version 20191213 which moves some
  42 # instructions from the I extension to the Zicsr and Zifencei extensions.
  43 toolchain-need-zicsr-zifencei := $(call cc-option-yn, -mabi=$(ABI) -march=$(RISCV_MARCH)_zicsr_zifencei)
  44 ifeq ($(toolchain-need-zicsr-zifencei),y)
  45         RISCV_MARCH := $(RISCV_MARCH)_zicsr_zifencei
  46 endif
  47
  48 ARCH_FLAGS = -march=$(RISCV_MARCH) -mabi=$(ABI) \
  49              -mcmodel=$(CMODEL)
  50
  51 ifeq ($(CONFIG_$(SPL_)FRAMEPOINTER),y)
  52         ARCH_FLAGS += -fno-omit-frame-pointer
  53 endif
  54
  55 PLATFORM_CPPFLAGS       += $(ARCH_FLAGS)
  56 CFLAGS_EFI              += $(ARCH_FLAGS)
  57
  58 head-y := arch/riscv/cpu/start.o
  59
  60 libs-y += arch/riscv/cpu/
  61 libs-y += arch/riscv/cpu/$(CPU)/
  62 libs-y += arch/riscv/lib/