arch/powerpc/net/bpf_jit_comp32.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * eBPF JIT compiler for PPC32
   4  *
   5  * Copyright 2020 Christophe Leroy <christophe.leroy@csgroup.eu>
   6  *                CS GROUP France
   7  *
   8  * Based on PPC64 eBPF JIT compiler by Naveen N. Rao
   9  */
  10 #include <linux/moduleloader.h>
  11 #include <asm/cacheflush.h>
  12 #include <asm/asm-compat.h>
  13 #include <linux/netdevice.h>
  14 #include <linux/filter.h>
  15 #include <linux/if_vlan.h>
  16 #include <asm/kprobes.h>
  17 #include <linux/bpf.h>
  18
  19 #include "bpf_jit.h"
  20
  21 /*
  22  * Stack layout:
  23  *
  24  *              [       prev sp         ] <-------------
  25  *              [   nv gpr save area    ] 16 * 4        |
  26  * fp (r31) --> [   ebpf stack space    ] upto 512      |
  27  *              [     frame header      ] 16            |
  28  * sp (r1) ---> [    stack pointer      ] --------------
  29  */
  30
  31 /* for gpr non volatile registers r17 to r31 (14) + tail call */
  32 #define BPF_PPC_STACK_SAVE      (15 * 4 + 4)
  33 /* stack frame, ensure this is quadword aligned */
  34 #define BPF_PPC_STACKFRAME(ctx) (STACK_FRAME_MIN_SIZE + BPF_PPC_STACK_SAVE + (ctx)->stack_size)
  35
  36 #define PPC_EX32(r, i)          EMIT(PPC_RAW_LI((r), (i) < 0 ? -1 : 0))
  37
  38 /* PPC NVR range -- update this if we ever use NVRs below r17 */
  39 #define BPF_PPC_NVR_MIN         _R17
  40 #define BPF_PPC_TC              _R16
  41
  42 /* BPF register usage */
  43 #define TMP_REG                 (MAX_BPF_JIT_REG + 0)
  44
  45 /* BPF to ppc register mappings */
  46 void bpf_jit_init_reg_mapping(struct codegen_context *ctx)
  47 {
  48         /* function return value */
  49         ctx->b2p[BPF_REG_0] = _R12;
  50         /* function arguments */
  51         ctx->b2p[BPF_REG_1] = _R4;
  52         ctx->b2p[BPF_REG_2] = _R6;
  53         ctx->b2p[BPF_REG_3] = _R8;
  54         ctx->b2p[BPF_REG_4] = _R10;
  55         ctx->b2p[BPF_REG_5] = _R22;
  56         /* non volatile registers */
  57         ctx->b2p[BPF_REG_6] = _R24;
  58         ctx->b2p[BPF_REG_7] = _R26;
  59         ctx->b2p[BPF_REG_8] = _R28;
  60         ctx->b2p[BPF_REG_9] = _R30;
  61         /* frame pointer aka BPF_REG_10 */
  62         ctx->b2p[BPF_REG_FP] = _R18;
  63         /* eBPF jit internal registers */
  64         ctx->b2p[BPF_REG_AX] = _R20;
  65         ctx->b2p[TMP_REG] = _R31;               /* 32 bits */
  66 }
  67
  68 static int bpf_jit_stack_offsetof(struct codegen_context *ctx, int reg)
  69 {
  70         if ((reg >= BPF_PPC_NVR_MIN && reg < 32) || reg == BPF_PPC_TC)
  71                 return BPF_PPC_STACKFRAME(ctx) - 4 * (32 - reg);
  72
  73         WARN(true, "BPF JIT is asking about unknown registers, will crash the stack");
  74         /* Use the hole we have left for alignment */
  75         return BPF_PPC_STACKFRAME(ctx) - 4;
  76 }
  77
  78 #define SEEN_VREG_MASK          0x1ff80000 /* Volatile registers r3-r12 */
  79 #define SEEN_NVREG_FULL_MASK    0x0003ffff /* Non volatile registers r14-r31 */
  80 #define SEEN_NVREG_TEMP_MASK    0x00001e01 /* BPF_REG_5, BPF_REG_AX, TMP_REG */
  81
  82 static inline bool bpf_has_stack_frame(struct codegen_context *ctx)
  83 {
  84         /*
  85          * We only need a stack frame if:
  86          * - we call other functions (kernel helpers), or
  87          * - we use non volatile registers, or
  88          * - we use tail call counter
  89          * - the bpf program uses its stack area
  90          * The latter condition is deduced from the usage of BPF_REG_FP
  91          */
  92         return ctx->seen & (SEEN_FUNC | SEEN_TAILCALL | SEEN_NVREG_FULL_MASK) ||
  93                bpf_is_seen_register(ctx, bpf_to_ppc(BPF_REG_FP));
  94 }
  95
  96 void bpf_jit_realloc_regs(struct codegen_context *ctx)
  97 {
  98         unsigned int nvreg_mask;
  99
 100         if (ctx->seen & SEEN_FUNC)
 101                 nvreg_mask = SEEN_NVREG_TEMP_MASK;
 102         else
 103                 nvreg_mask = SEEN_NVREG_FULL_MASK;
 104
 105         while (ctx->seen & nvreg_mask &&
 106               (ctx->seen & SEEN_VREG_MASK) != SEEN_VREG_MASK) {
 107                 int old = 32 - fls(ctx->seen & (nvreg_mask & 0xaaaaaaab));
 108                 int new = 32 - fls(~ctx->seen & (SEEN_VREG_MASK & 0xaaaaaaaa));
 109                 int i;
 110
 111                 for (i = BPF_REG_0; i <= TMP_REG; i++) {
 112                         if (ctx->b2p[i] != old)
 113                                 continue;
 114                         ctx->b2p[i] = new;
 115                         bpf_set_seen_register(ctx, new);
 116                         bpf_clear_seen_register(ctx, old);
 117                         if (i != TMP_REG) {
 118                                 bpf_set_seen_register(ctx, new - 1);
 119                                 bpf_clear_seen_register(ctx, old - 1);
 120                         }
 121                         break;
 122                 }
 123         }
 124 }
 125
 126 void bpf_jit_build_prologue(u32 *image, struct codegen_context *ctx)
 127 {
 128         int i;
 129
 130         /* Initialize tail_call_cnt, to be skipped if we do tail calls. */
 131         if (ctx->seen & SEEN_TAILCALL)
 132                 EMIT(PPC_RAW_LI(_R4, 0));
 133         else
 134                 EMIT(PPC_RAW_NOP());
 135
 136 #define BPF_TAILCALL_PROLOGUE_SIZE      4
 137
 138         if (bpf_has_stack_frame(ctx))
 139                 EMIT(PPC_RAW_STWU(_R1, _R1, -BPF_PPC_STACKFRAME(ctx)));
 140
 141         if (ctx->seen & SEEN_TAILCALL)
 142                 EMIT(PPC_RAW_STW(_R4, _R1, bpf_jit_stack_offsetof(ctx, BPF_PPC_TC)));
 143
 144         /* First arg comes in as a 32 bits pointer. */
 145         EMIT(PPC_RAW_MR(bpf_to_ppc(BPF_REG_1), _R3));
 146         EMIT(PPC_RAW_LI(bpf_to_ppc(BPF_REG_1) - 1, 0));
 147
 148         /*
 149          * We need a stack frame, but we don't necessarily need to
 150          * save/restore LR unless we call other functions
 151          */
 152         if (ctx->seen & SEEN_FUNC)
 153                 EMIT(PPC_RAW_MFLR(_R0));
 154
 155         /*
 156          * Back up non-volatile regs -- registers r18-r31
 157          */
 158         for (i = BPF_PPC_NVR_MIN; i <= 31; i++)
 159                 if (bpf_is_seen_register(ctx, i))
 160                         EMIT(PPC_RAW_STW(i, _R1, bpf_jit_stack_offsetof(ctx, i)));
 161
 162         /* Setup frame pointer to point to the bpf stack area */
 163         if (bpf_is_seen_register(ctx, bpf_to_ppc(BPF_REG_FP))) {
 164                 EMIT(PPC_RAW_LI(bpf_to_ppc(BPF_REG_FP) - 1, 0));
 165                 EMIT(PPC_RAW_ADDI(bpf_to_ppc(BPF_REG_FP), _R1,
 166                                   STACK_FRAME_MIN_SIZE + ctx->stack_size));
 167         }
 168
 169         if (ctx->seen & SEEN_FUNC)
 170                 EMIT(PPC_RAW_STW(_R0, _R1, BPF_PPC_STACKFRAME(ctx) + PPC_LR_STKOFF));
 171 }
 172
 173 static void bpf_jit_emit_common_epilogue(u32 *image, struct codegen_context *ctx)
 174 {
 175         int i;
 176
 177         /* Restore NVRs */
 178         for (i = BPF_PPC_NVR_MIN; i <= 31; i++)
 179                 if (bpf_is_seen_register(ctx, i))
 180                         EMIT(PPC_RAW_LWZ(i, _R1, bpf_jit_stack_offsetof(ctx, i)));
 181
 182         if (ctx->seen & SEEN_FUNC)
 183                 EMIT(PPC_RAW_LWZ(_R0, _R1, BPF_PPC_STACKFRAME(ctx) + PPC_LR_STKOFF));
 184
 185         /* Tear down our stack frame */
 186         if (bpf_has_stack_frame(ctx))
 187                 EMIT(PPC_RAW_ADDI(_R1, _R1, BPF_PPC_STACKFRAME(ctx)));
 188
 189         if (ctx->seen & SEEN_FUNC)
 190                 EMIT(PPC_RAW_MTLR(_R0));
 191
 192 }
 193
 194 void bpf_jit_build_epilogue(u32 *image, struct codegen_context *ctx)
 195 {
 196         EMIT(PPC_RAW_MR(_R3, bpf_to_ppc(BPF_REG_0)));
 197
 198         bpf_jit_emit_common_epilogue(image, ctx);
 199
 200         EMIT(PPC_RAW_BLR());
 201 }
 202
 203 int bpf_jit_emit_func_call_rel(u32 *image, struct codegen_context *ctx, u64 func)
 204 {
 205         s32 rel = (s32)func - (s32)(image + ctx->idx);
 206
 207         if (image && rel < 0x2000000 && rel >= -0x2000000) {
 208                 PPC_BL(func);
 209                 EMIT(PPC_RAW_NOP());
 210                 EMIT(PPC_RAW_NOP());
 211                 EMIT(PPC_RAW_NOP());
 212         } else {
 213                 /* Load function address into r0 */
 214                 EMIT(PPC_RAW_LIS(_R0, IMM_H(func)));
 215                 EMIT(PPC_RAW_ORI(_R0, _R0, IMM_L(func)));
 216                 EMIT(PPC_RAW_MTCTR(_R0));
 217                 EMIT(PPC_RAW_BCTRL());
 218         }
 219
 220         return 0;
 221 }
 222
 223 static int bpf_jit_emit_tail_call(u32 *image, struct codegen_context *ctx, u32 out)
 224 {
 225         /*
 226          * By now, the eBPF program has already setup parameters in r3-r6
 227          * r3-r4/BPF_REG_1 - pointer to ctx -- passed as is to the next bpf program
 228          * r5-r6/BPF_REG_2 - pointer to bpf_array
 229          * r7-r8/BPF_REG_3 - index in bpf_array
 230          */
 231         int b2p_bpf_array = bpf_to_ppc(BPF_REG_2);
 232         int b2p_index = bpf_to_ppc(BPF_REG_3);
 233
 234         /*
 235          * if (index >= array->map.max_entries)
 236          *   goto out;
 237          */
 238         EMIT(PPC_RAW_LWZ(_R0, b2p_bpf_array, offsetof(struct bpf_array, map.max_entries)));
 239         EMIT(PPC_RAW_CMPLW(b2p_index, _R0));
 240         EMIT(PPC_RAW_LWZ(_R0, _R1, bpf_jit_stack_offsetof(ctx, BPF_PPC_TC)));
 241         PPC_BCC_SHORT(COND_GE, out);
 242
 243         /*
 244          * if (tail_call_cnt >= MAX_TAIL_CALL_CNT)
 245          *   goto out;
 246          */
 247         EMIT(PPC_RAW_CMPLWI(_R0, MAX_TAIL_CALL_CNT));
 248         /* tail_call_cnt++; */
 249         EMIT(PPC_RAW_ADDIC(_R0, _R0, 1));
 250         PPC_BCC_SHORT(COND_GE, out);
 251
 252         /* prog = array->ptrs[index]; */
 253         EMIT(PPC_RAW_RLWINM(_R3, b2p_index, 2, 0, 29));
 254         EMIT(PPC_RAW_ADD(_R3, _R3, b2p_bpf_array));
 255         EMIT(PPC_RAW_LWZ(_R3, _R3, offsetof(struct bpf_array, ptrs)));
 256
 257         /*
 258          * if (prog == NULL)
 259          *   goto out;
 260          */
 261         EMIT(PPC_RAW_CMPLWI(_R3, 0));
 262         PPC_BCC_SHORT(COND_EQ, out);
 263
 264         /* goto *(prog->bpf_func + prologue_size); */
 265         EMIT(PPC_RAW_LWZ(_R3, _R3, offsetof(struct bpf_prog, bpf_func)));
 266         EMIT(PPC_RAW_ADDIC(_R3, _R3, BPF_TAILCALL_PROLOGUE_SIZE));
 267         EMIT(PPC_RAW_MTCTR(_R3));
 268
 269         EMIT(PPC_RAW_MR(_R3, bpf_to_ppc(BPF_REG_1)));
 270
 271         /* Put tail_call_cnt in r4 */
 272         EMIT(PPC_RAW_MR(_R4, _R0));
 273
 274         /* tear restore NVRs, ... */
 275         bpf_jit_emit_common_epilogue(image, ctx);
 276
 277         EMIT(PPC_RAW_BCTR());
 278
 279         /* out: */
 280         return 0;
 281 }
 282
 283 /* Assemble the body code between the prologue & epilogue */
 284 int bpf_jit_build_body(struct bpf_prog *fp, u32 *image, struct codegen_context *ctx,
 285                        u32 *addrs, int pass)
 286 {
 287         const struct bpf_insn *insn = fp->insnsi;
 288         int flen = fp->len;
 289         int i, ret;
 290
 291         /* Start of epilogue code - will only be valid 2nd pass onwards */
 292         u32 exit_addr = addrs[flen];
 293
 294         for (i = 0; i < flen; i++) {
 295                 u32 code = insn[i].code;
 296                 u32 dst_reg = bpf_to_ppc(insn[i].dst_reg);
 297                 u32 dst_reg_h = dst_reg - 1;
 298                 u32 src_reg = bpf_to_ppc(insn[i].src_reg);
 299                 u32 src_reg_h = src_reg - 1;
 300                 u32 ax_reg = bpf_to_ppc(BPF_REG_AX);
 301                 u32 tmp_reg = bpf_to_ppc(TMP_REG);
 302                 u32 size = BPF_SIZE(code);
 303                 u32 save_reg, ret_reg;
 304                 s16 off = insn[i].off;
 305                 s32 imm = insn[i].imm;
 306                 bool func_addr_fixed;
 307                 u64 func_addr;
 308                 u32 true_cond;
 309                 u32 tmp_idx;
 310                 int j;
 311
 312                 /*
 313                  * addrs[] maps a BPF bytecode address into a real offset from
 314                  * the start of the body code.
 315                  */
 316                 addrs[i] = ctx->idx * 4;
 317
 318                 /*
 319                  * As an optimization, we note down which registers
 320                  * are used so that we can only save/restore those in our
 321                  * prologue and epilogue. We do this here regardless of whether
 322                  * the actual BPF instruction uses src/dst registers or not
 323                  * (for instance, BPF_CALL does not use them). The expectation
 324                  * is that those instructions will have src_reg/dst_reg set to
 325                  * 0. Even otherwise, we just lose some prologue/epilogue
 326                  * optimization but everything else should work without
 327                  * any issues.
 328                  */
 329                 if (dst_reg >= 3 && dst_reg < 32) {
 330                         bpf_set_seen_register(ctx, dst_reg);
 331                         bpf_set_seen_register(ctx, dst_reg_h);
 332                 }
 333
 334                 if (src_reg >= 3 && src_reg < 32) {
 335                         bpf_set_seen_register(ctx, src_reg);
 336                         bpf_set_seen_register(ctx, src_reg_h);
 337                 }
 338
 339                 switch (code) {
 340                 /*
 341                  * Arithmetic operations: ADD/SUB/MUL/DIV/MOD/NEG
 342                  */
 343                 case BPF_ALU | BPF_ADD | BPF_X: /* (u32) dst += (u32) src */
 344                         EMIT(PPC_RAW_ADD(dst_reg, dst_reg, src_reg));
 345                         break;
 346                 case BPF_ALU64 | BPF_ADD | BPF_X: /* dst += src */
 347                         EMIT(PPC_RAW_ADDC(dst_reg, dst_reg, src_reg));
 348                         EMIT(PPC_RAW_ADDE(dst_reg_h, dst_reg_h, src_reg_h));
 349                         break;
 350                 case BPF_ALU | BPF_SUB | BPF_X: /* (u32) dst -= (u32) src */
 351                         EMIT(PPC_RAW_SUB(dst_reg, dst_reg, src_reg));
 352                         break;
 353                 case BPF_ALU64 | BPF_SUB | BPF_X: /* dst -= src */
 354                         EMIT(PPC_RAW_SUBFC(dst_reg, src_reg, dst_reg));
 355                         EMIT(PPC_RAW_SUBFE(dst_reg_h, src_reg_h, dst_reg_h));
 356                         break;
 357                 case BPF_ALU | BPF_SUB | BPF_K: /* (u32) dst -= (u32) imm */
 358                         imm = -imm;
 359                         fallthrough;
 360                 case BPF_ALU | BPF_ADD | BPF_K: /* (u32) dst += (u32) imm */
 361                         if (IMM_HA(imm) & 0xffff)
 362                                 EMIT(PPC_RAW_ADDIS(dst_reg, dst_reg, IMM_HA(imm)));
 363                         if (IMM_L(imm))
 364                                 EMIT(PPC_RAW_ADDI(dst_reg, dst_reg, IMM_L(imm)));
 365                         break;
 366                 case BPF_ALU64 | BPF_SUB | BPF_K: /* dst -= imm */
 367                         imm = -imm;
 368                         fallthrough;
 369                 case BPF_ALU64 | BPF_ADD | BPF_K: /* dst += imm */
 370                         if (!imm)
 371                                 break;
 372
 373                         if (imm >= -32768 && imm < 32768) {
 374                                 EMIT(PPC_RAW_ADDIC(dst_reg, dst_reg, imm));
 375                         } else {
 376                                 PPC_LI32(_R0, imm);
 377                                 EMIT(PPC_RAW_ADDC(dst_reg, dst_reg, _R0));
 378                         }
 379                         if (imm >= 0 || (BPF_OP(code) == BPF_SUB && imm == 0x80000000))
 380                                 EMIT(PPC_RAW_ADDZE(dst_reg_h, dst_reg_h));
 381                         else
 382                                 EMIT(PPC_RAW_ADDME(dst_reg_h, dst_reg_h));
 383                         break;
 384                 case BPF_ALU64 | BPF_MUL | BPF_X: /* dst *= src */
 385                         bpf_set_seen_register(ctx, tmp_reg);
 386                         EMIT(PPC_RAW_MULW(_R0, dst_reg, src_reg_h));
 387                         EMIT(PPC_RAW_MULW(dst_reg_h, dst_reg_h, src_reg));
 388                         EMIT(PPC_RAW_MULHWU(tmp_reg, dst_reg, src_reg));
 389                         EMIT(PPC_RAW_MULW(dst_reg, dst_reg, src_reg));
 390                         EMIT(PPC_RAW_ADD(dst_reg_h, dst_reg_h, _R0));
 391                         EMIT(PPC_RAW_ADD(dst_reg_h, dst_reg_h, tmp_reg));
 392                         break;
 393                 case BPF_ALU | BPF_MUL | BPF_X: /* (u32) dst *= (u32) src */
 394                         EMIT(PPC_RAW_MULW(dst_reg, dst_reg, src_reg));
 395                         break;
 396                 case BPF_ALU | BPF_MUL | BPF_K: /* (u32) dst *= (u32) imm */
 397                         if (imm >= -32768 && imm < 32768) {
 398                                 EMIT(PPC_RAW_MULI(dst_reg, dst_reg, imm));
 399                         } else {
 400                                 PPC_LI32(_R0, imm);
 401                                 EMIT(PPC_RAW_MULW(dst_reg, dst_reg, _R0));
 402                         }
 403                         break;
 404                 case BPF_ALU64 | BPF_MUL | BPF_K: /* dst *= imm */
 405                         if (!imm) {
 406                                 PPC_LI32(dst_reg, 0);
 407                                 PPC_LI32(dst_reg_h, 0);
 408                                 break;
 409                         }
 410                         if (imm == 1)
 411                                 break;
 412                         if (imm == -1) {
 413                                 EMIT(PPC_RAW_SUBFIC(dst_reg, dst_reg, 0));
 414                                 EMIT(PPC_RAW_SUBFZE(dst_reg_h, dst_reg_h));
 415                                 break;
 416                         }
 417                         bpf_set_seen_register(ctx, tmp_reg);
 418                         PPC_LI32(tmp_reg, imm);
 419                         EMIT(PPC_RAW_MULW(dst_reg_h, dst_reg_h, tmp_reg));
 420                         if (imm < 0)
 421                                 EMIT(PPC_RAW_SUB(dst_reg_h, dst_reg_h, dst_reg));
 422                         EMIT(PPC_RAW_MULHWU(_R0, dst_reg, tmp_reg));
 423                         EMIT(PPC_RAW_MULW(dst_reg, dst_reg, tmp_reg));
 424                         EMIT(PPC_RAW_ADD(dst_reg_h, dst_reg_h, _R0));
 425                         break;
 426                 case BPF_ALU | BPF_DIV | BPF_X: /* (u32) dst /= (u32) src */
 427                         EMIT(PPC_RAW_DIVWU(dst_reg, dst_reg, src_reg));
 428                         break;
 429                 case BPF_ALU | BPF_MOD | BPF_X: /* (u32) dst %= (u32) src */
 430                         EMIT(PPC_RAW_DIVWU(_R0, dst_reg, src_reg));
 431                         EMIT(PPC_RAW_MULW(_R0, src_reg, _R0));
 432                         EMIT(PPC_RAW_SUB(dst_reg, dst_reg, _R0));
 433                         break;
 434                 case BPF_ALU64 | BPF_DIV | BPF_X: /* dst /= src */
 435                         return -EOPNOTSUPP;
 436                 case BPF_ALU64 | BPF_MOD | BPF_X: /* dst %= src */
 437                         return -EOPNOTSUPP;
 438                 case BPF_ALU | BPF_DIV | BPF_K: /* (u32) dst /= (u32) imm */
 439                         if (!imm)
 440                                 return -EINVAL;
 441                         if (imm == 1)
 442                                 break;
 443
 444                         PPC_LI32(_R0, imm);
 445                         EMIT(PPC_RAW_DIVWU(dst_reg, dst_reg, _R0));
 446                         break;
 447                 case BPF_ALU | BPF_MOD | BPF_K: /* (u32) dst %= (u32) imm */
 448                         if (!imm)
 449                                 return -EINVAL;
 450
 451                         if (!is_power_of_2((u32)imm)) {
 452                                 bpf_set_seen_register(ctx, tmp_reg);
 453                                 PPC_LI32(tmp_reg, imm);
 454                                 EMIT(PPC_RAW_DIVWU(_R0, dst_reg, tmp_reg));
 455                                 EMIT(PPC_RAW_MULW(_R0, tmp_reg, _R0));
 456                                 EMIT(PPC_RAW_SUB(dst_reg, dst_reg, _R0));
 457                                 break;
 458                         }
 459                         if (imm == 1)
 460                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 461                         else
 462                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 0, 32 - ilog2((u32)imm), 31));
 463
 464                         break;
 465                 case BPF_ALU64 | BPF_MOD | BPF_K: /* dst %= imm */
 466                         if (!imm)
 467                                 return -EINVAL;
 468                         if (imm < 0)
 469                                 imm = -imm;
 470                         if (!is_power_of_2(imm))
 471                                 return -EOPNOTSUPP;
 472                         if (imm == 1)
 473                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 474                         else
 475                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 0, 32 - ilog2(imm), 31));
 476                         EMIT(PPC_RAW_LI(dst_reg_h, 0));
 477                         break;
 478                 case BPF_ALU64 | BPF_DIV | BPF_K: /* dst /= imm */
 479                         if (!imm)
 480                                 return -EINVAL;
 481                         if (!is_power_of_2(abs(imm)))
 482                                 return -EOPNOTSUPP;
 483
 484                         if (imm < 0) {
 485                                 EMIT(PPC_RAW_SUBFIC(dst_reg, dst_reg, 0));
 486                                 EMIT(PPC_RAW_SUBFZE(dst_reg_h, dst_reg_h));
 487                                 imm = -imm;
 488                         }
 489                         if (imm == 1)
 490                                 break;
 491                         imm = ilog2(imm);
 492                         EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 32 - imm, imm, 31));
 493                         EMIT(PPC_RAW_RLWIMI(dst_reg, dst_reg_h, 32 - imm, 0, imm - 1));
 494                         EMIT(PPC_RAW_SRAWI(dst_reg_h, dst_reg_h, imm));
 495                         break;
 496                 case BPF_ALU | BPF_NEG: /* (u32) dst = -dst */
 497                         EMIT(PPC_RAW_NEG(dst_reg, dst_reg));
 498                         break;
 499                 case BPF_ALU64 | BPF_NEG: /* dst = -dst */
 500                         EMIT(PPC_RAW_SUBFIC(dst_reg, dst_reg, 0));
 501                         EMIT(PPC_RAW_SUBFZE(dst_reg_h, dst_reg_h));
 502                         break;
 503
 504                 /*
 505                  * Logical operations: AND/OR/XOR/[A]LSH/[A]RSH
 506                  */
 507                 case BPF_ALU64 | BPF_AND | BPF_X: /* dst = dst & src */
 508                         EMIT(PPC_RAW_AND(dst_reg, dst_reg, src_reg));
 509                         EMIT(PPC_RAW_AND(dst_reg_h, dst_reg_h, src_reg_h));
 510                         break;
 511                 case BPF_ALU | BPF_AND | BPF_X: /* (u32) dst = dst & src */
 512                         EMIT(PPC_RAW_AND(dst_reg, dst_reg, src_reg));
 513                         break;
 514                 case BPF_ALU64 | BPF_AND | BPF_K: /* dst = dst & imm */
 515                         if (imm >= 0)
 516                                 EMIT(PPC_RAW_LI(dst_reg_h, 0));
 517                         fallthrough;
 518                 case BPF_ALU | BPF_AND | BPF_K: /* (u32) dst = dst & imm */
 519                         if (!IMM_H(imm)) {
 520                                 EMIT(PPC_RAW_ANDI(dst_reg, dst_reg, IMM_L(imm)));
 521                         } else if (!IMM_L(imm)) {
 522                                 EMIT(PPC_RAW_ANDIS(dst_reg, dst_reg, IMM_H(imm)));
 523                         } else if (imm == (((1 << fls(imm)) - 1) ^ ((1 << (ffs(i) - 1)) - 1))) {
 524                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 0,
 525                                                     32 - fls(imm), 32 - ffs(imm)));
 526                         } else {
 527                                 PPC_LI32(_R0, imm);
 528                                 EMIT(PPC_RAW_AND(dst_reg, dst_reg, _R0));
 529                         }
 530                         break;
 531                 case BPF_ALU64 | BPF_OR | BPF_X: /* dst = dst | src */
 532                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, src_reg));
 533                         EMIT(PPC_RAW_OR(dst_reg_h, dst_reg_h, src_reg_h));
 534                         break;
 535                 case BPF_ALU | BPF_OR | BPF_X: /* dst = (u32) dst | (u32) src */
 536                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, src_reg));
 537                         break;
 538                 case BPF_ALU64 | BPF_OR | BPF_K:/* dst = dst | imm */
 539                         /* Sign-extended */
 540                         if (imm < 0)
 541                                 EMIT(PPC_RAW_LI(dst_reg_h, -1));
 542                         fallthrough;
 543                 case BPF_ALU | BPF_OR | BPF_K:/* dst = (u32) dst | (u32) imm */
 544                         if (IMM_L(imm))
 545                                 EMIT(PPC_RAW_ORI(dst_reg, dst_reg, IMM_L(imm)));
 546                         if (IMM_H(imm))
 547                                 EMIT(PPC_RAW_ORIS(dst_reg, dst_reg, IMM_H(imm)));
 548                         break;
 549                 case BPF_ALU64 | BPF_XOR | BPF_X: /* dst ^= src */
 550                         if (dst_reg == src_reg) {
 551                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 552                                 EMIT(PPC_RAW_LI(dst_reg_h, 0));
 553                         } else {
 554                                 EMIT(PPC_RAW_XOR(dst_reg, dst_reg, src_reg));
 555                                 EMIT(PPC_RAW_XOR(dst_reg_h, dst_reg_h, src_reg_h));
 556                         }
 557                         break;
 558                 case BPF_ALU | BPF_XOR | BPF_X: /* (u32) dst ^= src */
 559                         if (dst_reg == src_reg)
 560                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 561                         else
 562                                 EMIT(PPC_RAW_XOR(dst_reg, dst_reg, src_reg));
 563                         break;
 564                 case BPF_ALU64 | BPF_XOR | BPF_K: /* dst ^= imm */
 565                         if (imm < 0)
 566                                 EMIT(PPC_RAW_NOR(dst_reg_h, dst_reg_h, dst_reg_h));
 567                         fallthrough;
 568                 case BPF_ALU | BPF_XOR | BPF_K: /* (u32) dst ^= (u32) imm */
 569                         if (IMM_L(imm))
 570                                 EMIT(PPC_RAW_XORI(dst_reg, dst_reg, IMM_L(imm)));
 571                         if (IMM_H(imm))
 572                                 EMIT(PPC_RAW_XORIS(dst_reg, dst_reg, IMM_H(imm)));
 573                         break;
 574                 case BPF_ALU | BPF_LSH | BPF_X: /* (u32) dst <<= (u32) src */
 575                         EMIT(PPC_RAW_SLW(dst_reg, dst_reg, src_reg));
 576                         break;
 577                 case BPF_ALU64 | BPF_LSH | BPF_X: /* dst <<= src; */
 578                         bpf_set_seen_register(ctx, tmp_reg);
 579                         EMIT(PPC_RAW_SUBFIC(_R0, src_reg, 32));
 580                         EMIT(PPC_RAW_SLW(dst_reg_h, dst_reg_h, src_reg));
 581                         EMIT(PPC_RAW_ADDI(tmp_reg, src_reg, 32));
 582                         EMIT(PPC_RAW_SRW(_R0, dst_reg, _R0));
 583                         EMIT(PPC_RAW_SLW(tmp_reg, dst_reg, tmp_reg));
 584                         EMIT(PPC_RAW_OR(dst_reg_h, dst_reg_h, _R0));
 585                         EMIT(PPC_RAW_SLW(dst_reg, dst_reg, src_reg));
 586                         EMIT(PPC_RAW_OR(dst_reg_h, dst_reg_h, tmp_reg));
 587                         break;
 588                 case BPF_ALU | BPF_LSH | BPF_K: /* (u32) dst <<= (u32) imm */
 589                         if (!imm)
 590                                 break;
 591                         EMIT(PPC_RAW_SLWI(dst_reg, dst_reg, imm));
 592                         break;
 593                 case BPF_ALU64 | BPF_LSH | BPF_K: /* dst <<= imm */
 594                         if (imm < 0)
 595                                 return -EINVAL;
 596                         if (!imm)
 597                                 break;
 598                         if (imm < 32) {
 599                                 EMIT(PPC_RAW_RLWINM(dst_reg_h, dst_reg_h, imm, 0, 31 - imm));
 600                                 EMIT(PPC_RAW_RLWIMI(dst_reg_h, dst_reg, imm, 32 - imm, 31));
 601                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, imm, 0, 31 - imm));
 602                                 break;
 603                         }
 604                         if (imm < 64)
 605                                 EMIT(PPC_RAW_RLWINM(dst_reg_h, dst_reg, imm, 0, 31 - imm));
 606                         else
 607                                 EMIT(PPC_RAW_LI(dst_reg_h, 0));
 608                         EMIT(PPC_RAW_LI(dst_reg, 0));
 609                         break;
 610                 case BPF_ALU | BPF_RSH | BPF_X: /* (u32) dst >>= (u32) src */
 611                         EMIT(PPC_RAW_SRW(dst_reg, dst_reg, src_reg));
 612                         break;
 613                 case BPF_ALU64 | BPF_RSH | BPF_X: /* dst >>= src */
 614                         bpf_set_seen_register(ctx, tmp_reg);
 615                         EMIT(PPC_RAW_SUBFIC(_R0, src_reg, 32));
 616                         EMIT(PPC_RAW_SRW(dst_reg, dst_reg, src_reg));
 617                         EMIT(PPC_RAW_ADDI(tmp_reg, src_reg, 32));
 618                         EMIT(PPC_RAW_SLW(_R0, dst_reg_h, _R0));
 619                         EMIT(PPC_RAW_SRW(tmp_reg, dst_reg_h, tmp_reg));
 620                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, _R0));
 621                         EMIT(PPC_RAW_SRW(dst_reg_h, dst_reg_h, src_reg));
 622                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, tmp_reg));
 623                         break;
 624                 case BPF_ALU | BPF_RSH | BPF_K: /* (u32) dst >>= (u32) imm */
 625                         if (!imm)
 626                                 break;
 627                         EMIT(PPC_RAW_SRWI(dst_reg, dst_reg, imm));
 628                         break;
 629                 case BPF_ALU64 | BPF_RSH | BPF_K: /* dst >>= imm */
 630                         if (imm < 0)
 631                                 return -EINVAL;
 632                         if (!imm)
 633                                 break;
 634                         if (imm < 32) {
 635                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 32 - imm, imm, 31));
 636                                 EMIT(PPC_RAW_RLWIMI(dst_reg, dst_reg_h, 32 - imm, 0, imm - 1));
 637                                 EMIT(PPC_RAW_RLWINM(dst_reg_h, dst_reg_h, 32 - imm, imm, 31));
 638                                 break;
 639                         }
 640                         if (imm < 64)
 641                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg_h, 64 - imm, imm - 32, 31));
 642                         else
 643                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 644                         EMIT(PPC_RAW_LI(dst_reg_h, 0));
 645                         break;
 646                 case BPF_ALU | BPF_ARSH | BPF_X: /* (s32) dst >>= src */
 647                         EMIT(PPC_RAW_SRAW(dst_reg, dst_reg, src_reg));
 648                         break;
 649                 case BPF_ALU64 | BPF_ARSH | BPF_X: /* (s64) dst >>= src */
 650                         bpf_set_seen_register(ctx, tmp_reg);
 651                         EMIT(PPC_RAW_SUBFIC(_R0, src_reg, 32));
 652                         EMIT(PPC_RAW_SRW(dst_reg, dst_reg, src_reg));
 653                         EMIT(PPC_RAW_SLW(_R0, dst_reg_h, _R0));
 654                         EMIT(PPC_RAW_ADDI(tmp_reg, src_reg, 32));
 655                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, _R0));
 656                         EMIT(PPC_RAW_RLWINM(_R0, tmp_reg, 0, 26, 26));
 657                         EMIT(PPC_RAW_SRAW(tmp_reg, dst_reg_h, tmp_reg));
 658                         EMIT(PPC_RAW_SRAW(dst_reg_h, dst_reg_h, src_reg));
 659                         EMIT(PPC_RAW_SLW(tmp_reg, tmp_reg, _R0));
 660                         EMIT(PPC_RAW_OR(dst_reg, dst_reg, tmp_reg));
 661                         break;
 662                 case BPF_ALU | BPF_ARSH | BPF_K: /* (s32) dst >>= imm */
 663                         if (!imm)
 664                                 break;
 665                         EMIT(PPC_RAW_SRAWI(dst_reg, dst_reg, imm));
 666                         break;
 667                 case BPF_ALU64 | BPF_ARSH | BPF_K: /* (s64) dst >>= imm */
 668                         if (imm < 0)
 669                                 return -EINVAL;
 670                         if (!imm)
 671                                 break;
 672                         if (imm < 32) {
 673                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 32 - imm, imm, 31));
 674                                 EMIT(PPC_RAW_RLWIMI(dst_reg, dst_reg_h, 32 - imm, 0, imm - 1));
 675                                 EMIT(PPC_RAW_SRAWI(dst_reg_h, dst_reg_h, imm));
 676                                 break;
 677                         }
 678                         if (imm < 64)
 679                                 EMIT(PPC_RAW_SRAWI(dst_reg, dst_reg_h, imm - 32));
 680                         else
 681                                 EMIT(PPC_RAW_SRAWI(dst_reg, dst_reg_h, 31));
 682                         EMIT(PPC_RAW_SRAWI(dst_reg_h, dst_reg_h, 31));
 683                         break;
 684
 685                 /*
 686                  * MOV
 687                  */
 688                 case BPF_ALU64 | BPF_MOV | BPF_X: /* dst = src */
 689                         if (dst_reg == src_reg)
 690                                 break;
 691                         EMIT(PPC_RAW_MR(dst_reg, src_reg));
 692                         EMIT(PPC_RAW_MR(dst_reg_h, src_reg_h));
 693                         break;
 694                 case BPF_ALU | BPF_MOV | BPF_X: /* (u32) dst = src */
 695                         /* special mov32 for zext */
 696                         if (imm == 1)
 697                                 EMIT(PPC_RAW_LI(dst_reg_h, 0));
 698                         else if (dst_reg != src_reg)
 699                                 EMIT(PPC_RAW_MR(dst_reg, src_reg));
 700                         break;
 701                 case BPF_ALU64 | BPF_MOV | BPF_K: /* dst = (s64) imm */
 702                         PPC_LI32(dst_reg, imm);
 703                         PPC_EX32(dst_reg_h, imm);
 704                         break;
 705                 case BPF_ALU | BPF_MOV | BPF_K: /* (u32) dst = imm */
 706                         PPC_LI32(dst_reg, imm);
 707                         break;
 708
 709                 /*
 710                  * BPF_FROM_BE/LE
 711                  */
 712                 case BPF_ALU | BPF_END | BPF_FROM_LE:
 713                         switch (imm) {
 714                         case 16:
 715                                 /* Copy 16 bits to upper part */
 716                                 EMIT(PPC_RAW_RLWIMI(dst_reg, dst_reg, 16, 0, 15));
 717                                 /* Rotate 8 bits right & mask */
 718                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 24, 16, 31));
 719                                 break;
 720                         case 32:
 721                                 /*
 722                                  * Rotate word left by 8 bits:
 723                                  * 2 bytes are already in their final position
 724                                  * -- byte 2 and 4 (of bytes 1, 2, 3 and 4)
 725                                  */
 726                                 EMIT(PPC_RAW_RLWINM(_R0, dst_reg, 8, 0, 31));
 727                                 /* Rotate 24 bits and insert byte 1 */
 728                                 EMIT(PPC_RAW_RLWIMI(_R0, dst_reg, 24, 0, 7));
 729                                 /* Rotate 24 bits and insert byte 3 */
 730                                 EMIT(PPC_RAW_RLWIMI(_R0, dst_reg, 24, 16, 23));
 731                                 EMIT(PPC_RAW_MR(dst_reg, _R0));
 732                                 break;
 733                         case 64:
 734                                 bpf_set_seen_register(ctx, tmp_reg);
 735                                 EMIT(PPC_RAW_RLWINM(tmp_reg, dst_reg, 8, 0, 31));
 736                                 EMIT(PPC_RAW_RLWINM(_R0, dst_reg_h, 8, 0, 31));
 737                                 /* Rotate 24 bits and insert byte 1 */
 738                                 EMIT(PPC_RAW_RLWIMI(tmp_reg, dst_reg, 24, 0, 7));
 739                                 EMIT(PPC_RAW_RLWIMI(_R0, dst_reg_h, 24, 0, 7));
 740                                 /* Rotate 24 bits and insert byte 3 */
 741                                 EMIT(PPC_RAW_RLWIMI(tmp_reg, dst_reg, 24, 16, 23));
 742                                 EMIT(PPC_RAW_RLWIMI(_R0, dst_reg_h, 24, 16, 23));
 743                                 EMIT(PPC_RAW_MR(dst_reg, _R0));
 744                                 EMIT(PPC_RAW_MR(dst_reg_h, tmp_reg));
 745                                 break;
 746                         }
 747                         break;
 748                 case BPF_ALU | BPF_END | BPF_FROM_BE:
 749                         switch (imm) {
 750                         case 16:
 751                                 /* zero-extend 16 bits into 32 bits */
 752                                 EMIT(PPC_RAW_RLWINM(dst_reg, dst_reg, 0, 16, 31));
 753                                 break;
 754                         case 32:
 755                         case 64:
 756                                 /* nop */
 757                                 break;
 758                         }
 759                         break;
 760
 761                 /*
 762                  * BPF_ST NOSPEC (speculation barrier)
 763                  */
 764                 case BPF_ST | BPF_NOSPEC:
 765                         break;
 766
 767                 /*
 768                  * BPF_ST(X)
 769                  */
 770                 case BPF_STX | BPF_MEM | BPF_B: /* *(u8 *)(dst + off) = src */
 771                         EMIT(PPC_RAW_STB(src_reg, dst_reg, off));
 772                         break;
 773                 case BPF_ST | BPF_MEM | BPF_B: /* *(u8 *)(dst + off) = imm */
 774                         PPC_LI32(_R0, imm);
 775                         EMIT(PPC_RAW_STB(_R0, dst_reg, off));
 776                         break;
 777                 case BPF_STX | BPF_MEM | BPF_H: /* (u16 *)(dst + off) = src */
 778                         EMIT(PPC_RAW_STH(src_reg, dst_reg, off));
 779                         break;
 780                 case BPF_ST | BPF_MEM | BPF_H: /* (u16 *)(dst + off) = imm */
 781                         PPC_LI32(_R0, imm);
 782                         EMIT(PPC_RAW_STH(_R0, dst_reg, off));
 783                         break;
 784                 case BPF_STX | BPF_MEM | BPF_W: /* *(u32 *)(dst + off) = src */
 785                         EMIT(PPC_RAW_STW(src_reg, dst_reg, off));
 786                         break;
 787                 case BPF_ST | BPF_MEM | BPF_W: /* *(u32 *)(dst + off) = imm */
 788                         PPC_LI32(_R0, imm);
 789                         EMIT(PPC_RAW_STW(_R0, dst_reg, off));
 790                         break;
 791                 case BPF_STX | BPF_MEM | BPF_DW: /* (u64 *)(dst + off) = src */
 792                         EMIT(PPC_RAW_STW(src_reg_h, dst_reg, off));
 793                         EMIT(PPC_RAW_STW(src_reg, dst_reg, off + 4));
 794                         break;
 795                 case BPF_ST | BPF_MEM | BPF_DW: /* *(u64 *)(dst + off) = imm */
 796                         PPC_LI32(_R0, imm);
 797                         EMIT(PPC_RAW_STW(_R0, dst_reg, off + 4));
 798                         PPC_EX32(_R0, imm);
 799                         EMIT(PPC_RAW_STW(_R0, dst_reg, off));
 800                         break;
 801
 802                 /*
 803                  * BPF_STX ATOMIC (atomic ops)
 804                  */
 805                 case BPF_STX | BPF_ATOMIC | BPF_W:
 806                         save_reg = _R0;
 807                         ret_reg = src_reg;
 808
 809                         bpf_set_seen_register(ctx, tmp_reg);
 810                         bpf_set_seen_register(ctx, ax_reg);
 811
 812                         /* Get offset into TMP_REG */
 813                         EMIT(PPC_RAW_LI(tmp_reg, off));
 814                         tmp_idx = ctx->idx * 4;
 815                         /* load value from memory into r0 */
 816                         EMIT(PPC_RAW_LWARX(_R0, tmp_reg, dst_reg, 0));
 817
 818                         /* Save old value in BPF_REG_AX */
 819                         if (imm & BPF_FETCH)
 820                                 EMIT(PPC_RAW_MR(ax_reg, _R0));
 821
 822                         switch (imm) {
 823                         case BPF_ADD:
 824                         case BPF_ADD | BPF_FETCH:
 825                                 EMIT(PPC_RAW_ADD(_R0, _R0, src_reg));
 826                                 break;
 827                         case BPF_AND:
 828                         case BPF_AND | BPF_FETCH:
 829                                 EMIT(PPC_RAW_AND(_R0, _R0, src_reg));
 830                                 break;
 831                         case BPF_OR:
 832                         case BPF_OR | BPF_FETCH:
 833                                 EMIT(PPC_RAW_OR(_R0, _R0, src_reg));
 834                                 break;
 835                         case BPF_XOR:
 836                         case BPF_XOR | BPF_FETCH:
 837                                 EMIT(PPC_RAW_XOR(_R0, _R0, src_reg));
 838                                 break;
 839                         case BPF_CMPXCHG:
 840                                 /*
 841                                  * Return old value in BPF_REG_0 for BPF_CMPXCHG &
 842                                  * in src_reg for other cases.
 843                                  */
 844                                 ret_reg = bpf_to_ppc(BPF_REG_0);
 845
 846                                 /* Compare with old value in BPF_REG_0 */
 847                                 EMIT(PPC_RAW_CMPW(bpf_to_ppc(BPF_REG_0), _R0));
 848                                 /* Don't set if different from old value */
 849                                 PPC_BCC_SHORT(COND_NE, (ctx->idx + 3) * 4);
 850                                 fallthrough;
 851                         case BPF_XCHG:
 852                                 save_reg = src_reg;
 853                                 break;
 854                         default:
 855                                 pr_err_ratelimited("eBPF filter atomic op code %02x (@%d) unsupported\n",
 856                                                    code, i);
 857                                 return -EOPNOTSUPP;
 858                         }
 859
 860                         /* store new value */
 861                         EMIT(PPC_RAW_STWCX(save_reg, tmp_reg, dst_reg));
 862                         /* we're done if this succeeded */
 863                         PPC_BCC_SHORT(COND_NE, tmp_idx);
 864
 865                         /* For the BPF_FETCH variant, get old data into src_reg */
 866                         if (imm & BPF_FETCH) {
 867                                 EMIT(PPC_RAW_MR(ret_reg, ax_reg));
 868                                 if (!fp->aux->verifier_zext)
 869                                         EMIT(PPC_RAW_LI(ret_reg - 1, 0)); /* higher 32-bit */
 870                         }
 871                         break;
 872
 873                 case BPF_STX | BPF_ATOMIC | BPF_DW: /* *(u64 *)(dst + off) += src */
 874                         return -EOPNOTSUPP;
 875
 876                 /*
 877                  * BPF_LDX
 878                  */
 879                 case BPF_LDX | BPF_MEM | BPF_B: /* dst = *(u8 *)(ul) (src + off) */
 880                 case BPF_LDX | BPF_PROBE_MEM | BPF_B:
 881                 case BPF_LDX | BPF_MEM | BPF_H: /* dst = *(u16 *)(ul) (src + off) */
 882                 case BPF_LDX | BPF_PROBE_MEM | BPF_H:
 883                 case BPF_LDX | BPF_MEM | BPF_W: /* dst = *(u32 *)(ul) (src + off) */
 884                 case BPF_LDX | BPF_PROBE_MEM | BPF_W:
 885                 case BPF_LDX | BPF_MEM | BPF_DW: /* dst = *(u64 *)(ul) (src + off) */
 886                 case BPF_LDX | BPF_PROBE_MEM | BPF_DW:
 887                         /*
 888                          * As PTR_TO_BTF_ID that uses BPF_PROBE_MEM mode could either be a valid
 889                          * kernel pointer or NULL but not a userspace address, execute BPF_PROBE_MEM
 890                          * load only if addr is kernel address (see is_kernel_addr()), otherwise
 891                          * set dst_reg=0 and move on.
 892                          */
 893                         if (BPF_MODE(code) == BPF_PROBE_MEM) {
 894                                 PPC_LI32(_R0, TASK_SIZE - off);
 895                                 EMIT(PPC_RAW_CMPLW(src_reg, _R0));
 896                                 PPC_BCC_SHORT(COND_GT, (ctx->idx + 4) * 4);
 897                                 EMIT(PPC_RAW_LI(dst_reg, 0));
 898                                 /*
 899                                  * For BPF_DW case, "li reg_h,0" would be needed when
 900                                  * !fp->aux->verifier_zext. Emit NOP otherwise.
 901                                  *
 902                                  * Note that "li reg_h,0" is emitted for BPF_B/H/W case,
 903                                  * if necessary. So, jump there insted of emitting an
 904                                  * additional "li reg_h,0" instruction.
 905                                  */
 906                                 if (size == BPF_DW && !fp->aux->verifier_zext)
 907                                         EMIT(PPC_RAW_LI(dst_reg_h, 0));
 908                                 else
 909                                         EMIT(PPC_RAW_NOP());
 910                                 /*
 911                                  * Need to jump two instructions instead of one for BPF_DW case
 912                                  * as there are two load instructions for dst_reg_h & dst_reg
 913                                  * respectively.
 914                                  */
 915                                 if (size == BPF_DW)
 916                                         PPC_JMP((ctx->idx + 3) * 4);
 917                                 else
 918                                         PPC_JMP((ctx->idx + 2) * 4);
 919                         }
 920
 921                         switch (size) {
 922                         case BPF_B:
 923                                 EMIT(PPC_RAW_LBZ(dst_reg, src_reg, off));
 924                                 break;
 925                         case BPF_H:
 926                                 EMIT(PPC_RAW_LHZ(dst_reg, src_reg, off));
 927                                 break;
 928                         case BPF_W:
 929                                 EMIT(PPC_RAW_LWZ(dst_reg, src_reg, off));
 930                                 break;
 931                         case BPF_DW:
 932                                 EMIT(PPC_RAW_LWZ(dst_reg_h, src_reg, off));
 933                                 EMIT(PPC_RAW_LWZ(dst_reg, src_reg, off + 4));
 934                                 break;
 935                         }
 936
 937                         if (size != BPF_DW && !fp->aux->verifier_zext)
 938                                 EMIT(PPC_RAW_LI(dst_reg_h, 0));
 939
 940                         if (BPF_MODE(code) == BPF_PROBE_MEM) {
 941                                 int insn_idx = ctx->idx - 1;
 942                                 int jmp_off = 4;
 943
 944                                 /*
 945                                  * In case of BPF_DW, two lwz instructions are emitted, one
 946                                  * for higher 32-bit and another for lower 32-bit. So, set
 947                                  * ex->insn to the first of the two and jump over both
 948                                  * instructions in fixup.
 949                                  *
 950                                  * Similarly, with !verifier_zext, two instructions are
 951                                  * emitted for BPF_B/H/W case. So, set ex->insn to the
 952                                  * instruction that could fault and skip over both
 953                                  * instructions.
 954                                  */
 955                                 if (size == BPF_DW || !fp->aux->verifier_zext) {
 956                                         insn_idx -= 1;
 957                                         jmp_off += 4;
 958                                 }
 959
 960                                 ret = bpf_add_extable_entry(fp, image, pass, ctx, insn_idx,
 961                                                             jmp_off, dst_reg);
 962                                 if (ret)
 963                                         return ret;
 964                         }
 965                         break;
 966
 967                 /*
 968                  * Doubleword load
 969                  * 16 byte instruction that uses two 'struct bpf_insn'
 970                  */
 971                 case BPF_LD | BPF_IMM | BPF_DW: /* dst = (u64) imm */
 972                         tmp_idx = ctx->idx;
 973                         PPC_LI32(dst_reg_h, (u32)insn[i + 1].imm);
 974                         PPC_LI32(dst_reg, (u32)insn[i].imm);
 975                         /* padding to allow full 4 instructions for later patching */
 976                         for (j = ctx->idx - tmp_idx; j < 4; j++)
 977                                 EMIT(PPC_RAW_NOP());
 978                         /* Adjust for two bpf instructions */
 979                         addrs[++i] = ctx->idx * 4;
 980                         break;
 981
 982                 /*
 983                  * Return/Exit
 984                  */
 985                 case BPF_JMP | BPF_EXIT:
 986                         /*
 987                          * If this isn't the very last instruction, branch to
 988                          * the epilogue. If we _are_ the last instruction,
 989                          * we'll just fall through to the epilogue.
 990                          */
 991                         if (i != flen - 1) {
 992                                 ret = bpf_jit_emit_exit_insn(image, ctx, _R0, exit_addr);
 993                                 if (ret)
 994                                         return ret;
 995                         }
 996                         /* else fall through to the epilogue */
 997                         break;
 998
 999                 /*
1000                  * Call kernel helper or bpf function
1001                  */
1002                 case BPF_JMP | BPF_CALL:
1003                         ctx->seen |= SEEN_FUNC;
1004
1005                         ret = bpf_jit_get_func_addr(fp, &insn[i], false,
1006                                                     &func_addr, &func_addr_fixed);
1007                         if (ret < 0)
1008                                 return ret;
1009
1010                         if (bpf_is_seen_register(ctx, bpf_to_ppc(BPF_REG_5))) {
1011                                 EMIT(PPC_RAW_STW(bpf_to_ppc(BPF_REG_5) - 1, _R1, 8));
1012                                 EMIT(PPC_RAW_STW(bpf_to_ppc(BPF_REG_5), _R1, 12));
1013                         }
1014
1015                         ret = bpf_jit_emit_func_call_rel(image, ctx, func_addr);
1016                         if (ret)
1017                                 return ret;
1018
1019                         EMIT(PPC_RAW_MR(bpf_to_ppc(BPF_REG_0) - 1, _R3));
1020                         EMIT(PPC_RAW_MR(bpf_to_ppc(BPF_REG_0), _R4));
1021                         break;
1022
1023                 /*
1024                  * Jumps and branches
1025                  */
1026                 case BPF_JMP | BPF_JA:
1027                         PPC_JMP(addrs[i + 1 + off]);
1028                         break;
1029
1030                 case BPF_JMP | BPF_JGT | BPF_K:
1031                 case BPF_JMP | BPF_JGT | BPF_X:
1032                 case BPF_JMP | BPF_JSGT | BPF_K:
1033                 case BPF_JMP | BPF_JSGT | BPF_X:
1034                 case BPF_JMP32 | BPF_JGT | BPF_K:
1035                 case BPF_JMP32 | BPF_JGT | BPF_X:
1036                 case BPF_JMP32 | BPF_JSGT | BPF_K:
1037                 case BPF_JMP32 | BPF_JSGT | BPF_X:
1038                         true_cond = COND_GT;
1039                         goto cond_branch;
1040                 case BPF_JMP | BPF_JLT | BPF_K:
1041                 case BPF_JMP | BPF_JLT | BPF_X:
1042                 case BPF_JMP | BPF_JSLT | BPF_K:
1043                 case BPF_JMP | BPF_JSLT | BPF_X:
1044                 case BPF_JMP32 | BPF_JLT | BPF_K:
1045                 case BPF_JMP32 | BPF_JLT | BPF_X:
1046                 case BPF_JMP32 | BPF_JSLT | BPF_K:
1047                 case BPF_JMP32 | BPF_JSLT | BPF_X:
1048                         true_cond = COND_LT;
1049                         goto cond_branch;
1050                 case BPF_JMP | BPF_JGE | BPF_K:
1051                 case BPF_JMP | BPF_JGE | BPF_X:
1052                 case BPF_JMP | BPF_JSGE | BPF_K:
1053                 case BPF_JMP | BPF_JSGE | BPF_X:
1054                 case BPF_JMP32 | BPF_JGE | BPF_K:
1055                 case BPF_JMP32 | BPF_JGE | BPF_X:
1056                 case BPF_JMP32 | BPF_JSGE | BPF_K:
1057                 case BPF_JMP32 | BPF_JSGE | BPF_X:
1058                         true_cond = COND_GE;
1059                         goto cond_branch;
1060                 case BPF_JMP | BPF_JLE | BPF_K:
1061                 case BPF_JMP | BPF_JLE | BPF_X:
1062                 case BPF_JMP | BPF_JSLE | BPF_K:
1063                 case BPF_JMP | BPF_JSLE | BPF_X:
1064                 case BPF_JMP32 | BPF_JLE | BPF_K:
1065                 case BPF_JMP32 | BPF_JLE | BPF_X:
1066                 case BPF_JMP32 | BPF_JSLE | BPF_K:
1067                 case BPF_JMP32 | BPF_JSLE | BPF_X:
1068                         true_cond = COND_LE;
1069                         goto cond_branch;
1070                 case BPF_JMP | BPF_JEQ | BPF_K:
1071                 case BPF_JMP | BPF_JEQ | BPF_X:
1072                 case BPF_JMP32 | BPF_JEQ | BPF_K:
1073                 case BPF_JMP32 | BPF_JEQ | BPF_X:
1074                         true_cond = COND_EQ;
1075                         goto cond_branch;
1076                 case BPF_JMP | BPF_JNE | BPF_K:
1077                 case BPF_JMP | BPF_JNE | BPF_X:
1078                 case BPF_JMP32 | BPF_JNE | BPF_K:
1079                 case BPF_JMP32 | BPF_JNE | BPF_X:
1080                         true_cond = COND_NE;
1081                         goto cond_branch;
1082                 case BPF_JMP | BPF_JSET | BPF_K:
1083                 case BPF_JMP | BPF_JSET | BPF_X:
1084                 case BPF_JMP32 | BPF_JSET | BPF_K:
1085                 case BPF_JMP32 | BPF_JSET | BPF_X:
1086                         true_cond = COND_NE;
1087                         /* fallthrough; */
1088
1089 cond_branch:
1090                         switch (code) {
1091                         case BPF_JMP | BPF_JGT | BPF_X:
1092                         case BPF_JMP | BPF_JLT | BPF_X:
1093                         case BPF_JMP | BPF_JGE | BPF_X:
1094                         case BPF_JMP | BPF_JLE | BPF_X:
1095                         case BPF_JMP | BPF_JEQ | BPF_X:
1096                         case BPF_JMP | BPF_JNE | BPF_X:
1097                                 /* unsigned comparison */
1098                                 EMIT(PPC_RAW_CMPLW(dst_reg_h, src_reg_h));
1099                                 PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1100                                 EMIT(PPC_RAW_CMPLW(dst_reg, src_reg));
1101                                 break;
1102                         case BPF_JMP32 | BPF_JGT | BPF_X:
1103                         case BPF_JMP32 | BPF_JLT | BPF_X:
1104                         case BPF_JMP32 | BPF_JGE | BPF_X:
1105                         case BPF_JMP32 | BPF_JLE | BPF_X:
1106                         case BPF_JMP32 | BPF_JEQ | BPF_X:
1107                         case BPF_JMP32 | BPF_JNE | BPF_X:
1108                                 /* unsigned comparison */
1109                                 EMIT(PPC_RAW_CMPLW(dst_reg, src_reg));
1110                                 break;
1111                         case BPF_JMP | BPF_JSGT | BPF_X:
1112                         case BPF_JMP | BPF_JSLT | BPF_X:
1113                         case BPF_JMP | BPF_JSGE | BPF_X:
1114                         case BPF_JMP | BPF_JSLE | BPF_X:
1115                                 /* signed comparison */
1116                                 EMIT(PPC_RAW_CMPW(dst_reg_h, src_reg_h));
1117                                 PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1118                                 EMIT(PPC_RAW_CMPLW(dst_reg, src_reg));
1119                                 break;
1120                         case BPF_JMP32 | BPF_JSGT | BPF_X:
1121                         case BPF_JMP32 | BPF_JSLT | BPF_X:
1122                         case BPF_JMP32 | BPF_JSGE | BPF_X:
1123                         case BPF_JMP32 | BPF_JSLE | BPF_X:
1124                                 /* signed comparison */
1125                                 EMIT(PPC_RAW_CMPW(dst_reg, src_reg));
1126                                 break;
1127                         case BPF_JMP | BPF_JSET | BPF_X:
1128                                 EMIT(PPC_RAW_AND_DOT(_R0, dst_reg_h, src_reg_h));
1129                                 PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1130                                 EMIT(PPC_RAW_AND_DOT(_R0, dst_reg, src_reg));
1131                                 break;
1132                         case BPF_JMP32 | BPF_JSET | BPF_X: {
1133                                 EMIT(PPC_RAW_AND_DOT(_R0, dst_reg, src_reg));
1134                                 break;
1135                         case BPF_JMP | BPF_JNE | BPF_K:
1136                         case BPF_JMP | BPF_JEQ | BPF_K:
1137                         case BPF_JMP | BPF_JGT | BPF_K:
1138                         case BPF_JMP | BPF_JLT | BPF_K:
1139                         case BPF_JMP | BPF_JGE | BPF_K:
1140                         case BPF_JMP | BPF_JLE | BPF_K:
1141                                 /*
1142                                  * Need sign-extended load, so only positive
1143                                  * values can be used as imm in cmplwi
1144                                  */
1145                                 if (imm >= 0 && imm < 32768) {
1146                                         EMIT(PPC_RAW_CMPLWI(dst_reg_h, 0));
1147                                         PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1148                                         EMIT(PPC_RAW_CMPLWI(dst_reg, imm));
1149                                 } else {
1150                                         /* sign-extending load ... but unsigned comparison */
1151                                         PPC_EX32(_R0, imm);
1152                                         EMIT(PPC_RAW_CMPLW(dst_reg_h, _R0));
1153                                         PPC_LI32(_R0, imm);
1154                                         PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1155                                         EMIT(PPC_RAW_CMPLW(dst_reg, _R0));
1156                                 }
1157                                 break;
1158                         case BPF_JMP32 | BPF_JNE | BPF_K:
1159                         case BPF_JMP32 | BPF_JEQ | BPF_K:
1160                         case BPF_JMP32 | BPF_JGT | BPF_K:
1161                         case BPF_JMP32 | BPF_JLT | BPF_K:
1162                         case BPF_JMP32 | BPF_JGE | BPF_K:
1163                         case BPF_JMP32 | BPF_JLE | BPF_K:
1164                                 if (imm >= 0 && imm < 65536) {
1165                                         EMIT(PPC_RAW_CMPLWI(dst_reg, imm));
1166                                 } else {
1167                                         PPC_LI32(_R0, imm);
1168                                         EMIT(PPC_RAW_CMPLW(dst_reg, _R0));
1169                                 }
1170                                 break;
1171                         }
1172                         case BPF_JMP | BPF_JSGT | BPF_K:
1173                         case BPF_JMP | BPF_JSLT | BPF_K:
1174                         case BPF_JMP | BPF_JSGE | BPF_K:
1175                         case BPF_JMP | BPF_JSLE | BPF_K:
1176                                 if (imm >= 0 && imm < 65536) {
1177                                         EMIT(PPC_RAW_CMPWI(dst_reg_h, imm < 0 ? -1 : 0));
1178                                         PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1179                                         EMIT(PPC_RAW_CMPLWI(dst_reg, imm));
1180                                 } else {
1181                                         /* sign-extending load */
1182                                         EMIT(PPC_RAW_CMPWI(dst_reg_h, imm < 0 ? -1 : 0));
1183                                         PPC_LI32(_R0, imm);
1184                                         PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1185                                         EMIT(PPC_RAW_CMPLW(dst_reg, _R0));
1186                                 }
1187                                 break;
1188                         case BPF_JMP32 | BPF_JSGT | BPF_K:
1189                         case BPF_JMP32 | BPF_JSLT | BPF_K:
1190                         case BPF_JMP32 | BPF_JSGE | BPF_K:
1191                         case BPF_JMP32 | BPF_JSLE | BPF_K:
1192                                 /*
1193                                  * signed comparison, so any 16-bit value
1194                                  * can be used in cmpwi
1195                                  */
1196                                 if (imm >= -32768 && imm < 32768) {
1197                                         EMIT(PPC_RAW_CMPWI(dst_reg, imm));
1198                                 } else {
1199                                         /* sign-extending load */
1200                                         PPC_LI32(_R0, imm);
1201                                         EMIT(PPC_RAW_CMPW(dst_reg, _R0));
1202                                 }
1203                                 break;
1204                         case BPF_JMP | BPF_JSET | BPF_K:
1205                                 /* andi does not sign-extend the immediate */
1206                                 if (imm >= 0 && imm < 32768) {
1207                                         /* PPC_ANDI is _only/always_ dot-form */
1208                                         EMIT(PPC_RAW_ANDI(_R0, dst_reg, imm));
1209                                 } else {
1210                                         PPC_LI32(_R0, imm);
1211                                         if (imm < 0) {
1212                                                 EMIT(PPC_RAW_CMPWI(dst_reg_h, 0));
1213                                                 PPC_BCC_SHORT(COND_NE, (ctx->idx + 2) * 4);
1214                                         }
1215                                         EMIT(PPC_RAW_AND_DOT(_R0, dst_reg, _R0));
1216                                 }
1217                                 break;
1218                         case BPF_JMP32 | BPF_JSET | BPF_K:
1219                                 /* andi does not sign-extend the immediate */
1220                                 if (imm >= 0 && imm < 32768) {
1221                                         /* PPC_ANDI is _only/always_ dot-form */
1222                                         EMIT(PPC_RAW_ANDI(_R0, dst_reg, imm));
1223                                 } else {
1224                                         PPC_LI32(_R0, imm);
1225                                         EMIT(PPC_RAW_AND_DOT(_R0, dst_reg, _R0));
1226                                 }
1227                                 break;
1228                         }
1229                         PPC_BCC(true_cond, addrs[i + 1 + off]);
1230                         break;
1231
1232                 /*
1233                  * Tail call
1234                  */
1235                 case BPF_JMP | BPF_TAIL_CALL:
1236                         ctx->seen |= SEEN_TAILCALL;
1237                         ret = bpf_jit_emit_tail_call(image, ctx, addrs[i + 1]);
1238                         if (ret < 0)
1239                                 return ret;
1240                         break;
1241
1242                 default:
1243                         /*
1244                          * The filter contains something cruel & unusual.
1245                          * We don't handle it, but also there shouldn't be
1246                          * anything missing from our list.
1247                          */
1248                         pr_err_ratelimited("eBPF filter opcode %04x (@%d) unsupported\n", code, i);
1249                         return -EOPNOTSUPP;
1250                 }
1251                 if (BPF_CLASS(code) == BPF_ALU && !fp->aux->verifier_zext &&
1252                     !insn_is_zext(&insn[i + 1]) && !(BPF_OP(code) == BPF_END && imm == 64))
1253                         EMIT(PPC_RAW_LI(dst_reg_h, 0));
1254         }
1255
1256         /* Set end-of-body-code address for exit. */
1257         addrs[i] = ctx->idx * 4;
1258
1259         return 0;
1260 }