arch/powerpc/include/asm/fsl_secure_boot.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2010-2011 Freescale Semiconductor, Inc.
   4  */
   5
   6 #ifndef __FSL_SECURE_BOOT_H
   7 #define __FSL_SECURE_BOOT_H
   8 #include <asm/config_mpc85xx.h>
   9
  10 #ifdef CONFIG_NXP_ESBC
  11 #if defined(CONFIG_FSL_CORENET)
  12 #define CFG_SYS_PBI_FLASH_BASE          0xc0000000
  13 #else
  14 #define CFG_SYS_PBI_FLASH_BASE          0xce000000
  15 #endif
  16 #define CFG_SYS_PBI_FLASH_WINDOW                0xcff80000
  17
  18 #if defined(CONFIG_TARGET_T2080QDS) || \
  19         defined(CONFIG_TARGET_T2080RDB) || \
  20         defined(CONFIG_TARGET_T1042RDB) || \
  21         defined(CONFIG_TARGET_T1042D4RDB) || \
  22         defined(CONFIG_TARGET_T1042RDB_PI) || \
  23         defined(CONFIG_ARCH_T1024)
  24 #undef CFG_SYS_INIT_L3_ADDR
  25 #define CFG_SYS_INIT_L3_ADDR                    0xbff00000
  26 #endif
  27
  28 #if defined(CONFIG_RAMBOOT_PBL)
  29 #undef CFG_SYS_INIT_L3_ADDR
  30 #ifdef CFG_SYS_INIT_L3_VADDR
  31 #define CFG_SYS_INIT_L3_ADDR    \
  32                         (CFG_SYS_INIT_L3_VADDR & ~0xFFF00000) | \
  33                                         0xbff00000
  34 #else
  35 #define CFG_SYS_INIT_L3_ADDR            0xbff00000
  36 #endif
  37 #endif
  38
  39 #if defined(CONFIG_ARCH_P3041)  ||      \
  40         defined(CONFIG_ARCH_P4080) ||   \
  41         defined(CONFIG_ARCH_P5040) ||   \
  42         defined(CONFIG_ARCH_P2041)
  43         #define CONFIG_FSL_TRUST_ARCH_v1
  44 #endif
  45
  46 #if defined(CONFIG_FSL_CORENET) && !defined(CONFIG_SYS_RAMBOOT)
  47 /* The key used for verification of next level images
  48  * is picked up from an Extension Table which has
  49  * been verified by the ISBC (Internal Secure boot Code)
  50  * in boot ROM of the SoC.
  51  * The feature is only applicable in case of NOR boot and is
  52  * not applicable in case of RAMBOOT (NAND, SD, SPI).
  53  */
  54 #define CONFIG_FSL_ISBC_KEY_EXT
  55 #endif
  56 #endif /* #ifdef CONFIG_NXP_ESBC */
  57
  58 #ifdef CONFIG_CHAIN_OF_TRUST
  59 #ifdef CONFIG_SPL_BUILD
  60 /*
  61  * PPAACT and SPAACT table for PAMU must be placed on DDR after DDR init
  62  * due to space crunch on CPC and thus malloc will not work.
  63  */
  64 #define CONFIG_SPL_PPAACT_ADDR          0x2e000000
  65 #define CONFIG_SPL_SPAACT_ADDR          0x2f000000
  66 #define CONFIG_SPL_JR0_LIODN_S          454
  67 #define CONFIG_SPL_JR0_LIODN_NS         458
  68 #endif /* ifdef CONFIG_SPL_BUILD */
  69
  70 #ifndef CONFIG_SPL_BUILD
  71 #include <config_fsl_chain_trust.h>
  72 #endif /* #ifndef CONFIG_SPL_BUILD */
  73 #endif /* #ifdef CONFIG_CHAIN_OF_TRUST */
  74 #endif