arch/powerpc/include/asm/fsl_secure_boot.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2010-2011 Freescale Semiconductor, Inc.
   4  */
   5
   6 #ifndef __FSL_SECURE_BOOT_H
   7 #define __FSL_SECURE_BOOT_H
   8 #include <asm/config_mpc85xx.h>
   9
  10 #ifdef CONFIG_NXP_ESBC
  11 #if defined(CONFIG_FSL_CORENET)
  12 #define CONFIG_SYS_PBI_FLASH_BASE               0xc0000000
  13 #elif defined(CONFIG_TARGET_BSC9132QDS)
  14 #define CONFIG_SYS_PBI_FLASH_BASE               0xc8000000
  15 #elif defined(CONFIG_TARGET_C29XPCIE)
  16 #define CONFIG_SYS_PBI_FLASH_BASE               0xcc000000
  17 #else
  18 #define CONFIG_SYS_PBI_FLASH_BASE               0xce000000
  19 #endif
  20 #define CONFIG_SYS_PBI_FLASH_WINDOW             0xcff80000
  21
  22 #if defined(CONFIG_TARGET_B4860QDS) || \
  23         defined(CONFIG_TARGET_B4420QDS) || \
  24         defined(CONFIG_TARGET_T4160QDS) || \
  25         defined(CONFIG_TARGET_T4240QDS) || \
  26         defined(CONFIG_TARGET_T2080QDS) || \
  27         defined(CONFIG_TARGET_T2080RDB) || \
  28         defined(CONFIG_TARGET_T1042RDB) || \
  29         defined(CONFIG_TARGET_T1042D4RDB) || \
  30         defined(CONFIG_TARGET_T1042RDB_PI) || \
  31         defined(CONFIG_ARCH_T1023) || \
  32         defined(CONFIG_ARCH_T1024)
  33 #ifndef CONFIG_SYS_RAMBOOT
  34 #define CONFIG_SYS_CPC_REINIT_F
  35 #endif
  36 #define CONFIG_KEY_REVOCATION
  37 #undef CONFIG_SYS_INIT_L3_ADDR
  38 #define CONFIG_SYS_INIT_L3_ADDR                 0xbff00000
  39 #endif
  40
  41 #if defined(CONFIG_RAMBOOT_PBL)
  42 #undef CONFIG_SYS_INIT_L3_ADDR
  43 #ifdef CONFIG_SYS_INIT_L3_VADDR
  44 #define CONFIG_SYS_INIT_L3_ADDR \
  45                         (CONFIG_SYS_INIT_L3_VADDR & ~0xFFF00000) | \
  46                                         0xbff00000
  47 #else
  48 #define CONFIG_SYS_INIT_L3_ADDR         0xbff00000
  49 #endif
  50 #endif
  51
  52 #if defined(CONFIG_TARGET_C29XPCIE)
  53 #define CONFIG_KEY_REVOCATION
  54 #endif
  55
  56 #if defined(CONFIG_ARCH_P3041)  ||      \
  57         defined(CONFIG_ARCH_P4080) ||   \
  58         defined(CONFIG_ARCH_P5040) ||   \
  59         defined(CONFIG_ARCH_P2041)
  60         #define CONFIG_FSL_TRUST_ARCH_v1
  61 #endif
  62
  63 #if defined(CONFIG_FSL_CORENET) && !defined(CONFIG_SYS_RAMBOOT)
  64 /* The key used for verification of next level images
  65  * is picked up from an Extension Table which has
  66  * been verified by the ISBC (Internal Secure boot Code)
  67  * in boot ROM of the SoC.
  68  * The feature is only applicable in case of NOR boot and is
  69  * not applicable in case of RAMBOOT (NAND, SD, SPI).
  70  */
  71 #define CONFIG_FSL_ISBC_KEY_EXT
  72 #endif
  73 #endif /* #ifdef CONFIG_NXP_ESBC */
  74
  75 #ifdef CONFIG_CHAIN_OF_TRUST
  76 #ifdef CONFIG_SPL_BUILD
  77 /*
  78  * PPAACT and SPAACT table for PAMU must be placed on DDR after DDR init
  79  * due to space crunch on CPC and thus malloc will not work.
  80  */
  81 #define CONFIG_SPL_PPAACT_ADDR          0x2e000000
  82 #define CONFIG_SPL_SPAACT_ADDR          0x2f000000
  83 #define CONFIG_SPL_JR0_LIODN_S          454
  84 #define CONFIG_SPL_JR0_LIODN_NS         458
  85 /*
  86  * Define the key hash for U-Boot here if public/private key pair used to
  87  * sign U-boot are different from the SRK hash put in the fuse
  88  * Example of defining KEY_HASH is
  89  * #define CONFIG_SPL_UBOOT_KEY_HASH \
  90  *      "41066b564c6ffcef40ccbc1e0a5d0d519604000c785d97bbefd25e4d288d1c8b"
  91  * else leave it defined as NULL
  92  */
  93
  94 #define CONFIG_SPL_UBOOT_KEY_HASH       NULL
  95 #endif /* ifdef CONFIG_SPL_BUILD */
  96
  97 #define CONFIG_FSL_SEC_MON
  98
  99 #ifndef CONFIG_SPL_BUILD
 100 /*
 101  * fsl_setenv_chain_of_trust() must be called from
 102  * board_late_init()
 103  */
 104
 105 /* If Boot Script is not on NOR and is required to be copied on RAM */
 106 #ifdef CONFIG_BOOTSCRIPT_COPY_RAM
 107 #define CONFIG_BS_HDR_ADDR_RAM          0x00010000
 108 #define CONFIG_BS_HDR_ADDR_DEVICE       0x00800000
 109 #define CONFIG_BS_HDR_SIZE              0x00002000
 110 #define CONFIG_BS_ADDR_RAM              0x00012000
 111 #define CONFIG_BS_ADDR_DEVICE           0x00802000
 112 #define CONFIG_BS_SIZE                  0x00001000
 113
 114 #define CONFIG_BOOTSCRIPT_HDR_ADDR      CONFIG_BS_HDR_ADDR_RAM
 115 #else
 116
 117 /* The bootscript header address is different for B4860 because the NOR
 118  * mapping is different on B4 due to reduced NOR size.
 119  */
 120 #if defined(CONFIG_TARGET_B4860QDS) || defined(CONFIG_TARGET_B4420QDS)
 121 #define CONFIG_BOOTSCRIPT_HDR_ADDR      0xecc00000
 122 #elif defined(CONFIG_FSL_CORENET)
 123 #define CONFIG_BOOTSCRIPT_HDR_ADDR      0xe8e00000
 124 #elif defined(CONFIG_TARGET_BSC9132QDS)
 125 #define CONFIG_BOOTSCRIPT_HDR_ADDR      0x88020000
 126 #elif defined(CONFIG_TARGET_C29XPCIE)
 127 #define CONFIG_BOOTSCRIPT_HDR_ADDR      0xec020000
 128 #else
 129 #define CONFIG_BOOTSCRIPT_HDR_ADDR      0xee020000
 130 #endif
 131
 132 #endif /* #ifdef CONFIG_BOOTSCRIPT_COPY_RAM */
 133
 134 #include <config_fsl_chain_trust.h>
 135 #endif /* #ifndef CONFIG_SPL_BUILD */
 136 #endif /* #ifdef CONFIG_CHAIN_OF_TRUST */
 137 #endif