arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51
  52 config TARGET_MPC8555CDS
  53         bool "Support MPC8555CDS"
  54         select ARCH_MPC8555
  55         select FSL_VIA
  56
  57 config TARGET_MPC8568MDS
  58         bool "Support MPC8568MDS"
  59         select ARCH_MPC8568
  60
  61 config TARGET_P1010RDB_PA
  62         bool "Support P1010RDB_PA"
  63         select ARCH_P1010
  64         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  65         select SUPPORT_SPL
  66         select SUPPORT_TPL
  67         imply CMD_EEPROM
  68         imply CMD_SATA
  69         imply PANIC_HANG
  70
  71 config TARGET_P1010RDB_PB
  72         bool "Support P1010RDB_PB"
  73         select ARCH_P1010
  74         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         imply CMD_EEPROM
  78         imply CMD_SATA
  79         imply PANIC_HANG
  80
  81 config TARGET_P1020RDB_PC
  82         bool "Support P1020RDB-PC"
  83         select SUPPORT_SPL
  84         select SUPPORT_TPL
  85         select ARCH_P1020
  86         imply CMD_EEPROM
  87         imply CMD_SATA
  88         imply PANIC_HANG
  89
  90 config TARGET_P1020RDB_PD
  91         bool "Support P1020RDB-PD"
  92         select SUPPORT_SPL
  93         select SUPPORT_TPL
  94         select ARCH_P1020
  95         imply CMD_EEPROM
  96         imply CMD_SATA
  97         imply PANIC_HANG
  98
  99 config TARGET_P2020RDB
 100         bool "Support P2020RDB-PC"
 101         select SUPPORT_SPL
 102         select SUPPORT_TPL
 103         select ARCH_P2020
 104         imply CMD_EEPROM
 105         imply CMD_SATA
 106         imply SATA_SIL
 107
 108 config TARGET_P2041RDB
 109         bool "Support P2041RDB"
 110         select ARCH_P2041
 111         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 112         select PHYS_64BIT
 113         imply CMD_SATA
 114         imply FSL_SATA
 115
 116 config TARGET_QEMU_PPCE500
 117         bool "Support qemu-ppce500"
 118         select ARCH_QEMU_E500
 119         select PHYS_64BIT
 120
 121 config TARGET_T1023RDB
 122         bool "Support T1023RDB"
 123         select ARCH_T1023
 124         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 125         select SUPPORT_SPL
 126         select PHYS_64BIT
 127         select FSL_DDR_INTERACTIVE
 128         imply CMD_EEPROM
 129         imply PANIC_HANG
 130
 131 config TARGET_T1024RDB
 132         bool "Support T1024RDB"
 133         select ARCH_T1024
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         select FSL_DDR_INTERACTIVE
 138         imply CMD_EEPROM
 139         imply PANIC_HANG
 140
 141 config TARGET_T1042RDB
 142         bool "Support T1042RDB"
 143         select ARCH_T1042
 144         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 145         select SUPPORT_SPL
 146         select PHYS_64BIT
 147
 148 config TARGET_T1042D4RDB
 149         bool "Support T1042D4RDB"
 150         select ARCH_T1042
 151         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 152         select SUPPORT_SPL
 153         select PHYS_64BIT
 154         imply PANIC_HANG
 155
 156 config TARGET_T1042RDB_PI
 157         bool "Support T1042RDB_PI"
 158         select ARCH_T1042
 159         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 160         select SUPPORT_SPL
 161         select PHYS_64BIT
 162         imply PANIC_HANG
 163
 164 config TARGET_T2080QDS
 165         bool "Support T2080QDS"
 166         select ARCH_T2080
 167         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 168         select SUPPORT_SPL
 169         select PHYS_64BIT
 170         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 171         select FSL_DDR_INTERACTIVE
 172         imply CMD_SATA
 173
 174 config TARGET_T2080RDB
 175         bool "Support T2080RDB"
 176         select ARCH_T2080
 177         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 178         select SUPPORT_SPL
 179         select PHYS_64BIT
 180         imply CMD_SATA
 181         imply PANIC_HANG
 182
 183 config TARGET_T4160RDB
 184         bool "Support T4160RDB"
 185         select ARCH_T4160
 186         select SUPPORT_SPL
 187         select PHYS_64BIT
 188         imply PANIC_HANG
 189
 190 config TARGET_T4240RDB
 191         bool "Support T4240RDB"
 192         select ARCH_T4240
 193         select SUPPORT_SPL
 194         select PHYS_64BIT
 195         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 196         imply CMD_SATA
 197         imply PANIC_HANG
 198
 199 config TARGET_KMP204X
 200         bool "Support kmp204x"
 201         select VENDOR_KM
 202
 203 config TARGET_KMCENT2
 204         bool "Support kmcent2"
 205         select VENDOR_KM
 206
 207 config TARGET_XPEDITE520X
 208         bool "Support xpedite520x"
 209         select ARCH_MPC8548
 210
 211 config TARGET_XPEDITE537X
 212         bool "Support xpedite537x"
 213         select ARCH_MPC8572
 214 # Use DDR3 controller with DDR2 DIMMs on this board
 215         select SYS_FSL_DDRC_GEN3
 216
 217 config TARGET_XPEDITE550X
 218         bool "Support xpedite550x"
 219         select ARCH_P2020
 220
 221 config TARGET_UCP1020
 222         bool "Support uCP1020"
 223         select ARCH_P1020
 224         imply CMD_SATA
 225         imply PANIC_HANG
 226
 227 endchoice
 228
 229 config ARCH_B4420
 230         bool
 231         select E500MC
 232         select E6500
 233         select FSL_LAW
 234         select SYS_FSL_DDR_VER_47
 235         select SYS_FSL_ERRATUM_A004477
 236         select SYS_FSL_ERRATUM_A005871
 237         select SYS_FSL_ERRATUM_A006379
 238         select SYS_FSL_ERRATUM_A006384
 239         select SYS_FSL_ERRATUM_A006475
 240         select SYS_FSL_ERRATUM_A006593
 241         select SYS_FSL_ERRATUM_A007075
 242         select SYS_FSL_ERRATUM_A007186
 243         select SYS_FSL_ERRATUM_A007212
 244         select SYS_FSL_ERRATUM_A009942
 245         select SYS_FSL_HAS_DDR3
 246         select SYS_FSL_HAS_SEC
 247         select SYS_FSL_QORIQ_CHASSIS2
 248         select SYS_FSL_SEC_BE
 249         select SYS_FSL_SEC_COMPAT_4
 250         select SYS_PPC64
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_B4860
 257         bool
 258         select E500MC
 259         select E6500
 260         select FSL_LAW
 261         select SYS_FSL_DDR_VER_47
 262         select SYS_FSL_ERRATUM_A004477
 263         select SYS_FSL_ERRATUM_A005871
 264         select SYS_FSL_ERRATUM_A006379
 265         select SYS_FSL_ERRATUM_A006384
 266         select SYS_FSL_ERRATUM_A006475
 267         select SYS_FSL_ERRATUM_A006593
 268         select SYS_FSL_ERRATUM_A007075
 269         select SYS_FSL_ERRATUM_A007186
 270         select SYS_FSL_ERRATUM_A007212
 271         select SYS_FSL_ERRATUM_A007907
 272         select SYS_FSL_ERRATUM_A009942
 273         select SYS_FSL_HAS_DDR3
 274         select SYS_FSL_HAS_SEC
 275         select SYS_FSL_QORIQ_CHASSIS2
 276         select SYS_FSL_SEC_BE
 277         select SYS_FSL_SEC_COMPAT_4
 278         select SYS_PPC64
 279         select FSL_IFC
 280         imply CMD_EEPROM
 281         imply CMD_NAND
 282         imply CMD_REGINFO
 283
 284 config ARCH_BSC9131
 285         bool
 286         select FSL_LAW
 287         select SYS_FSL_DDR_VER_44
 288         select SYS_FSL_ERRATUM_A004477
 289         select SYS_FSL_ERRATUM_A005125
 290         select SYS_FSL_ERRATUM_ESDHC111
 291         select SYS_FSL_HAS_DDR3
 292         select SYS_FSL_HAS_SEC
 293         select SYS_FSL_SEC_BE
 294         select SYS_FSL_SEC_COMPAT_4
 295         select FSL_IFC
 296         imply CMD_EEPROM
 297         imply CMD_NAND
 298         imply CMD_REGINFO
 299
 300 config ARCH_BSC9132
 301         bool
 302         select FSL_LAW
 303         select SYS_FSL_DDR_VER_46
 304         select SYS_FSL_ERRATUM_A004477
 305         select SYS_FSL_ERRATUM_A005125
 306         select SYS_FSL_ERRATUM_A005434
 307         select SYS_FSL_ERRATUM_ESDHC111
 308         select SYS_FSL_ERRATUM_I2C_A004447
 309         select SYS_FSL_ERRATUM_IFC_A002769
 310         select FSL_PCIE_RESET
 311         select SYS_FSL_HAS_DDR3
 312         select SYS_FSL_HAS_SEC
 313         select SYS_FSL_SEC_BE
 314         select SYS_FSL_SEC_COMPAT_4
 315         select SYS_PPC_E500_USE_DEBUG_TLB
 316         select FSL_IFC
 317         imply CMD_EEPROM
 318         imply CMD_MTDPARTS
 319         imply CMD_NAND
 320         imply CMD_PCI
 321         imply CMD_REGINFO
 322
 323 config ARCH_C29X
 324         bool
 325         select FSL_LAW
 326         select SYS_FSL_DDR_VER_46
 327         select SYS_FSL_ERRATUM_A005125
 328         select SYS_FSL_ERRATUM_ESDHC111
 329         select FSL_PCIE_RESET
 330         select SYS_FSL_HAS_DDR3
 331         select SYS_FSL_HAS_SEC
 332         select SYS_FSL_SEC_BE
 333         select SYS_FSL_SEC_COMPAT_6
 334         select SYS_PPC_E500_USE_DEBUG_TLB
 335         select FSL_IFC
 336         imply CMD_NAND
 337         imply CMD_PCI
 338         imply CMD_REGINFO
 339
 340 config ARCH_MPC8536
 341         bool
 342         select FSL_LAW
 343         select SYS_FSL_ERRATUM_A004508
 344         select SYS_FSL_ERRATUM_A005125
 345         select FSL_PCIE_RESET
 346         select SYS_FSL_HAS_DDR2
 347         select SYS_FSL_HAS_DDR3
 348         select SYS_FSL_HAS_SEC
 349         select SYS_FSL_SEC_BE
 350         select SYS_FSL_SEC_COMPAT_2
 351         select SYS_PPC_E500_USE_DEBUG_TLB
 352         select FSL_ELBC
 353         imply CMD_NAND
 354         imply CMD_SATA
 355         imply CMD_REGINFO
 356
 357 config ARCH_MPC8540
 358         bool
 359         select FSL_LAW
 360         select SYS_FSL_HAS_DDR1
 361
 362 config ARCH_MPC8544
 363         bool
 364         select FSL_LAW
 365         select SYS_FSL_ERRATUM_A005125
 366         select FSL_PCIE_RESET
 367         select SYS_FSL_HAS_DDR2
 368         select SYS_FSL_HAS_SEC
 369         select SYS_FSL_SEC_BE
 370         select SYS_FSL_SEC_COMPAT_2
 371         select SYS_PPC_E500_USE_DEBUG_TLB
 372         select FSL_ELBC
 373
 374 config ARCH_MPC8548
 375         bool
 376         select FSL_LAW
 377         select SYS_FSL_ERRATUM_A005125
 378         select SYS_FSL_ERRATUM_NMG_DDR120
 379         select SYS_FSL_ERRATUM_NMG_LBC103
 380         select SYS_FSL_ERRATUM_NMG_ETSEC129
 381         select SYS_FSL_ERRATUM_I2C_A004447
 382         select FSL_PCIE_RESET
 383         select SYS_FSL_HAS_DDR2
 384         select SYS_FSL_HAS_DDR1
 385         select SYS_FSL_HAS_SEC
 386         select SYS_FSL_SEC_BE
 387         select SYS_FSL_SEC_COMPAT_2
 388         select SYS_PPC_E500_USE_DEBUG_TLB
 389         imply CMD_REGINFO
 390
 391 config ARCH_MPC8555
 392         bool
 393         select FSL_LAW
 394         select SYS_FSL_HAS_DDR1
 395         select SYS_FSL_HAS_SEC
 396         select SYS_FSL_SEC_BE
 397         select SYS_FSL_SEC_COMPAT_2
 398
 399 config ARCH_MPC8560
 400         bool
 401         select FSL_LAW
 402         select SYS_FSL_HAS_DDR1
 403
 404 config ARCH_MPC8568
 405         bool
 406         select FSL_LAW
 407         select FSL_PCIE_RESET
 408         select SYS_FSL_HAS_DDR2
 409         select SYS_FSL_HAS_SEC
 410         select SYS_FSL_SEC_BE
 411         select SYS_FSL_SEC_COMPAT_2
 412
 413 config ARCH_MPC8572
 414         bool
 415         select FSL_LAW
 416         select SYS_FSL_ERRATUM_A004508
 417         select SYS_FSL_ERRATUM_A005125
 418         select SYS_FSL_ERRATUM_DDR_115
 419         select SYS_FSL_ERRATUM_DDR111_DDR134
 420         select FSL_PCIE_RESET
 421         select SYS_FSL_HAS_DDR2
 422         select SYS_FSL_HAS_DDR3
 423         select SYS_FSL_HAS_SEC
 424         select SYS_FSL_SEC_BE
 425         select SYS_FSL_SEC_COMPAT_2
 426         select SYS_PPC_E500_USE_DEBUG_TLB
 427         select FSL_ELBC
 428         imply CMD_NAND
 429
 430 config ARCH_P1010
 431         bool
 432         select FSL_LAW
 433         select SYS_FSL_ERRATUM_A004477
 434         select SYS_FSL_ERRATUM_A004508
 435         select SYS_FSL_ERRATUM_A005125
 436         select SYS_FSL_ERRATUM_A005275
 437         select SYS_FSL_ERRATUM_A006261
 438         select SYS_FSL_ERRATUM_A007075
 439         select SYS_FSL_ERRATUM_ESDHC111
 440         select SYS_FSL_ERRATUM_I2C_A004447
 441         select SYS_FSL_ERRATUM_IFC_A002769
 442         select SYS_FSL_ERRATUM_P1010_A003549
 443         select SYS_FSL_ERRATUM_SEC_A003571
 444         select SYS_FSL_ERRATUM_IFC_A003399
 445         select FSL_PCIE_RESET
 446         select SYS_FSL_HAS_DDR3
 447         select SYS_FSL_HAS_SEC
 448         select SYS_FSL_SEC_BE
 449         select SYS_FSL_SEC_COMPAT_4
 450         select SYS_PPC_E500_USE_DEBUG_TLB
 451         select FSL_IFC
 452         imply CMD_EEPROM
 453         imply CMD_MTDPARTS
 454         imply CMD_NAND
 455         imply CMD_SATA
 456         imply CMD_PCI
 457         imply CMD_REGINFO
 458         imply FSL_SATA
 459
 460 config ARCH_P1011
 461         bool
 462         select FSL_LAW
 463         select SYS_FSL_ERRATUM_A004508
 464         select SYS_FSL_ERRATUM_A005125
 465         select SYS_FSL_ERRATUM_ELBC_A001
 466         select SYS_FSL_ERRATUM_ESDHC111
 467         select FSL_PCIE_DISABLE_ASPM
 468         select SYS_FSL_HAS_DDR3
 469         select SYS_FSL_HAS_SEC
 470         select SYS_FSL_SEC_BE
 471         select SYS_FSL_SEC_COMPAT_2
 472         select SYS_PPC_E500_USE_DEBUG_TLB
 473         select FSL_ELBC
 474
 475 config ARCH_P1020
 476         bool
 477         select FSL_LAW
 478         select SYS_FSL_ERRATUM_A004508
 479         select SYS_FSL_ERRATUM_A005125
 480         select SYS_FSL_ERRATUM_ELBC_A001
 481         select SYS_FSL_ERRATUM_ESDHC111
 482         select FSL_PCIE_DISABLE_ASPM
 483         select FSL_PCIE_RESET
 484         select SYS_FSL_HAS_DDR3
 485         select SYS_FSL_HAS_SEC
 486         select SYS_FSL_SEC_BE
 487         select SYS_FSL_SEC_COMPAT_2
 488         select SYS_PPC_E500_USE_DEBUG_TLB
 489         select FSL_ELBC
 490         imply CMD_NAND
 491         imply CMD_SATA
 492         imply CMD_PCI
 493         imply CMD_REGINFO
 494         imply SATA_SIL
 495
 496 config ARCH_P1021
 497         bool
 498         select FSL_LAW
 499         select SYS_FSL_ERRATUM_A004508
 500         select SYS_FSL_ERRATUM_A005125
 501         select SYS_FSL_ERRATUM_ELBC_A001
 502         select SYS_FSL_ERRATUM_ESDHC111
 503         select FSL_PCIE_DISABLE_ASPM
 504         select FSL_PCIE_RESET
 505         select SYS_FSL_HAS_DDR3
 506         select SYS_FSL_HAS_SEC
 507         select SYS_FSL_SEC_BE
 508         select SYS_FSL_SEC_COMPAT_2
 509         select SYS_PPC_E500_USE_DEBUG_TLB
 510         select FSL_ELBC
 511         imply CMD_REGINFO
 512         imply CMD_NAND
 513         imply CMD_SATA
 514         imply CMD_REGINFO
 515         imply SATA_SIL
 516
 517 config ARCH_P1023
 518         bool
 519         select FSL_LAW
 520         select SYS_FSL_ERRATUM_A004508
 521         select SYS_FSL_ERRATUM_A005125
 522         select SYS_FSL_ERRATUM_I2C_A004447
 523         select FSL_PCIE_RESET
 524         select SYS_FSL_HAS_DDR3
 525         select SYS_FSL_HAS_SEC
 526         select SYS_FSL_SEC_BE
 527         select SYS_FSL_SEC_COMPAT_4
 528         select FSL_ELBC
 529
 530 config ARCH_P1024
 531         bool
 532         select FSL_LAW
 533         select SYS_FSL_ERRATUM_A004508
 534         select SYS_FSL_ERRATUM_A005125
 535         select SYS_FSL_ERRATUM_ELBC_A001
 536         select SYS_FSL_ERRATUM_ESDHC111
 537         select FSL_PCIE_DISABLE_ASPM
 538         select FSL_PCIE_RESET
 539         select SYS_FSL_HAS_DDR3
 540         select SYS_FSL_HAS_SEC
 541         select SYS_FSL_SEC_BE
 542         select SYS_FSL_SEC_COMPAT_2
 543         select SYS_PPC_E500_USE_DEBUG_TLB
 544         select FSL_ELBC
 545         imply CMD_EEPROM
 546         imply CMD_NAND
 547         imply CMD_SATA
 548         imply CMD_PCI
 549         imply CMD_REGINFO
 550         imply SATA_SIL
 551
 552 config ARCH_P1025
 553         bool
 554         select FSL_LAW
 555         select SYS_FSL_ERRATUM_A004508
 556         select SYS_FSL_ERRATUM_A005125
 557         select SYS_FSL_ERRATUM_ELBC_A001
 558         select SYS_FSL_ERRATUM_ESDHC111
 559         select FSL_PCIE_DISABLE_ASPM
 560         select FSL_PCIE_RESET
 561         select SYS_FSL_HAS_DDR3
 562         select SYS_FSL_HAS_SEC
 563         select SYS_FSL_SEC_BE
 564         select SYS_FSL_SEC_COMPAT_2
 565         select SYS_PPC_E500_USE_DEBUG_TLB
 566         select FSL_ELBC
 567         imply CMD_SATA
 568         imply CMD_REGINFO
 569
 570 config ARCH_P2020
 571         bool
 572         select FSL_LAW
 573         select SYS_FSL_ERRATUM_A004477
 574         select SYS_FSL_ERRATUM_A004508
 575         select SYS_FSL_ERRATUM_A005125
 576         select SYS_FSL_ERRATUM_ESDHC111
 577         select SYS_FSL_ERRATUM_ESDHC_A001
 578         select FSL_PCIE_RESET
 579         select SYS_FSL_HAS_DDR3
 580         select SYS_FSL_HAS_SEC
 581         select SYS_FSL_SEC_BE
 582         select SYS_FSL_SEC_COMPAT_2
 583         select SYS_PPC_E500_USE_DEBUG_TLB
 584         select FSL_ELBC
 585         imply CMD_EEPROM
 586         imply CMD_NAND
 587         imply CMD_REGINFO
 588
 589 config ARCH_P2041
 590         bool
 591         select E500MC
 592         select FSL_LAW
 593         select SYS_FSL_ERRATUM_A004510
 594         select SYS_FSL_ERRATUM_A004849
 595         select SYS_FSL_ERRATUM_A005275
 596         select SYS_FSL_ERRATUM_A006261
 597         select SYS_FSL_ERRATUM_CPU_A003999
 598         select SYS_FSL_ERRATUM_DDR_A003
 599         select SYS_FSL_ERRATUM_DDR_A003474
 600         select SYS_FSL_ERRATUM_ESDHC111
 601         select SYS_FSL_ERRATUM_I2C_A004447
 602         select SYS_FSL_ERRATUM_NMG_CPU_A011
 603         select SYS_FSL_ERRATUM_SRIO_A004034
 604         select SYS_FSL_ERRATUM_USB14
 605         select SYS_FSL_HAS_DDR3
 606         select SYS_FSL_HAS_SEC
 607         select SYS_FSL_QORIQ_CHASSIS1
 608         select SYS_FSL_SEC_BE
 609         select SYS_FSL_SEC_COMPAT_4
 610         select FSL_ELBC
 611         imply CMD_NAND
 612
 613 config ARCH_P3041
 614         bool
 615         select E500MC
 616         select FSL_LAW
 617         select SYS_FSL_DDR_VER_44
 618         select SYS_FSL_ERRATUM_A004510
 619         select SYS_FSL_ERRATUM_A004849
 620         select SYS_FSL_ERRATUM_A005275
 621         select SYS_FSL_ERRATUM_A005812
 622         select SYS_FSL_ERRATUM_A006261
 623         select SYS_FSL_ERRATUM_CPU_A003999
 624         select SYS_FSL_ERRATUM_DDR_A003
 625         select SYS_FSL_ERRATUM_DDR_A003474
 626         select SYS_FSL_ERRATUM_ESDHC111
 627         select SYS_FSL_ERRATUM_I2C_A004447
 628         select SYS_FSL_ERRATUM_NMG_CPU_A011
 629         select SYS_FSL_ERRATUM_SRIO_A004034
 630         select SYS_FSL_ERRATUM_USB14
 631         select SYS_FSL_HAS_DDR3
 632         select SYS_FSL_HAS_SEC
 633         select SYS_FSL_QORIQ_CHASSIS1
 634         select SYS_FSL_SEC_BE
 635         select SYS_FSL_SEC_COMPAT_4
 636         select FSL_ELBC
 637         imply CMD_NAND
 638         imply CMD_SATA
 639         imply CMD_REGINFO
 640         imply FSL_SATA
 641
 642 config ARCH_P4080
 643         bool
 644         select E500MC
 645         select FSL_LAW
 646         select SYS_FSL_DDR_VER_44
 647         select SYS_FSL_ERRATUM_A004510
 648         select SYS_FSL_ERRATUM_A004580
 649         select SYS_FSL_ERRATUM_A004849
 650         select SYS_FSL_ERRATUM_A005812
 651         select SYS_FSL_ERRATUM_A007075
 652         select SYS_FSL_ERRATUM_CPC_A002
 653         select SYS_FSL_ERRATUM_CPC_A003
 654         select SYS_FSL_ERRATUM_CPU_A003999
 655         select SYS_FSL_ERRATUM_DDR_A003
 656         select SYS_FSL_ERRATUM_DDR_A003474
 657         select SYS_FSL_ERRATUM_ELBC_A001
 658         select SYS_FSL_ERRATUM_ESDHC111
 659         select SYS_FSL_ERRATUM_ESDHC13
 660         select SYS_FSL_ERRATUM_ESDHC135
 661         select SYS_FSL_ERRATUM_I2C_A004447
 662         select SYS_FSL_ERRATUM_NMG_CPU_A011
 663         select SYS_FSL_ERRATUM_SRIO_A004034
 664         select SYS_P4080_ERRATUM_CPU22
 665         select SYS_P4080_ERRATUM_PCIE_A003
 666         select SYS_P4080_ERRATUM_SERDES8
 667         select SYS_P4080_ERRATUM_SERDES9
 668         select SYS_P4080_ERRATUM_SERDES_A001
 669         select SYS_P4080_ERRATUM_SERDES_A005
 670         select SYS_FSL_HAS_DDR3
 671         select SYS_FSL_HAS_SEC
 672         select SYS_FSL_QORIQ_CHASSIS1
 673         select SYS_FSL_SEC_BE
 674         select SYS_FSL_SEC_COMPAT_4
 675         select FSL_ELBC
 676         imply CMD_SATA
 677         imply CMD_REGINFO
 678         imply SATA_SIL
 679
 680 config ARCH_P5040
 681         bool
 682         select E500MC
 683         select FSL_LAW
 684         select SYS_FSL_DDR_VER_44
 685         select SYS_FSL_ERRATUM_A004510
 686         select SYS_FSL_ERRATUM_A004699
 687         select SYS_FSL_ERRATUM_A005275
 688         select SYS_FSL_ERRATUM_A005812
 689         select SYS_FSL_ERRATUM_A006261
 690         select SYS_FSL_ERRATUM_DDR_A003
 691         select SYS_FSL_ERRATUM_DDR_A003474
 692         select SYS_FSL_ERRATUM_ESDHC111
 693         select SYS_FSL_ERRATUM_USB14
 694         select SYS_FSL_HAS_DDR3
 695         select SYS_FSL_HAS_SEC
 696         select SYS_FSL_QORIQ_CHASSIS1
 697         select SYS_FSL_SEC_BE
 698         select SYS_FSL_SEC_COMPAT_4
 699         select SYS_PPC64
 700         select FSL_ELBC
 701         imply CMD_SATA
 702         imply CMD_REGINFO
 703         imply FSL_SATA
 704
 705 config ARCH_QEMU_E500
 706         bool
 707
 708 config ARCH_T1023
 709         bool
 710         select E500MC
 711         select FSL_LAW
 712         select SYS_FSL_DDR_VER_50
 713         select SYS_FSL_ERRATUM_A008378
 714         select SYS_FSL_ERRATUM_A008109
 715         select SYS_FSL_ERRATUM_A009663
 716         select SYS_FSL_ERRATUM_A009942
 717         select SYS_FSL_ERRATUM_ESDHC111
 718         select SYS_FSL_HAS_DDR3
 719         select SYS_FSL_HAS_DDR4
 720         select SYS_FSL_HAS_SEC
 721         select SYS_FSL_QORIQ_CHASSIS2
 722         select SYS_FSL_SEC_BE
 723         select SYS_FSL_SEC_COMPAT_5
 724         select FSL_IFC
 725         imply CMD_EEPROM
 726         imply CMD_NAND
 727         imply CMD_REGINFO
 728
 729 config ARCH_T1024
 730         bool
 731         select E500MC
 732         select FSL_LAW
 733         select SYS_FSL_DDR_VER_50
 734         select SYS_FSL_ERRATUM_A008378
 735         select SYS_FSL_ERRATUM_A008109
 736         select SYS_FSL_ERRATUM_A009663
 737         select SYS_FSL_ERRATUM_A009942
 738         select SYS_FSL_ERRATUM_ESDHC111
 739         select SYS_FSL_HAS_DDR3
 740         select SYS_FSL_HAS_DDR4
 741         select SYS_FSL_HAS_SEC
 742         select SYS_FSL_QORIQ_CHASSIS2
 743         select SYS_FSL_SEC_BE
 744         select SYS_FSL_SEC_COMPAT_5
 745         select FSL_IFC
 746         imply CMD_EEPROM
 747         imply CMD_NAND
 748         imply CMD_MTDPARTS
 749         imply CMD_REGINFO
 750
 751 config ARCH_T1040
 752         bool
 753         select E500MC
 754         select FSL_LAW
 755         select SYS_FSL_DDR_VER_50
 756         select SYS_FSL_ERRATUM_A008044
 757         select SYS_FSL_ERRATUM_A008378
 758         select SYS_FSL_ERRATUM_A008109
 759         select SYS_FSL_ERRATUM_A009663
 760         select SYS_FSL_ERRATUM_A009942
 761         select SYS_FSL_ERRATUM_ESDHC111
 762         select SYS_FSL_HAS_DDR3
 763         select SYS_FSL_HAS_DDR4
 764         select SYS_FSL_HAS_SEC
 765         select SYS_FSL_QORIQ_CHASSIS2
 766         select SYS_FSL_SEC_BE
 767         select SYS_FSL_SEC_COMPAT_5
 768         select FSL_IFC
 769         imply CMD_MTDPARTS
 770         imply CMD_NAND
 771         imply CMD_REGINFO
 772
 773 config ARCH_T1042
 774         bool
 775         select E500MC
 776         select FSL_LAW
 777         select SYS_FSL_DDR_VER_50
 778         select SYS_FSL_ERRATUM_A008044
 779         select SYS_FSL_ERRATUM_A008378
 780         select SYS_FSL_ERRATUM_A008109
 781         select SYS_FSL_ERRATUM_A009663
 782         select SYS_FSL_ERRATUM_A009942
 783         select SYS_FSL_ERRATUM_ESDHC111
 784         select SYS_FSL_HAS_DDR3
 785         select SYS_FSL_HAS_DDR4
 786         select SYS_FSL_HAS_SEC
 787         select SYS_FSL_QORIQ_CHASSIS2
 788         select SYS_FSL_SEC_BE
 789         select SYS_FSL_SEC_COMPAT_5
 790         select FSL_IFC
 791         imply CMD_MTDPARTS
 792         imply CMD_NAND
 793         imply CMD_REGINFO
 794
 795 config ARCH_T2080
 796         bool
 797         select E500MC
 798         select E6500
 799         select FSL_LAW
 800         select SYS_FSL_DDR_VER_47
 801         select SYS_FSL_ERRATUM_A006379
 802         select SYS_FSL_ERRATUM_A006593
 803         select SYS_FSL_ERRATUM_A007186
 804         select SYS_FSL_ERRATUM_A007212
 805         select SYS_FSL_ERRATUM_A007815
 806         select SYS_FSL_ERRATUM_A007907
 807         select SYS_FSL_ERRATUM_A008109
 808         select SYS_FSL_ERRATUM_A009942
 809         select SYS_FSL_ERRATUM_ESDHC111
 810         select FSL_PCIE_RESET
 811         select SYS_FSL_HAS_DDR3
 812         select SYS_FSL_HAS_SEC
 813         select SYS_FSL_QORIQ_CHASSIS2
 814         select SYS_FSL_SEC_BE
 815         select SYS_FSL_SEC_COMPAT_4
 816         select SYS_PPC64
 817         select FSL_IFC
 818         imply CMD_SATA
 819         imply CMD_NAND
 820         imply CMD_REGINFO
 821         imply FSL_SATA
 822
 823 config ARCH_T4160
 824         bool
 825         select E500MC
 826         select E6500
 827         select FSL_LAW
 828         select SYS_FSL_DDR_VER_47
 829         select SYS_FSL_ERRATUM_A004468
 830         select SYS_FSL_ERRATUM_A005871
 831         select SYS_FSL_ERRATUM_A006379
 832         select SYS_FSL_ERRATUM_A006593
 833         select SYS_FSL_ERRATUM_A007186
 834         select SYS_FSL_ERRATUM_A007798
 835         select SYS_FSL_ERRATUM_A009942
 836         select SYS_FSL_HAS_DDR3
 837         select SYS_FSL_HAS_SEC
 838         select SYS_FSL_QORIQ_CHASSIS2
 839         select SYS_FSL_SEC_BE
 840         select SYS_FSL_SEC_COMPAT_4
 841         select SYS_PPC64
 842         select FSL_IFC
 843         imply CMD_NAND
 844         imply CMD_REGINFO
 845
 846 config ARCH_T4240
 847         bool
 848         select E500MC
 849         select E6500
 850         select FSL_LAW
 851         select SYS_FSL_DDR_VER_47
 852         select SYS_FSL_ERRATUM_A004468
 853         select SYS_FSL_ERRATUM_A005871
 854         select SYS_FSL_ERRATUM_A006261
 855         select SYS_FSL_ERRATUM_A006379
 856         select SYS_FSL_ERRATUM_A006593
 857         select SYS_FSL_ERRATUM_A007186
 858         select SYS_FSL_ERRATUM_A007798
 859         select SYS_FSL_ERRATUM_A007815
 860         select SYS_FSL_ERRATUM_A007907
 861         select SYS_FSL_ERRATUM_A008109
 862         select SYS_FSL_ERRATUM_A009942
 863         select SYS_FSL_HAS_DDR3
 864         select SYS_FSL_HAS_SEC
 865         select SYS_FSL_QORIQ_CHASSIS2
 866         select SYS_FSL_SEC_BE
 867         select SYS_FSL_SEC_COMPAT_4
 868         select SYS_PPC64
 869         select FSL_IFC
 870         imply CMD_SATA
 871         imply CMD_NAND
 872         imply CMD_REGINFO
 873         imply FSL_SATA
 874
 875 config MPC85XX_HAVE_RESET_VECTOR
 876         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 877         depends on MPC85xx
 878
 879 config BOOKE
 880         bool
 881         default y
 882
 883 config E500
 884         bool
 885         default y
 886         help
 887                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 888
 889 config E500MC
 890         bool
 891         imply CMD_PCI
 892         help
 893                 Enble PowerPC E500MC core
 894
 895 config E6500
 896         bool
 897         help
 898                 Enable PowerPC E6500 core
 899
 900 config FSL_LAW
 901         bool
 902         help
 903                 Use Freescale common code for Local Access Window
 904
 905 config NXP_ESBC
 906         bool    "NXP_ESBC"
 907         help
 908                 Enable Freescale Secure Boot feature. Normally selected
 909                 by defconfig. If unsure, do not change.
 910
 911 config MAX_CPUS
 912         int "Maximum number of CPUs permitted for MPC85xx"
 913         default 12 if ARCH_T4240
 914         default 8 if ARCH_P4080 || \
 915                      ARCH_T4160
 916         default 4 if ARCH_B4860 || \
 917                      ARCH_P2041 || \
 918                      ARCH_P3041 || \
 919                      ARCH_P5040 || \
 920                      ARCH_T1040 || \
 921                      ARCH_T1042 || \
 922                      ARCH_T2080
 923         default 2 if ARCH_B4420 || \
 924                      ARCH_BSC9132 || \
 925                      ARCH_MPC8572 || \
 926                      ARCH_P1020 || \
 927                      ARCH_P1021 || \
 928                      ARCH_P1023 || \
 929                      ARCH_P1024 || \
 930                      ARCH_P1025 || \
 931                      ARCH_P2020 || \
 932                      ARCH_T1023 || \
 933                      ARCH_T1024
 934         default 1
 935         help
 936           Set this number to the maximum number of possible CPUs in the SoC.
 937           SoCs may have multiple clusters with each cluster may have multiple
 938           ports. If some ports are reserved but higher ports are used for
 939           cores, count the reserved ports. This will allocate enough memory
 940           in spin table to properly handle all cores.
 941
 942 config SYS_CCSRBAR_DEFAULT
 943         hex "Default CCSRBAR address"
 944         default 0xff700000 if   ARCH_BSC9131    || \
 945                                 ARCH_BSC9132    || \
 946                                 ARCH_C29X       || \
 947                                 ARCH_MPC8536    || \
 948                                 ARCH_MPC8540    || \
 949                                 ARCH_MPC8544    || \
 950                                 ARCH_MPC8548    || \
 951                                 ARCH_MPC8555    || \
 952                                 ARCH_MPC8560    || \
 953                                 ARCH_MPC8568    || \
 954                                 ARCH_MPC8572    || \
 955                                 ARCH_P1010      || \
 956                                 ARCH_P1011      || \
 957                                 ARCH_P1020      || \
 958                                 ARCH_P1021      || \
 959                                 ARCH_P1024      || \
 960                                 ARCH_P1025      || \
 961                                 ARCH_P2020
 962         default 0xff600000 if   ARCH_P1023
 963         default 0xfe000000 if   ARCH_B4420      || \
 964                                 ARCH_B4860      || \
 965                                 ARCH_P2041      || \
 966                                 ARCH_P3041      || \
 967                                 ARCH_P4080      || \
 968                                 ARCH_P5040      || \
 969                                 ARCH_T1023      || \
 970                                 ARCH_T1024      || \
 971                                 ARCH_T1040      || \
 972                                 ARCH_T1042      || \
 973                                 ARCH_T2080      || \
 974                                 ARCH_T4160      || \
 975                                 ARCH_T4240
 976         default 0xe0000000 if ARCH_QEMU_E500
 977         help
 978                 Default value of CCSRBAR comes from power-on-reset. It
 979                 is fixed on each SoC. Some SoCs can have different value
 980                 if changed by pre-boot regime. The value here must match
 981                 the current value in SoC. If not sure, do not change.
 982
 983 config SYS_FSL_ERRATUM_A004468
 984         bool
 985
 986 config SYS_FSL_ERRATUM_A004477
 987         bool
 988
 989 config SYS_FSL_ERRATUM_A004508
 990         bool
 991
 992 config SYS_FSL_ERRATUM_A004580
 993         bool
 994
 995 config SYS_FSL_ERRATUM_A004699
 996         bool
 997
 998 config SYS_FSL_ERRATUM_A004849
 999         bool
1000
1001 config SYS_FSL_ERRATUM_A004510
1002         bool
1003
1004 config SYS_FSL_ERRATUM_A004510_SVR_REV
1005         hex
1006         depends on SYS_FSL_ERRATUM_A004510
1007         default 0x20 if ARCH_P4080
1008         default 0x10
1009
1010 config SYS_FSL_ERRATUM_A004510_SVR_REV2
1011         hex
1012         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
1013         default 0x11
1014
1015 config SYS_FSL_ERRATUM_A005125
1016         bool
1017
1018 config SYS_FSL_ERRATUM_A005434
1019         bool
1020
1021 config SYS_FSL_ERRATUM_A005812
1022         bool
1023
1024 config SYS_FSL_ERRATUM_A005871
1025         bool
1026
1027 config SYS_FSL_ERRATUM_A005275
1028         bool
1029
1030 config SYS_FSL_ERRATUM_A006261
1031         bool
1032
1033 config SYS_FSL_ERRATUM_A006379
1034         bool
1035
1036 config SYS_FSL_ERRATUM_A006384
1037         bool
1038
1039 config SYS_FSL_ERRATUM_A006475
1040         bool
1041
1042 config SYS_FSL_ERRATUM_A006593
1043         bool
1044
1045 config SYS_FSL_ERRATUM_A007075
1046         bool
1047
1048 config SYS_FSL_ERRATUM_A007186
1049         bool
1050
1051 config SYS_FSL_ERRATUM_A007212
1052         bool
1053
1054 config SYS_FSL_ERRATUM_A007815
1055         bool
1056
1057 config SYS_FSL_ERRATUM_A007798
1058         bool
1059
1060 config SYS_FSL_ERRATUM_A007907
1061         bool
1062
1063 config SYS_FSL_ERRATUM_A008044
1064         bool
1065
1066 config SYS_FSL_ERRATUM_CPC_A002
1067         bool
1068
1069 config SYS_FSL_ERRATUM_CPC_A003
1070         bool
1071
1072 config SYS_FSL_ERRATUM_CPU_A003999
1073         bool
1074
1075 config SYS_FSL_ERRATUM_ELBC_A001
1076         bool
1077
1078 config SYS_FSL_ERRATUM_I2C_A004447
1079         bool
1080
1081 config SYS_FSL_A004447_SVR_REV
1082         hex
1083         depends on SYS_FSL_ERRATUM_I2C_A004447
1084         default 0x00 if ARCH_MPC8548
1085         default 0x10 if ARCH_P1010
1086         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
1087         default 0x20 if ARCH_P3041 || ARCH_P4080
1088
1089 config SYS_FSL_ERRATUM_IFC_A002769
1090         bool
1091
1092 config SYS_FSL_ERRATUM_IFC_A003399
1093         bool
1094
1095 config SYS_FSL_ERRATUM_NMG_CPU_A011
1096         bool
1097
1098 config SYS_FSL_ERRATUM_NMG_ETSEC129
1099         bool
1100
1101 config SYS_FSL_ERRATUM_NMG_LBC103
1102         bool
1103
1104 config SYS_FSL_ERRATUM_P1010_A003549
1105         bool
1106
1107 config SYS_FSL_ERRATUM_SATA_A001
1108         bool
1109
1110 config SYS_FSL_ERRATUM_SEC_A003571
1111         bool
1112
1113 config SYS_FSL_ERRATUM_SRIO_A004034
1114         bool
1115
1116 config SYS_FSL_ERRATUM_USB14
1117         bool
1118
1119 config SYS_P4080_ERRATUM_CPU22
1120         bool
1121
1122 config SYS_P4080_ERRATUM_PCIE_A003
1123         bool
1124
1125 config SYS_P4080_ERRATUM_SERDES8
1126         bool
1127
1128 config SYS_P4080_ERRATUM_SERDES9
1129         bool
1130
1131 config SYS_P4080_ERRATUM_SERDES_A001
1132         bool
1133
1134 config SYS_P4080_ERRATUM_SERDES_A005
1135         bool
1136
1137 config FSL_PCIE_DISABLE_ASPM
1138         bool
1139
1140 config FSL_PCIE_RESET
1141         bool
1142
1143 config SYS_FSL_QORIQ_CHASSIS1
1144         bool
1145
1146 config SYS_FSL_QORIQ_CHASSIS2
1147         bool
1148
1149 config SYS_FSL_NUM_LAWS
1150         int "Number of local access windows"
1151         depends on FSL_LAW
1152         default 32 if   ARCH_B4420      || \
1153                         ARCH_B4860      || \
1154                         ARCH_P2041      || \
1155                         ARCH_P3041      || \
1156                         ARCH_P4080      || \
1157                         ARCH_P5040      || \
1158                         ARCH_T2080      || \
1159                         ARCH_T4160      || \
1160                         ARCH_T4240
1161         default 16 if   ARCH_T1023      || \
1162                         ARCH_T1024      || \
1163                         ARCH_T1040      || \
1164                         ARCH_T1042
1165         default 12 if   ARCH_BSC9131    || \
1166                         ARCH_BSC9132    || \
1167                         ARCH_C29X       || \
1168                         ARCH_MPC8536    || \
1169                         ARCH_MPC8572    || \
1170                         ARCH_P1010      || \
1171                         ARCH_P1011      || \
1172                         ARCH_P1020      || \
1173                         ARCH_P1021      || \
1174                         ARCH_P1023      || \
1175                         ARCH_P1024      || \
1176                         ARCH_P1025      || \
1177                         ARCH_P2020
1178         default 10 if   ARCH_MPC8544    || \
1179                         ARCH_MPC8548    || \
1180                         ARCH_MPC8568
1181         default 8 if    ARCH_MPC8540    || \
1182                         ARCH_MPC8555    || \
1183                         ARCH_MPC8560
1184         help
1185                 Number of local access windows. This is fixed per SoC.
1186                 If not sure, do not change.
1187
1188 config SYS_FSL_THREADS_PER_CORE
1189         int
1190         default 2 if E6500
1191         default 1
1192
1193 config SYS_NUM_TLBCAMS
1194         int "Number of TLB CAM entries"
1195         default 64 if E500MC
1196         default 16
1197         help
1198                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1199                 16 for other E500 SoCs.
1200
1201 config SYS_PPC64
1202         bool
1203
1204 config SYS_PPC_E500_USE_DEBUG_TLB
1205         bool
1206
1207 config FSL_IFC
1208         bool
1209
1210 config FSL_ELBC
1211         bool
1212
1213 config SYS_PPC_E500_DEBUG_TLB
1214         int "Temporary TLB entry for external debugger"
1215         depends on SYS_PPC_E500_USE_DEBUG_TLB
1216         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1217         default 1 if    ARCH_MPC8536
1218         default 2 if    ARCH_MPC8572    || \
1219                         ARCH_P1011      || \
1220                         ARCH_P1020      || \
1221                         ARCH_P1021      || \
1222                         ARCH_P1024      || \
1223                         ARCH_P1025      || \
1224                         ARCH_P2020
1225         default 3 if    ARCH_P1010      || \
1226                         ARCH_BSC9132    || \
1227                         ARCH_C29X
1228         help
1229                 Select a temporary TLB entry to be used during boot to work
1230                 around limitations in e500v1 and e500v2 external debugger
1231                 support. This reduces the portions of the boot code where
1232                 breakpoints and single stepping do not work. The value of this
1233                 symbol should be set to the TLB1 entry to be used for this
1234                 purpose. If unsure, do not change.
1235
1236 config SYS_FSL_IFC_CLK_DIV
1237         int "Divider of platform clock"
1238         depends on FSL_IFC
1239         default 2 if    ARCH_B4420      || \
1240                         ARCH_B4860      || \
1241                         ARCH_T1024      || \
1242                         ARCH_T1023      || \
1243                         ARCH_T1040      || \
1244                         ARCH_T1042      || \
1245                         ARCH_T4160      || \
1246                         ARCH_T4240
1247         default 1
1248         help
1249                 Defines divider of platform clock(clock input to
1250                 IFC controller).
1251
1252 config SYS_FSL_LBC_CLK_DIV
1253         int "Divider of platform clock"
1254         depends on FSL_ELBC || ARCH_MPC8540 || \
1255                 ARCH_MPC8548 || \
1256                 ARCH_MPC8555 || ARCH_MPC8560 || \
1257                 ARCH_MPC8568
1258
1259         default 2 if    ARCH_P2041      || \
1260                         ARCH_P3041      || \
1261                         ARCH_P4080      || \
1262                         ARCH_P5040
1263         default 1
1264
1265         help
1266                 Defines divider of platform clock(clock input to
1267                 eLBC controller).
1268
1269 config FSL_VIA
1270         bool
1271
1272 source "board/emulation/qemu-ppce500/Kconfig"
1273 source "board/freescale/corenet_ds/Kconfig"
1274 source "board/freescale/mpc8548cds/Kconfig"
1275 source "board/freescale/mpc8555cds/Kconfig"
1276 source "board/freescale/mpc8568mds/Kconfig"
1277 source "board/freescale/p1010rdb/Kconfig"
1278 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1279 source "board/freescale/p2041rdb/Kconfig"
1280 source "board/freescale/t102xrdb/Kconfig"
1281 source "board/freescale/t104xrdb/Kconfig"
1282 source "board/freescale/t208xqds/Kconfig"
1283 source "board/freescale/t208xrdb/Kconfig"
1284 source "board/freescale/t4rdb/Kconfig"
1285 source "board/keymile/Kconfig"
1286 source "board/socrates/Kconfig"
1287 source "board/xes/xpedite520x/Kconfig"
1288 source "board/xes/xpedite537x/Kconfig"
1289 source "board/xes/xpedite550x/Kconfig"
1290 source "board/Arcturus/ucp1020/Kconfig"
1291
1292 endmenu