arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         imply OF_HAS_PRIOR_STAGE
 113
 114 config TARGET_T1024RDB
 115         bool "Support T1024RDB"
 116         select ARCH_T1024
 117         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 118         select SUPPORT_SPL
 119         select PHYS_64BIT
 120         select FSL_DDR_INTERACTIVE
 121         imply CMD_EEPROM
 122         imply PANIC_HANG
 123
 124 config TARGET_T1042RDB
 125         bool "Support T1042RDB"
 126         select ARCH_T1042
 127         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 128         select SUPPORT_SPL
 129         select PHYS_64BIT
 130
 131 config TARGET_T1042D4RDB
 132         bool "Support T1042D4RDB"
 133         select ARCH_T1042
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         imply PANIC_HANG
 138
 139 config TARGET_T1042RDB_PI
 140         bool "Support T1042RDB_PI"
 141         select ARCH_T1042
 142         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 143         select SUPPORT_SPL
 144         select PHYS_64BIT
 145         imply PANIC_HANG
 146
 147 config TARGET_T2080QDS
 148         bool "Support T2080QDS"
 149         select ARCH_T2080
 150         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 151         select SUPPORT_SPL
 152         select PHYS_64BIT
 153         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 154         select FSL_DDR_INTERACTIVE
 155         imply CMD_SATA
 156
 157 config TARGET_T2080RDB
 158         bool "Support T2080RDB"
 159         select ARCH_T2080
 160         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 161         select SUPPORT_SPL
 162         select PHYS_64BIT
 163         imply CMD_SATA
 164         imply PANIC_HANG
 165
 166 config TARGET_T4240RDB
 167         bool "Support T4240RDB"
 168         select ARCH_T4240
 169         select SUPPORT_SPL
 170         select PHYS_64BIT
 171         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 172         imply CMD_SATA
 173         imply PANIC_HANG
 174
 175 config TARGET_KMP204X
 176         bool "Support kmp204x"
 177         select VENDOR_KM
 178
 179 config TARGET_KMCENT2
 180         bool "Support kmcent2"
 181         select VENDOR_KM
 182
 183 endchoice
 184
 185 config ARCH_B4420
 186         bool
 187         select E500MC
 188         select E6500
 189         select FSL_LAW
 190         select SYS_FSL_DDR_VER_47
 191         select SYS_FSL_ERRATUM_A004477
 192         select SYS_FSL_ERRATUM_A005871
 193         select SYS_FSL_ERRATUM_A006379
 194         select SYS_FSL_ERRATUM_A006384
 195         select SYS_FSL_ERRATUM_A006475
 196         select SYS_FSL_ERRATUM_A006593
 197         select SYS_FSL_ERRATUM_A007075
 198         select SYS_FSL_ERRATUM_A007186
 199         select SYS_FSL_ERRATUM_A007212
 200         select SYS_FSL_ERRATUM_A009942
 201         select SYS_FSL_HAS_DDR3
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_QORIQ_CHASSIS2
 204         select SYS_FSL_SEC_BE
 205         select SYS_FSL_SEC_COMPAT_4
 206         select SYS_PPC64
 207         select FSL_IFC
 208         imply CMD_EEPROM
 209         imply CMD_NAND
 210         imply CMD_REGINFO
 211
 212 config ARCH_B4860
 213         bool
 214         select E500MC
 215         select E6500
 216         select FSL_LAW
 217         select SYS_FSL_DDR_VER_47
 218         select SYS_FSL_ERRATUM_A004477
 219         select SYS_FSL_ERRATUM_A005871
 220         select SYS_FSL_ERRATUM_A006379
 221         select SYS_FSL_ERRATUM_A006384
 222         select SYS_FSL_ERRATUM_A006475
 223         select SYS_FSL_ERRATUM_A006593
 224         select SYS_FSL_ERRATUM_A007075
 225         select SYS_FSL_ERRATUM_A007186
 226         select SYS_FSL_ERRATUM_A007212
 227         select SYS_FSL_ERRATUM_A007907
 228         select SYS_FSL_ERRATUM_A009942
 229         select SYS_FSL_HAS_DDR3
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_QORIQ_CHASSIS2
 232         select SYS_FSL_SEC_BE
 233         select SYS_FSL_SEC_COMPAT_4
 234         select SYS_PPC64
 235         select FSL_IFC
 236         imply CMD_EEPROM
 237         imply CMD_NAND
 238         imply CMD_REGINFO
 239
 240 config ARCH_BSC9131
 241         bool
 242         select FSL_LAW
 243         select SYS_FSL_DDR_VER_44
 244         select SYS_FSL_ERRATUM_A004477
 245         select SYS_FSL_ERRATUM_A005125
 246         select SYS_FSL_ERRATUM_ESDHC111
 247         select SYS_FSL_HAS_DDR3
 248         select SYS_FSL_HAS_SEC
 249         select SYS_FSL_SEC_BE
 250         select SYS_FSL_SEC_COMPAT_4
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_BSC9132
 257         bool
 258         select FSL_LAW
 259         select SYS_FSL_DDR_VER_46
 260         select SYS_FSL_ERRATUM_A004477
 261         select SYS_FSL_ERRATUM_A005125
 262         select SYS_FSL_ERRATUM_A005434
 263         select SYS_FSL_ERRATUM_ESDHC111
 264         select SYS_FSL_ERRATUM_I2C_A004447
 265         select SYS_FSL_ERRATUM_IFC_A002769
 266         select FSL_PCIE_RESET
 267         select SYS_FSL_HAS_DDR3
 268         select SYS_FSL_HAS_SEC
 269         select SYS_FSL_SEC_BE
 270         select SYS_FSL_SEC_COMPAT_4
 271         select SYS_PPC_E500_USE_DEBUG_TLB
 272         select FSL_IFC
 273         imply CMD_EEPROM
 274         imply CMD_MTDPARTS
 275         imply CMD_NAND
 276         imply CMD_PCI
 277         imply CMD_REGINFO
 278
 279 config ARCH_C29X
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_46
 283         select SYS_FSL_ERRATUM_A005125
 284         select SYS_FSL_ERRATUM_ESDHC111
 285         select FSL_PCIE_RESET
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_6
 290         select SYS_PPC_E500_USE_DEBUG_TLB
 291         select FSL_IFC
 292         imply CMD_NAND
 293         imply CMD_PCI
 294         imply CMD_REGINFO
 295
 296 config ARCH_MPC8536
 297         bool
 298         select FSL_LAW
 299         select SYS_FSL_ERRATUM_A004508
 300         select SYS_FSL_ERRATUM_A005125
 301         select FSL_PCIE_RESET
 302         select SYS_FSL_HAS_DDR2
 303         select SYS_FSL_HAS_DDR3
 304         select SYS_FSL_HAS_SEC
 305         select SYS_FSL_SEC_BE
 306         select SYS_FSL_SEC_COMPAT_2
 307         select SYS_PPC_E500_USE_DEBUG_TLB
 308         select FSL_ELBC
 309         imply CMD_NAND
 310         imply CMD_SATA
 311         imply CMD_REGINFO
 312
 313 config ARCH_MPC8540
 314         bool
 315         select FSL_LAW
 316         select SYS_FSL_HAS_DDR1
 317
 318 config ARCH_MPC8544
 319         bool
 320         select BTB
 321         select FSL_LAW
 322         select SYS_CACHE_SHIFT_5
 323         select SYS_FSL_ERRATUM_A005125
 324         select FSL_PCIE_RESET
 325         select SYS_FSL_HAS_DDR2
 326         select SYS_FSL_HAS_SEC
 327         select SYS_FSL_SEC_BE
 328         select SYS_FSL_SEC_COMPAT_2
 329         select SYS_PPC_E500_USE_DEBUG_TLB
 330         select FSL_ELBC
 331
 332 config ARCH_MPC8548
 333         bool
 334         select BTB
 335         select FSL_LAW
 336         select SYS_FSL_ERRATUM_A005125
 337         select SYS_FSL_ERRATUM_NMG_DDR120
 338         select SYS_FSL_ERRATUM_NMG_LBC103
 339         select SYS_FSL_ERRATUM_NMG_ETSEC129
 340         select SYS_FSL_ERRATUM_I2C_A004447
 341         select FSL_PCIE_RESET
 342         select SYS_FSL_HAS_DDR2
 343         select SYS_FSL_HAS_DDR1
 344         select SYS_FSL_HAS_SEC
 345         select SYS_FSL_SEC_BE
 346         select SYS_FSL_SEC_COMPAT_2
 347         select SYS_PPC_E500_USE_DEBUG_TLB
 348         imply CMD_REGINFO
 349
 350 config ARCH_MPC8560
 351         bool
 352         select FSL_LAW
 353         select SYS_FSL_HAS_DDR1
 354
 355 config ARCH_P1010
 356         bool
 357         select A003399_NOR_WORKAROUND if SYS_FSL_ERRATUM_IFC_A003399 && !SPL
 358         select BTB
 359         select FSL_LAW
 360         select SYS_CACHE_SHIFT_5
 361         select SYS_HAS_SERDES
 362         select SYS_FSL_ERRATUM_A004477
 363         select SYS_FSL_ERRATUM_A004508
 364         select SYS_FSL_ERRATUM_A005125
 365         select SYS_FSL_ERRATUM_A005275
 366         select SYS_FSL_ERRATUM_A006261
 367         select SYS_FSL_ERRATUM_A007075
 368         select SYS_FSL_ERRATUM_ESDHC111
 369         select SYS_FSL_ERRATUM_I2C_A004447
 370         select SYS_FSL_ERRATUM_IFC_A002769
 371         select SYS_FSL_ERRATUM_P1010_A003549
 372         select SYS_FSL_ERRATUM_SEC_A003571
 373         select SYS_FSL_ERRATUM_IFC_A003399
 374         select FSL_PCIE_RESET
 375         select SYS_FSL_HAS_DDR3
 376         select SYS_FSL_HAS_SEC
 377         select SYS_FSL_SEC_BE
 378         select SYS_FSL_SEC_COMPAT_4
 379         select SYS_PPC_E500_USE_DEBUG_TLB
 380         select FSL_IFC
 381         imply CMD_EEPROM
 382         imply CMD_MTDPARTS
 383         imply CMD_NAND
 384         imply CMD_SATA
 385         imply CMD_PCI
 386         imply CMD_REGINFO
 387         imply FSL_SATA
 388         imply TIMESTAMP
 389
 390 config ARCH_P1011
 391         bool
 392         select FSL_LAW
 393         select SYS_FSL_ERRATUM_A004508
 394         select SYS_FSL_ERRATUM_A005125
 395         select SYS_FSL_ERRATUM_ELBC_A001
 396         select SYS_FSL_ERRATUM_ESDHC111
 397         select FSL_PCIE_DISABLE_ASPM
 398         select SYS_FSL_HAS_DDR3
 399         select SYS_FSL_HAS_SEC
 400         select SYS_FSL_SEC_BE
 401         select SYS_FSL_SEC_COMPAT_2
 402         select SYS_PPC_E500_USE_DEBUG_TLB
 403         select FSL_ELBC
 404
 405 config ARCH_P1020
 406         bool
 407         select BTB
 408         select FSL_LAW
 409         select SYS_CACHE_SHIFT_5
 410         select SYS_FSL_ERRATUM_A004508
 411         select SYS_FSL_ERRATUM_A005125
 412         select SYS_FSL_ERRATUM_ELBC_A001
 413         select SYS_FSL_ERRATUM_ESDHC111
 414         select FSL_PCIE_DISABLE_ASPM
 415         select FSL_PCIE_RESET
 416         select SYS_FSL_HAS_DDR3
 417         select SYS_FSL_HAS_SEC
 418         select SYS_FSL_SEC_BE
 419         select SYS_FSL_SEC_COMPAT_2
 420         select SYS_PPC_E500_USE_DEBUG_TLB
 421         select FSL_ELBC
 422         imply CMD_NAND
 423         imply CMD_SATA
 424         imply CMD_PCI
 425         imply CMD_REGINFO
 426         imply SATA_SIL
 427
 428 config ARCH_P1021
 429         bool
 430         select FSL_LAW
 431         select SYS_FSL_ERRATUM_A004508
 432         select SYS_FSL_ERRATUM_A005125
 433         select SYS_FSL_ERRATUM_ELBC_A001
 434         select SYS_FSL_ERRATUM_ESDHC111
 435         select FSL_PCIE_DISABLE_ASPM
 436         select FSL_PCIE_RESET
 437         select SYS_FSL_HAS_DDR3
 438         select SYS_FSL_HAS_SEC
 439         select SYS_FSL_SEC_BE
 440         select SYS_FSL_SEC_COMPAT_2
 441         select SYS_PPC_E500_USE_DEBUG_TLB
 442         select FSL_ELBC
 443         imply CMD_REGINFO
 444         imply CMD_NAND
 445         imply CMD_SATA
 446         imply CMD_REGINFO
 447         imply SATA_SIL
 448
 449 config ARCH_P1023
 450         bool
 451         select FSL_LAW
 452         select SYS_FSL_ERRATUM_A004508
 453         select SYS_FSL_ERRATUM_A005125
 454         select SYS_FSL_ERRATUM_I2C_A004447
 455         select FSL_PCIE_RESET
 456         select SYS_FSL_HAS_DDR3
 457         select SYS_FSL_HAS_SEC
 458         select SYS_FSL_SEC_BE
 459         select SYS_FSL_SEC_COMPAT_4
 460         select FSL_ELBC
 461
 462 config ARCH_P1024
 463         bool
 464         select FSL_LAW
 465         select SYS_FSL_ERRATUM_A004508
 466         select SYS_FSL_ERRATUM_A005125
 467         select SYS_FSL_ERRATUM_ELBC_A001
 468         select SYS_FSL_ERRATUM_ESDHC111
 469         select FSL_PCIE_DISABLE_ASPM
 470         select FSL_PCIE_RESET
 471         select SYS_FSL_HAS_DDR3
 472         select SYS_FSL_HAS_SEC
 473         select SYS_FSL_SEC_BE
 474         select SYS_FSL_SEC_COMPAT_2
 475         select SYS_PPC_E500_USE_DEBUG_TLB
 476         select FSL_ELBC
 477         imply CMD_EEPROM
 478         imply CMD_NAND
 479         imply CMD_SATA
 480         imply CMD_PCI
 481         imply CMD_REGINFO
 482         imply SATA_SIL
 483
 484 config ARCH_P1025
 485         bool
 486         select FSL_LAW
 487         select SYS_FSL_ERRATUM_A004508
 488         select SYS_FSL_ERRATUM_A005125
 489         select SYS_FSL_ERRATUM_ELBC_A001
 490         select SYS_FSL_ERRATUM_ESDHC111
 491         select FSL_PCIE_DISABLE_ASPM
 492         select FSL_PCIE_RESET
 493         select SYS_FSL_HAS_DDR3
 494         select SYS_FSL_HAS_SEC
 495         select SYS_FSL_SEC_BE
 496         select SYS_FSL_SEC_COMPAT_2
 497         select SYS_PPC_E500_USE_DEBUG_TLB
 498         select FSL_ELBC
 499         imply CMD_SATA
 500         imply CMD_REGINFO
 501
 502 config ARCH_P2020
 503         bool
 504         select BTB
 505         select FSL_LAW
 506         select SYS_CACHE_SHIFT_5
 507         select SYS_FSL_ERRATUM_A004477
 508         select SYS_FSL_ERRATUM_A004508
 509         select SYS_FSL_ERRATUM_A005125
 510         select SYS_FSL_ERRATUM_ESDHC111
 511         select SYS_FSL_ERRATUM_ESDHC_A001
 512         select FSL_PCIE_RESET
 513         select SYS_FSL_HAS_DDR3
 514         select SYS_FSL_HAS_SEC
 515         select SYS_FSL_SEC_BE
 516         select SYS_FSL_SEC_COMPAT_2
 517         select SYS_PPC_E500_USE_DEBUG_TLB
 518         select FSL_ELBC
 519         imply CMD_EEPROM
 520         imply CMD_NAND
 521         imply CMD_REGINFO
 522         imply TIMESTAMP
 523
 524 config ARCH_P2041
 525         bool
 526         select BACKSIDE_L2_CACHE
 527         select E500MC
 528         select FSL_LAW
 529         select SYS_CACHE_SHIFT_6
 530         select SYS_FSL_ERRATUM_A004510
 531         select SYS_FSL_ERRATUM_A004849
 532         select SYS_FSL_ERRATUM_A005275
 533         select SYS_FSL_ERRATUM_A006261
 534         select SYS_FSL_ERRATUM_CPU_A003999
 535         select SYS_FSL_ERRATUM_DDR_A003
 536         select SYS_FSL_ERRATUM_DDR_A003474
 537         select SYS_FSL_ERRATUM_ESDHC111
 538         select SYS_FSL_ERRATUM_I2C_A004447
 539         select SYS_FSL_ERRATUM_NMG_CPU_A011
 540         select SYS_FSL_ERRATUM_SRIO_A004034
 541         select SYS_FSL_ERRATUM_USB14
 542         select SYS_FSL_HAS_DDR3
 543         select SYS_FSL_HAS_SEC
 544         select SYS_FSL_QORIQ_CHASSIS1
 545         select SYS_FSL_SEC_BE
 546         select SYS_FSL_SEC_COMPAT_4
 547         select FSL_ELBC
 548         imply CMD_NAND
 549
 550 config ARCH_P3041
 551         bool
 552         select BACKSIDE_L2_CACHE
 553         select E500MC
 554         select FSL_LAW
 555         select SYS_CACHE_SHIFT_6
 556         select SYS_FSL_DDR_VER_44
 557         select SYS_FSL_ERRATUM_A004510
 558         select SYS_FSL_ERRATUM_A004849
 559         select SYS_FSL_ERRATUM_A005275
 560         select SYS_FSL_ERRATUM_A005812
 561         select SYS_FSL_ERRATUM_A006261
 562         select SYS_FSL_ERRATUM_CPU_A003999
 563         select SYS_FSL_ERRATUM_DDR_A003
 564         select SYS_FSL_ERRATUM_DDR_A003474
 565         select SYS_FSL_ERRATUM_ESDHC111
 566         select SYS_FSL_ERRATUM_I2C_A004447
 567         select SYS_FSL_ERRATUM_NMG_CPU_A011
 568         select SYS_FSL_ERRATUM_SRIO_A004034
 569         select SYS_FSL_ERRATUM_USB14
 570         select SYS_FSL_HAS_DDR3
 571         select SYS_FSL_HAS_SEC
 572         select SYS_FSL_QORIQ_CHASSIS1
 573         select SYS_FSL_SEC_BE
 574         select SYS_FSL_SEC_COMPAT_4
 575         select FSL_ELBC
 576         imply CMD_NAND
 577         imply CMD_SATA
 578         imply CMD_REGINFO
 579         imply FSL_SATA
 580
 581 config ARCH_P4080
 582         bool
 583         select BACKSIDE_L2_CACHE
 584         select E500MC
 585         select FSL_LAW
 586         select SYS_CACHE_SHIFT_6
 587         select SYS_FSL_DDR_VER_44
 588         select SYS_FSL_ERRATUM_A004510
 589         select SYS_FSL_ERRATUM_A004580
 590         select SYS_FSL_ERRATUM_A004849
 591         select SYS_FSL_ERRATUM_A005812
 592         select SYS_FSL_ERRATUM_A007075
 593         select SYS_FSL_ERRATUM_CPC_A002
 594         select SYS_FSL_ERRATUM_CPC_A003
 595         select SYS_FSL_ERRATUM_CPU_A003999
 596         select SYS_FSL_ERRATUM_DDR_A003
 597         select SYS_FSL_ERRATUM_DDR_A003474
 598         select SYS_FSL_ERRATUM_ELBC_A001
 599         select SYS_FSL_ERRATUM_ESDHC111
 600         select SYS_FSL_ERRATUM_ESDHC13
 601         select SYS_FSL_ERRATUM_ESDHC135
 602         select SYS_FSL_ERRATUM_I2C_A004447
 603         select SYS_FSL_ERRATUM_NMG_CPU_A011
 604         select SYS_FSL_ERRATUM_SRIO_A004034
 605         select SYS_P4080_ERRATUM_CPU22
 606         select SYS_P4080_ERRATUM_PCIE_A003
 607         select SYS_P4080_ERRATUM_SERDES8
 608         select SYS_P4080_ERRATUM_SERDES9
 609         select SYS_P4080_ERRATUM_SERDES_A001
 610         select SYS_P4080_ERRATUM_SERDES_A005
 611         select SYS_FSL_HAS_DDR3
 612         select SYS_FSL_HAS_SEC
 613         select SYS_FSL_QORIQ_CHASSIS1
 614         select SYS_FSL_SEC_BE
 615         select SYS_FSL_SEC_COMPAT_4
 616         select FSL_ELBC
 617         imply CMD_SATA
 618         imply CMD_REGINFO
 619         imply SATA_SIL
 620
 621 config ARCH_P5040
 622         bool
 623         select BACKSIDE_L2_CACHE
 624         select E500MC
 625         select FSL_LAW
 626         select SYS_CACHE_SHIFT_6
 627         select SYS_FSL_DDR_VER_44
 628         select SYS_FSL_ERRATUM_A004510
 629         select SYS_FSL_ERRATUM_A004699
 630         select SYS_FSL_ERRATUM_A005275
 631         select SYS_FSL_ERRATUM_A005812
 632         select SYS_FSL_ERRATUM_A006261
 633         select SYS_FSL_ERRATUM_DDR_A003
 634         select SYS_FSL_ERRATUM_DDR_A003474
 635         select SYS_FSL_ERRATUM_ESDHC111
 636         select SYS_FSL_ERRATUM_USB14
 637         select SYS_FSL_HAS_DDR3
 638         select SYS_FSL_HAS_SEC
 639         select SYS_FSL_QORIQ_CHASSIS1
 640         select SYS_FSL_SEC_BE
 641         select SYS_FSL_SEC_COMPAT_4
 642         select SYS_PPC64
 643         select FSL_ELBC
 644         imply CMD_SATA
 645         imply CMD_REGINFO
 646         imply FSL_SATA
 647
 648 config ARCH_QEMU_E500
 649         bool
 650         select SYS_CACHE_SHIFT_5
 651
 652 config ARCH_T1024
 653         bool
 654         select BACKSIDE_L2_CACHE
 655         select E500MC
 656         select FSL_LAW
 657         select SYS_CACHE_SHIFT_6
 658         select SYS_FSL_DDR_VER_50
 659         select SYS_FSL_ERRATUM_A008378
 660         select SYS_FSL_ERRATUM_A008109
 661         select SYS_FSL_ERRATUM_A009663
 662         select SYS_FSL_ERRATUM_A009942
 663         select SYS_FSL_ERRATUM_ESDHC111
 664         select SYS_FSL_HAS_DDR3
 665         select SYS_FSL_HAS_DDR4
 666         select SYS_FSL_HAS_SEC
 667         select SYS_FSL_QORIQ_CHASSIS2
 668         select SYS_FSL_SEC_BE
 669         select SYS_FSL_SEC_COMPAT_5
 670         select FSL_IFC
 671         imply CMD_EEPROM
 672         imply CMD_NAND
 673         imply CMD_MTDPARTS
 674         imply CMD_REGINFO
 675
 676 config ARCH_T1040
 677         bool
 678         select BACKSIDE_L2_CACHE
 679         select E500MC
 680         select FSL_LAW
 681         select SYS_CACHE_SHIFT_6
 682         select SYS_FSL_DDR_VER_50
 683         select SYS_FSL_ERRATUM_A008044
 684         select SYS_FSL_ERRATUM_A008378
 685         select SYS_FSL_ERRATUM_A008109
 686         select SYS_FSL_ERRATUM_A009663
 687         select SYS_FSL_ERRATUM_A009942
 688         select SYS_FSL_ERRATUM_ESDHC111
 689         select SYS_FSL_HAS_DDR3
 690         select SYS_FSL_HAS_DDR4
 691         select SYS_FSL_HAS_SEC
 692         select SYS_FSL_QORIQ_CHASSIS2
 693         select SYS_FSL_SEC_BE
 694         select SYS_FSL_SEC_COMPAT_5
 695         select FSL_IFC
 696         imply CMD_MTDPARTS
 697         imply CMD_NAND
 698         imply CMD_REGINFO
 699
 700 config ARCH_T1042
 701         bool
 702         select BACKSIDE_L2_CACHE
 703         select E500MC
 704         select FSL_LAW
 705         select SYS_CACHE_SHIFT_6
 706         select SYS_FSL_DDR_VER_50
 707         select SYS_FSL_ERRATUM_A008044
 708         select SYS_FSL_ERRATUM_A008378
 709         select SYS_FSL_ERRATUM_A008109
 710         select SYS_FSL_ERRATUM_A009663
 711         select SYS_FSL_ERRATUM_A009942
 712         select SYS_FSL_ERRATUM_ESDHC111
 713         select SYS_FSL_HAS_DDR3
 714         select SYS_FSL_HAS_DDR4
 715         select SYS_FSL_HAS_SEC
 716         select SYS_FSL_QORIQ_CHASSIS2
 717         select SYS_FSL_SEC_BE
 718         select SYS_FSL_SEC_COMPAT_5
 719         select FSL_IFC
 720         imply CMD_MTDPARTS
 721         imply CMD_NAND
 722         imply CMD_REGINFO
 723
 724 config ARCH_T2080
 725         bool
 726         select E500MC
 727         select E6500
 728         select FSL_LAW
 729         select SYS_CACHE_SHIFT_6
 730         select SYS_FSL_DDR_VER_47
 731         select SYS_FSL_ERRATUM_A006379
 732         select SYS_FSL_ERRATUM_A006593
 733         select SYS_FSL_ERRATUM_A007186
 734         select SYS_FSL_ERRATUM_A007212
 735         select SYS_FSL_ERRATUM_A007815
 736         select SYS_FSL_ERRATUM_A007907
 737         select SYS_FSL_ERRATUM_A008109
 738         select SYS_FSL_ERRATUM_A009942
 739         select SYS_FSL_ERRATUM_ESDHC111
 740         select FSL_PCIE_RESET
 741         select SYS_FSL_HAS_DDR3
 742         select SYS_FSL_HAS_SEC
 743         select SYS_FSL_QORIQ_CHASSIS2
 744         select SYS_FSL_SEC_BE
 745         select SYS_FSL_SEC_COMPAT_4
 746         select SYS_PPC64
 747         select FSL_IFC
 748         imply CMD_SATA
 749         imply CMD_NAND
 750         imply CMD_REGINFO
 751         imply FSL_SATA
 752         imply ID_EEPROM
 753
 754 config ARCH_T4240
 755         bool
 756         select E500MC
 757         select E6500
 758         select FSL_LAW
 759         select SYS_CACHE_SHIFT_6
 760         select SYS_FSL_DDR_VER_47
 761         select SYS_FSL_ERRATUM_A004468
 762         select SYS_FSL_ERRATUM_A005871
 763         select SYS_FSL_ERRATUM_A006261
 764         select SYS_FSL_ERRATUM_A006379
 765         select SYS_FSL_ERRATUM_A006593
 766         select SYS_FSL_ERRATUM_A007186
 767         select SYS_FSL_ERRATUM_A007798
 768         select SYS_FSL_ERRATUM_A007815
 769         select SYS_FSL_ERRATUM_A007907
 770         select SYS_FSL_ERRATUM_A008109
 771         select SYS_FSL_ERRATUM_A009942
 772         select SYS_FSL_HAS_DDR3
 773         select SYS_FSL_HAS_SEC
 774         select SYS_FSL_QORIQ_CHASSIS2
 775         select SYS_FSL_SEC_BE
 776         select SYS_FSL_SEC_COMPAT_4
 777         select SYS_PPC64
 778         select FSL_IFC
 779         imply CMD_SATA
 780         imply CMD_NAND
 781         imply CMD_REGINFO
 782         imply FSL_SATA
 783
 784 config MPC85XX_HAVE_RESET_VECTOR
 785         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 786         depends on MPC85xx
 787
 788 config BTB
 789         bool "toggle branch predition"
 790
 791 config BOOKE
 792         bool
 793         default y
 794
 795 config E500
 796         bool
 797         default y
 798         help
 799                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 800
 801 config E500MC
 802         bool
 803         select BTB
 804         imply CMD_PCI
 805         help
 806                 Enble PowerPC E500MC core
 807
 808 config E6500
 809         bool
 810         select BTB
 811         help
 812                 Enable PowerPC E6500 core
 813
 814 config FSL_LAW
 815         bool
 816         help
 817                 Use Freescale common code for Local Access Window
 818
 819 config NXP_ESBC
 820         bool    "NXP_ESBC"
 821         help
 822                 Enable Freescale Secure Boot feature. Normally selected
 823                 by defconfig. If unsure, do not change.
 824
 825 config MAX_CPUS
 826         int "Maximum number of CPUs permitted for MPC85xx"
 827         default 12 if ARCH_T4240
 828         default 8 if ARCH_P4080
 829         default 4 if ARCH_B4860 || \
 830                      ARCH_P2041 || \
 831                      ARCH_P3041 || \
 832                      ARCH_P5040 || \
 833                      ARCH_T1040 || \
 834                      ARCH_T1042 || \
 835                      ARCH_T2080
 836         default 2 if ARCH_B4420 || \
 837                      ARCH_BSC9132 || \
 838                      ARCH_P1020 || \
 839                      ARCH_P1021 || \
 840                      ARCH_P1023 || \
 841                      ARCH_P1024 || \
 842                      ARCH_P1025 || \
 843                      ARCH_P2020 || \
 844                      ARCH_T1024
 845         default 1
 846         help
 847           Set this number to the maximum number of possible CPUs in the SoC.
 848           SoCs may have multiple clusters with each cluster may have multiple
 849           ports. If some ports are reserved but higher ports are used for
 850           cores, count the reserved ports. This will allocate enough memory
 851           in spin table to properly handle all cores.
 852
 853 config SYS_CCSRBAR_DEFAULT
 854         hex "Default CCSRBAR address"
 855         default 0xff700000 if   ARCH_BSC9131    || \
 856                                 ARCH_BSC9132    || \
 857                                 ARCH_C29X       || \
 858                                 ARCH_MPC8536    || \
 859                                 ARCH_MPC8540    || \
 860                                 ARCH_MPC8544    || \
 861                                 ARCH_MPC8548    || \
 862                                 ARCH_MPC8560    || \
 863                                 ARCH_P1010      || \
 864                                 ARCH_P1011      || \
 865                                 ARCH_P1020      || \
 866                                 ARCH_P1021      || \
 867                                 ARCH_P1024      || \
 868                                 ARCH_P1025      || \
 869                                 ARCH_P2020
 870         default 0xff600000 if   ARCH_P1023
 871         default 0xfe000000 if   ARCH_B4420      || \
 872                                 ARCH_B4860      || \
 873                                 ARCH_P2041      || \
 874                                 ARCH_P3041      || \
 875                                 ARCH_P4080      || \
 876                                 ARCH_P5040      || \
 877                                 ARCH_T1024      || \
 878                                 ARCH_T1040      || \
 879                                 ARCH_T1042      || \
 880                                 ARCH_T2080      || \
 881                                 ARCH_T4240
 882         default 0xe0000000 if ARCH_QEMU_E500
 883         help
 884                 Default value of CCSRBAR comes from power-on-reset. It
 885                 is fixed on each SoC. Some SoCs can have different value
 886                 if changed by pre-boot regime. The value here must match
 887                 the current value in SoC. If not sure, do not change.
 888
 889 config A003399_NOR_WORKAROUND
 890         bool
 891         help
 892           Enables a workaround for IFC erratum A003399. It is only required
 893           during NOR boot.
 894
 895 config A008044_WORKAROUND
 896         bool
 897         help
 898           Enables a workaround for T1040/T1042 erratum A008044. It is only
 899           required during NAND boot and valid for Rev 1.0 SoC revision
 900
 901 config SYS_FSL_ERRATUM_A004468
 902         bool
 903
 904 config SYS_FSL_ERRATUM_A004477
 905         bool
 906
 907 config SYS_FSL_ERRATUM_A004508
 908         bool
 909
 910 config SYS_FSL_ERRATUM_A004580
 911         bool
 912
 913 config SYS_FSL_ERRATUM_A004699
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A004849
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A004510
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A004510_SVR_REV
 923         hex
 924         depends on SYS_FSL_ERRATUM_A004510
 925         default 0x20 if ARCH_P4080
 926         default 0x10
 927
 928 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 929         hex
 930         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 931         default 0x11
 932
 933 config SYS_FSL_ERRATUM_A005125
 934         bool
 935
 936 config SYS_FSL_ERRATUM_A005434
 937         bool
 938
 939 config SYS_FSL_ERRATUM_A005812
 940         bool
 941
 942 config SYS_FSL_ERRATUM_A005871
 943         bool
 944
 945 config SYS_FSL_ERRATUM_A005275
 946         bool
 947
 948 config SYS_FSL_ERRATUM_A006261
 949         bool
 950
 951 config SYS_FSL_ERRATUM_A006379
 952         bool
 953
 954 config SYS_FSL_ERRATUM_A006384
 955         bool
 956
 957 config SYS_FSL_ERRATUM_A006475
 958         bool
 959
 960 config SYS_FSL_ERRATUM_A006593
 961         bool
 962
 963 config SYS_FSL_ERRATUM_A007075
 964         bool
 965
 966 config SYS_FSL_ERRATUM_A007186
 967         bool
 968
 969 config SYS_FSL_ERRATUM_A007212
 970         bool
 971
 972 config SYS_FSL_ERRATUM_A007815
 973         bool
 974
 975 config SYS_FSL_ERRATUM_A007798
 976         bool
 977
 978 config SYS_FSL_ERRATUM_A007907
 979         bool
 980
 981 config SYS_FSL_ERRATUM_A008044
 982         bool
 983         select A008044_WORKAROUND if MTD_RAW_NAND
 984
 985 config SYS_FSL_ERRATUM_CPC_A002
 986         bool
 987
 988 config SYS_FSL_ERRATUM_CPC_A003
 989         bool
 990
 991 config SYS_FSL_ERRATUM_CPU_A003999
 992         bool
 993
 994 config SYS_FSL_ERRATUM_ELBC_A001
 995         bool
 996
 997 config SYS_FSL_ERRATUM_I2C_A004447
 998         bool
 999
1000 config SYS_FSL_A004447_SVR_REV
1001         hex
1002         depends on SYS_FSL_ERRATUM_I2C_A004447
1003         default 0x00 if ARCH_MPC8548
1004         default 0x10 if ARCH_P1010
1005         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
1006         default 0x20 if ARCH_P3041 || ARCH_P4080
1007
1008 config SYS_FSL_ERRATUM_IFC_A002769
1009         bool
1010
1011 config SYS_FSL_ERRATUM_IFC_A003399
1012         bool
1013
1014 config SYS_FSL_ERRATUM_NMG_CPU_A011
1015         bool
1016
1017 config SYS_FSL_ERRATUM_NMG_ETSEC129
1018         bool
1019
1020 config SYS_FSL_ERRATUM_NMG_LBC103
1021         bool
1022
1023 config SYS_FSL_ERRATUM_P1010_A003549
1024         bool
1025
1026 config SYS_FSL_ERRATUM_SATA_A001
1027         bool
1028
1029 config SYS_FSL_ERRATUM_SEC_A003571
1030         bool
1031
1032 config SYS_FSL_ERRATUM_SRIO_A004034
1033         bool
1034
1035 config SYS_FSL_ERRATUM_USB14
1036         bool
1037
1038 config SYS_HAS_SERDES
1039         bool
1040
1041 config SYS_P4080_ERRATUM_CPU22
1042         bool
1043
1044 config SYS_P4080_ERRATUM_PCIE_A003
1045         bool
1046
1047 config SYS_P4080_ERRATUM_SERDES8
1048         bool
1049
1050 config SYS_P4080_ERRATUM_SERDES9
1051         bool
1052
1053 config SYS_P4080_ERRATUM_SERDES_A001
1054         bool
1055
1056 config SYS_P4080_ERRATUM_SERDES_A005
1057         bool
1058
1059 config FSL_PCIE_DISABLE_ASPM
1060         bool
1061
1062 config FSL_PCIE_RESET
1063         bool
1064
1065 config SYS_FSL_QORIQ_CHASSIS1
1066         bool
1067
1068 config SYS_FSL_QORIQ_CHASSIS2
1069         bool
1070
1071 config SYS_FSL_NUM_LAWS
1072         int "Number of local access windows"
1073         depends on FSL_LAW
1074         default 32 if   ARCH_B4420      || \
1075                         ARCH_B4860      || \
1076                         ARCH_P2041      || \
1077                         ARCH_P3041      || \
1078                         ARCH_P4080      || \
1079                         ARCH_P5040      || \
1080                         ARCH_T2080      || \
1081                         ARCH_T4240
1082         default 16 if   ARCH_T1024      || \
1083                         ARCH_T1040      || \
1084                         ARCH_T1042
1085         default 12 if   ARCH_BSC9131    || \
1086                         ARCH_BSC9132    || \
1087                         ARCH_C29X       || \
1088                         ARCH_MPC8536    || \
1089                         ARCH_P1010      || \
1090                         ARCH_P1011      || \
1091                         ARCH_P1020      || \
1092                         ARCH_P1021      || \
1093                         ARCH_P1023      || \
1094                         ARCH_P1024      || \
1095                         ARCH_P1025      || \
1096                         ARCH_P2020
1097         default 10 if   ARCH_MPC8544    || \
1098                         ARCH_MPC8548
1099         default 8 if    ARCH_MPC8540    || \
1100                         ARCH_MPC8560
1101         help
1102                 Number of local access windows. This is fixed per SoC.
1103                 If not sure, do not change.
1104
1105 config SYS_FSL_THREADS_PER_CORE
1106         int
1107         default 2 if E6500
1108         default 1
1109
1110 config SYS_NUM_TLBCAMS
1111         int "Number of TLB CAM entries"
1112         default 64 if E500MC
1113         default 16
1114         help
1115                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1116                 16 for other E500 SoCs.
1117
1118 config BACKSIDE_L2_CACHE
1119         bool
1120
1121 config SYS_PPC64
1122         bool
1123
1124 config SYS_PPC_E500_USE_DEBUG_TLB
1125         bool
1126
1127 config FSL_ELBC
1128         bool
1129
1130 config SYS_PPC_E500_DEBUG_TLB
1131         int "Temporary TLB entry for external debugger"
1132         depends on SYS_PPC_E500_USE_DEBUG_TLB
1133         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1134         default 1 if    ARCH_MPC8536
1135         default 2 if    ARCH_P1011      || \
1136                         ARCH_P1020      || \
1137                         ARCH_P1021      || \
1138                         ARCH_P1024      || \
1139                         ARCH_P1025      || \
1140                         ARCH_P2020
1141         default 3 if    ARCH_P1010      || \
1142                         ARCH_BSC9132    || \
1143                         ARCH_C29X
1144         help
1145                 Select a temporary TLB entry to be used during boot to work
1146                 around limitations in e500v1 and e500v2 external debugger
1147                 support. This reduces the portions of the boot code where
1148                 breakpoints and single stepping do not work. The value of this
1149                 symbol should be set to the TLB1 entry to be used for this
1150                 purpose. If unsure, do not change.
1151
1152 config SYS_FSL_IFC_CLK_DIV
1153         int "Divider of platform clock"
1154         depends on FSL_IFC
1155         default 2 if    ARCH_B4420      || \
1156                         ARCH_B4860      || \
1157                         ARCH_T1024      || \
1158                         ARCH_T1040      || \
1159                         ARCH_T1042      || \
1160                         ARCH_T4240
1161         default 1
1162         help
1163                 Defines divider of platform clock(clock input to
1164                 IFC controller).
1165
1166 config SYS_FSL_LBC_CLK_DIV
1167         int "Divider of platform clock"
1168         depends on FSL_ELBC || ARCH_MPC8540 || \
1169                 ARCH_MPC8548 || \
1170                 ARCH_MPC8560
1171
1172         default 2 if    ARCH_P2041      || \
1173                         ARCH_P3041      || \
1174                         ARCH_P4080      || \
1175                         ARCH_P5040
1176         default 1
1177
1178         help
1179                 Defines divider of platform clock(clock input to
1180                 eLBC controller).
1181
1182 config FSL_VIA
1183         bool
1184
1185 source "board/emulation/qemu-ppce500/Kconfig"
1186 source "board/freescale/corenet_ds/Kconfig"
1187 source "board/freescale/mpc8548cds/Kconfig"
1188 source "board/freescale/p1010rdb/Kconfig"
1189 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1190 source "board/freescale/p2041rdb/Kconfig"
1191 source "board/freescale/t102xrdb/Kconfig"
1192 source "board/freescale/t104xrdb/Kconfig"
1193 source "board/freescale/t208xqds/Kconfig"
1194 source "board/freescale/t208xrdb/Kconfig"
1195 source "board/freescale/t4rdb/Kconfig"
1196 source "board/keymile/Kconfig"
1197 source "board/socrates/Kconfig"
1198
1199 endmenu