arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         imply OF_HAS_PRIOR_STAGE
 113
 114 config TARGET_T1024RDB
 115         bool "Support T1024RDB"
 116         select ARCH_T1024
 117         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 118         select SUPPORT_SPL
 119         select PHYS_64BIT
 120         select FSL_DDR_INTERACTIVE
 121         imply CMD_EEPROM
 122         imply PANIC_HANG
 123
 124 config TARGET_T1042RDB
 125         bool "Support T1042RDB"
 126         select ARCH_T1042
 127         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 128         select SUPPORT_SPL
 129         select PHYS_64BIT
 130
 131 config TARGET_T1042D4RDB
 132         bool "Support T1042D4RDB"
 133         select ARCH_T1042
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         imply PANIC_HANG
 138
 139 config TARGET_T1042RDB_PI
 140         bool "Support T1042RDB_PI"
 141         select ARCH_T1042
 142         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 143         select SUPPORT_SPL
 144         select PHYS_64BIT
 145         imply PANIC_HANG
 146
 147 config TARGET_T2080QDS
 148         bool "Support T2080QDS"
 149         select ARCH_T2080
 150         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 151         select SUPPORT_SPL
 152         select PHYS_64BIT
 153         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 154         select FSL_DDR_INTERACTIVE
 155         imply CMD_SATA
 156
 157 config TARGET_T2080RDB
 158         bool "Support T2080RDB"
 159         select ARCH_T2080
 160         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 161         select SUPPORT_SPL
 162         select PHYS_64BIT
 163         imply CMD_SATA
 164         imply PANIC_HANG
 165
 166 config TARGET_T4240RDB
 167         bool "Support T4240RDB"
 168         select ARCH_T4240
 169         select SUPPORT_SPL
 170         select PHYS_64BIT
 171         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 172         imply CMD_SATA
 173         imply PANIC_HANG
 174
 175 config TARGET_KMP204X
 176         bool "Support kmp204x"
 177         select VENDOR_KM
 178
 179 config TARGET_KMCENT2
 180         bool "Support kmcent2"
 181         select VENDOR_KM
 182
 183 endchoice
 184
 185 config ARCH_B4420
 186         bool
 187         select E500MC
 188         select E6500
 189         select FSL_LAW
 190         select SYS_FSL_DDR_VER_47
 191         select SYS_FSL_ERRATUM_A004477
 192         select SYS_FSL_ERRATUM_A005871
 193         select SYS_FSL_ERRATUM_A006379
 194         select SYS_FSL_ERRATUM_A006384
 195         select SYS_FSL_ERRATUM_A006475
 196         select SYS_FSL_ERRATUM_A006593
 197         select SYS_FSL_ERRATUM_A007075
 198         select SYS_FSL_ERRATUM_A007186
 199         select SYS_FSL_ERRATUM_A007212
 200         select SYS_FSL_ERRATUM_A009942
 201         select SYS_FSL_HAS_DDR3
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_QORIQ_CHASSIS2
 204         select SYS_FSL_SEC_BE
 205         select SYS_FSL_SEC_COMPAT_4
 206         select SYS_PPC64
 207         select FSL_IFC
 208         imply CMD_EEPROM
 209         imply CMD_NAND
 210         imply CMD_REGINFO
 211
 212 config ARCH_B4860
 213         bool
 214         select E500MC
 215         select E6500
 216         select FSL_LAW
 217         select SYS_FSL_DDR_VER_47
 218         select SYS_FSL_ERRATUM_A004477
 219         select SYS_FSL_ERRATUM_A005871
 220         select SYS_FSL_ERRATUM_A006379
 221         select SYS_FSL_ERRATUM_A006384
 222         select SYS_FSL_ERRATUM_A006475
 223         select SYS_FSL_ERRATUM_A006593
 224         select SYS_FSL_ERRATUM_A007075
 225         select SYS_FSL_ERRATUM_A007186
 226         select SYS_FSL_ERRATUM_A007212
 227         select SYS_FSL_ERRATUM_A007907
 228         select SYS_FSL_ERRATUM_A009942
 229         select SYS_FSL_HAS_DDR3
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_QORIQ_CHASSIS2
 232         select SYS_FSL_SEC_BE
 233         select SYS_FSL_SEC_COMPAT_4
 234         select SYS_PPC64
 235         select FSL_IFC
 236         imply CMD_EEPROM
 237         imply CMD_NAND
 238         imply CMD_REGINFO
 239
 240 config ARCH_BSC9131
 241         bool
 242         select FSL_LAW
 243         select SYS_FSL_DDR_VER_44
 244         select SYS_FSL_ERRATUM_A004477
 245         select SYS_FSL_ERRATUM_A005125
 246         select SYS_FSL_ERRATUM_ESDHC111
 247         select SYS_FSL_HAS_DDR3
 248         select SYS_FSL_HAS_SEC
 249         select SYS_FSL_SEC_BE
 250         select SYS_FSL_SEC_COMPAT_4
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_BSC9132
 257         bool
 258         select FSL_LAW
 259         select SYS_FSL_DDR_VER_46
 260         select SYS_FSL_ERRATUM_A004477
 261         select SYS_FSL_ERRATUM_A005125
 262         select SYS_FSL_ERRATUM_A005434
 263         select SYS_FSL_ERRATUM_ESDHC111
 264         select SYS_FSL_ERRATUM_I2C_A004447
 265         select SYS_FSL_ERRATUM_IFC_A002769
 266         select FSL_PCIE_RESET
 267         select SYS_FSL_HAS_DDR3
 268         select SYS_FSL_HAS_SEC
 269         select SYS_FSL_SEC_BE
 270         select SYS_FSL_SEC_COMPAT_4
 271         select SYS_PPC_E500_USE_DEBUG_TLB
 272         select FSL_IFC
 273         imply CMD_EEPROM
 274         imply CMD_MTDPARTS
 275         imply CMD_NAND
 276         imply CMD_PCI
 277         imply CMD_REGINFO
 278
 279 config ARCH_C29X
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_46
 283         select SYS_FSL_ERRATUM_A005125
 284         select SYS_FSL_ERRATUM_ESDHC111
 285         select FSL_PCIE_RESET
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_6
 290         select SYS_PPC_E500_USE_DEBUG_TLB
 291         select FSL_IFC
 292         imply CMD_NAND
 293         imply CMD_PCI
 294         imply CMD_REGINFO
 295
 296 config ARCH_MPC8536
 297         bool
 298         select FSL_LAW
 299         select SYS_FSL_ERRATUM_A004508
 300         select SYS_FSL_ERRATUM_A005125
 301         select FSL_PCIE_RESET
 302         select SYS_FSL_HAS_DDR2
 303         select SYS_FSL_HAS_DDR3
 304         select SYS_FSL_HAS_SEC
 305         select SYS_FSL_SEC_BE
 306         select SYS_FSL_SEC_COMPAT_2
 307         select SYS_PPC_E500_USE_DEBUG_TLB
 308         select FSL_ELBC
 309         imply CMD_NAND
 310         imply CMD_SATA
 311         imply CMD_REGINFO
 312
 313 config ARCH_MPC8540
 314         bool
 315         select FSL_LAW
 316         select SYS_FSL_HAS_DDR1
 317
 318 config ARCH_MPC8544
 319         bool
 320         select BTB
 321         select FSL_LAW
 322         select SYS_CACHE_SHIFT_5
 323         select SYS_FSL_ERRATUM_A005125
 324         select FSL_PCIE_RESET
 325         select SYS_FSL_HAS_DDR2
 326         select SYS_FSL_HAS_SEC
 327         select SYS_FSL_SEC_BE
 328         select SYS_FSL_SEC_COMPAT_2
 329         select SYS_PPC_E500_USE_DEBUG_TLB
 330         select FSL_ELBC
 331
 332 config ARCH_MPC8548
 333         bool
 334         select BTB
 335         select FSL_LAW
 336         select SYS_FSL_ERRATUM_A005125
 337         select SYS_FSL_ERRATUM_NMG_DDR120
 338         select SYS_FSL_ERRATUM_NMG_LBC103
 339         select SYS_FSL_ERRATUM_NMG_ETSEC129
 340         select SYS_FSL_ERRATUM_I2C_A004447
 341         select FSL_PCIE_RESET
 342         select SYS_FSL_HAS_DDR2
 343         select SYS_FSL_HAS_DDR1
 344         select SYS_FSL_HAS_SEC
 345         select SYS_FSL_SEC_BE
 346         select SYS_FSL_SEC_COMPAT_2
 347         select SYS_PPC_E500_USE_DEBUG_TLB
 348         imply CMD_REGINFO
 349
 350 config ARCH_MPC8560
 351         bool
 352         select FSL_LAW
 353         select SYS_FSL_HAS_DDR1
 354
 355 config ARCH_P1010
 356         bool
 357         select BTB
 358         select FSL_LAW
 359         select SYS_CACHE_SHIFT_5
 360         select SYS_HAS_SERDES
 361         select SYS_FSL_ERRATUM_A004477
 362         select SYS_FSL_ERRATUM_A004508
 363         select SYS_FSL_ERRATUM_A005125
 364         select SYS_FSL_ERRATUM_A005275
 365         select SYS_FSL_ERRATUM_A006261
 366         select SYS_FSL_ERRATUM_A007075
 367         select SYS_FSL_ERRATUM_ESDHC111
 368         select SYS_FSL_ERRATUM_I2C_A004447
 369         select SYS_FSL_ERRATUM_IFC_A002769
 370         select SYS_FSL_ERRATUM_P1010_A003549
 371         select SYS_FSL_ERRATUM_SEC_A003571
 372         select SYS_FSL_ERRATUM_IFC_A003399
 373         select FSL_PCIE_RESET
 374         select SYS_FSL_HAS_DDR3
 375         select SYS_FSL_HAS_SEC
 376         select SYS_FSL_SEC_BE
 377         select SYS_FSL_SEC_COMPAT_4
 378         select SYS_PPC_E500_USE_DEBUG_TLB
 379         select FSL_IFC
 380         imply CMD_EEPROM
 381         imply CMD_MTDPARTS
 382         imply CMD_NAND
 383         imply CMD_SATA
 384         imply CMD_PCI
 385         imply CMD_REGINFO
 386         imply FSL_SATA
 387         imply TIMESTAMP
 388
 389 config ARCH_P1011
 390         bool
 391         select FSL_LAW
 392         select SYS_FSL_ERRATUM_A004508
 393         select SYS_FSL_ERRATUM_A005125
 394         select SYS_FSL_ERRATUM_ELBC_A001
 395         select SYS_FSL_ERRATUM_ESDHC111
 396         select FSL_PCIE_DISABLE_ASPM
 397         select SYS_FSL_HAS_DDR3
 398         select SYS_FSL_HAS_SEC
 399         select SYS_FSL_SEC_BE
 400         select SYS_FSL_SEC_COMPAT_2
 401         select SYS_PPC_E500_USE_DEBUG_TLB
 402         select FSL_ELBC
 403
 404 config ARCH_P1020
 405         bool
 406         select BTB
 407         select FSL_LAW
 408         select SYS_CACHE_SHIFT_5
 409         select SYS_FSL_ERRATUM_A004508
 410         select SYS_FSL_ERRATUM_A005125
 411         select SYS_FSL_ERRATUM_ELBC_A001
 412         select SYS_FSL_ERRATUM_ESDHC111
 413         select FSL_PCIE_DISABLE_ASPM
 414         select FSL_PCIE_RESET
 415         select SYS_FSL_HAS_DDR3
 416         select SYS_FSL_HAS_SEC
 417         select SYS_FSL_SEC_BE
 418         select SYS_FSL_SEC_COMPAT_2
 419         select SYS_PPC_E500_USE_DEBUG_TLB
 420         select FSL_ELBC
 421         imply CMD_NAND
 422         imply CMD_SATA
 423         imply CMD_PCI
 424         imply CMD_REGINFO
 425         imply SATA_SIL
 426
 427 config ARCH_P1021
 428         bool
 429         select FSL_LAW
 430         select SYS_FSL_ERRATUM_A004508
 431         select SYS_FSL_ERRATUM_A005125
 432         select SYS_FSL_ERRATUM_ELBC_A001
 433         select SYS_FSL_ERRATUM_ESDHC111
 434         select FSL_PCIE_DISABLE_ASPM
 435         select FSL_PCIE_RESET
 436         select SYS_FSL_HAS_DDR3
 437         select SYS_FSL_HAS_SEC
 438         select SYS_FSL_SEC_BE
 439         select SYS_FSL_SEC_COMPAT_2
 440         select SYS_PPC_E500_USE_DEBUG_TLB
 441         select FSL_ELBC
 442         imply CMD_REGINFO
 443         imply CMD_NAND
 444         imply CMD_SATA
 445         imply CMD_REGINFO
 446         imply SATA_SIL
 447
 448 config ARCH_P1023
 449         bool
 450         select FSL_LAW
 451         select SYS_FSL_ERRATUM_A004508
 452         select SYS_FSL_ERRATUM_A005125
 453         select SYS_FSL_ERRATUM_I2C_A004447
 454         select FSL_PCIE_RESET
 455         select SYS_FSL_HAS_DDR3
 456         select SYS_FSL_HAS_SEC
 457         select SYS_FSL_SEC_BE
 458         select SYS_FSL_SEC_COMPAT_4
 459         select FSL_ELBC
 460
 461 config ARCH_P1024
 462         bool
 463         select FSL_LAW
 464         select SYS_FSL_ERRATUM_A004508
 465         select SYS_FSL_ERRATUM_A005125
 466         select SYS_FSL_ERRATUM_ELBC_A001
 467         select SYS_FSL_ERRATUM_ESDHC111
 468         select FSL_PCIE_DISABLE_ASPM
 469         select FSL_PCIE_RESET
 470         select SYS_FSL_HAS_DDR3
 471         select SYS_FSL_HAS_SEC
 472         select SYS_FSL_SEC_BE
 473         select SYS_FSL_SEC_COMPAT_2
 474         select SYS_PPC_E500_USE_DEBUG_TLB
 475         select FSL_ELBC
 476         imply CMD_EEPROM
 477         imply CMD_NAND
 478         imply CMD_SATA
 479         imply CMD_PCI
 480         imply CMD_REGINFO
 481         imply SATA_SIL
 482
 483 config ARCH_P1025
 484         bool
 485         select FSL_LAW
 486         select SYS_FSL_ERRATUM_A004508
 487         select SYS_FSL_ERRATUM_A005125
 488         select SYS_FSL_ERRATUM_ELBC_A001
 489         select SYS_FSL_ERRATUM_ESDHC111
 490         select FSL_PCIE_DISABLE_ASPM
 491         select FSL_PCIE_RESET
 492         select SYS_FSL_HAS_DDR3
 493         select SYS_FSL_HAS_SEC
 494         select SYS_FSL_SEC_BE
 495         select SYS_FSL_SEC_COMPAT_2
 496         select SYS_PPC_E500_USE_DEBUG_TLB
 497         select FSL_ELBC
 498         imply CMD_SATA
 499         imply CMD_REGINFO
 500
 501 config ARCH_P2020
 502         bool
 503         select BTB
 504         select FSL_LAW
 505         select SYS_CACHE_SHIFT_5
 506         select SYS_FSL_ERRATUM_A004477
 507         select SYS_FSL_ERRATUM_A004508
 508         select SYS_FSL_ERRATUM_A005125
 509         select SYS_FSL_ERRATUM_ESDHC111
 510         select SYS_FSL_ERRATUM_ESDHC_A001
 511         select FSL_PCIE_RESET
 512         select SYS_FSL_HAS_DDR3
 513         select SYS_FSL_HAS_SEC
 514         select SYS_FSL_SEC_BE
 515         select SYS_FSL_SEC_COMPAT_2
 516         select SYS_PPC_E500_USE_DEBUG_TLB
 517         select FSL_ELBC
 518         imply CMD_EEPROM
 519         imply CMD_NAND
 520         imply CMD_REGINFO
 521         imply TIMESTAMP
 522
 523 config ARCH_P2041
 524         bool
 525         select E500MC
 526         select FSL_LAW
 527         select SYS_CACHE_SHIFT_6
 528         select SYS_FSL_ERRATUM_A004510
 529         select SYS_FSL_ERRATUM_A004849
 530         select SYS_FSL_ERRATUM_A005275
 531         select SYS_FSL_ERRATUM_A006261
 532         select SYS_FSL_ERRATUM_CPU_A003999
 533         select SYS_FSL_ERRATUM_DDR_A003
 534         select SYS_FSL_ERRATUM_DDR_A003474
 535         select SYS_FSL_ERRATUM_ESDHC111
 536         select SYS_FSL_ERRATUM_I2C_A004447
 537         select SYS_FSL_ERRATUM_NMG_CPU_A011
 538         select SYS_FSL_ERRATUM_SRIO_A004034
 539         select SYS_FSL_ERRATUM_USB14
 540         select SYS_FSL_HAS_DDR3
 541         select SYS_FSL_HAS_SEC
 542         select SYS_FSL_QORIQ_CHASSIS1
 543         select SYS_FSL_SEC_BE
 544         select SYS_FSL_SEC_COMPAT_4
 545         select FSL_ELBC
 546         imply CMD_NAND
 547
 548 config ARCH_P3041
 549         bool
 550         select E500MC
 551         select FSL_LAW
 552         select SYS_CACHE_SHIFT_6
 553         select SYS_FSL_DDR_VER_44
 554         select SYS_FSL_ERRATUM_A004510
 555         select SYS_FSL_ERRATUM_A004849
 556         select SYS_FSL_ERRATUM_A005275
 557         select SYS_FSL_ERRATUM_A005812
 558         select SYS_FSL_ERRATUM_A006261
 559         select SYS_FSL_ERRATUM_CPU_A003999
 560         select SYS_FSL_ERRATUM_DDR_A003
 561         select SYS_FSL_ERRATUM_DDR_A003474
 562         select SYS_FSL_ERRATUM_ESDHC111
 563         select SYS_FSL_ERRATUM_I2C_A004447
 564         select SYS_FSL_ERRATUM_NMG_CPU_A011
 565         select SYS_FSL_ERRATUM_SRIO_A004034
 566         select SYS_FSL_ERRATUM_USB14
 567         select SYS_FSL_HAS_DDR3
 568         select SYS_FSL_HAS_SEC
 569         select SYS_FSL_QORIQ_CHASSIS1
 570         select SYS_FSL_SEC_BE
 571         select SYS_FSL_SEC_COMPAT_4
 572         select FSL_ELBC
 573         imply CMD_NAND
 574         imply CMD_SATA
 575         imply CMD_REGINFO
 576         imply FSL_SATA
 577
 578 config ARCH_P4080
 579         bool
 580         select E500MC
 581         select FSL_LAW
 582         select SYS_CACHE_SHIFT_6
 583         select SYS_FSL_DDR_VER_44
 584         select SYS_FSL_ERRATUM_A004510
 585         select SYS_FSL_ERRATUM_A004580
 586         select SYS_FSL_ERRATUM_A004849
 587         select SYS_FSL_ERRATUM_A005812
 588         select SYS_FSL_ERRATUM_A007075
 589         select SYS_FSL_ERRATUM_CPC_A002
 590         select SYS_FSL_ERRATUM_CPC_A003
 591         select SYS_FSL_ERRATUM_CPU_A003999
 592         select SYS_FSL_ERRATUM_DDR_A003
 593         select SYS_FSL_ERRATUM_DDR_A003474
 594         select SYS_FSL_ERRATUM_ELBC_A001
 595         select SYS_FSL_ERRATUM_ESDHC111
 596         select SYS_FSL_ERRATUM_ESDHC13
 597         select SYS_FSL_ERRATUM_ESDHC135
 598         select SYS_FSL_ERRATUM_I2C_A004447
 599         select SYS_FSL_ERRATUM_NMG_CPU_A011
 600         select SYS_FSL_ERRATUM_SRIO_A004034
 601         select SYS_P4080_ERRATUM_CPU22
 602         select SYS_P4080_ERRATUM_PCIE_A003
 603         select SYS_P4080_ERRATUM_SERDES8
 604         select SYS_P4080_ERRATUM_SERDES9
 605         select SYS_P4080_ERRATUM_SERDES_A001
 606         select SYS_P4080_ERRATUM_SERDES_A005
 607         select SYS_FSL_HAS_DDR3
 608         select SYS_FSL_HAS_SEC
 609         select SYS_FSL_QORIQ_CHASSIS1
 610         select SYS_FSL_SEC_BE
 611         select SYS_FSL_SEC_COMPAT_4
 612         select FSL_ELBC
 613         imply CMD_SATA
 614         imply CMD_REGINFO
 615         imply SATA_SIL
 616
 617 config ARCH_P5040
 618         bool
 619         select E500MC
 620         select FSL_LAW
 621         select SYS_CACHE_SHIFT_6
 622         select SYS_FSL_DDR_VER_44
 623         select SYS_FSL_ERRATUM_A004510
 624         select SYS_FSL_ERRATUM_A004699
 625         select SYS_FSL_ERRATUM_A005275
 626         select SYS_FSL_ERRATUM_A005812
 627         select SYS_FSL_ERRATUM_A006261
 628         select SYS_FSL_ERRATUM_DDR_A003
 629         select SYS_FSL_ERRATUM_DDR_A003474
 630         select SYS_FSL_ERRATUM_ESDHC111
 631         select SYS_FSL_ERRATUM_USB14
 632         select SYS_FSL_HAS_DDR3
 633         select SYS_FSL_HAS_SEC
 634         select SYS_FSL_QORIQ_CHASSIS1
 635         select SYS_FSL_SEC_BE
 636         select SYS_FSL_SEC_COMPAT_4
 637         select SYS_PPC64
 638         select FSL_ELBC
 639         imply CMD_SATA
 640         imply CMD_REGINFO
 641         imply FSL_SATA
 642
 643 config ARCH_QEMU_E500
 644         bool
 645         select SYS_CACHE_SHIFT_5
 646
 647 config ARCH_T1024
 648         bool
 649         select E500MC
 650         select FSL_LAW
 651         select SYS_CACHE_SHIFT_6
 652         select SYS_FSL_DDR_VER_50
 653         select SYS_FSL_ERRATUM_A008378
 654         select SYS_FSL_ERRATUM_A008109
 655         select SYS_FSL_ERRATUM_A009663
 656         select SYS_FSL_ERRATUM_A009942
 657         select SYS_FSL_ERRATUM_ESDHC111
 658         select SYS_FSL_HAS_DDR3
 659         select SYS_FSL_HAS_DDR4
 660         select SYS_FSL_HAS_SEC
 661         select SYS_FSL_QORIQ_CHASSIS2
 662         select SYS_FSL_SEC_BE
 663         select SYS_FSL_SEC_COMPAT_5
 664         select FSL_IFC
 665         imply CMD_EEPROM
 666         imply CMD_NAND
 667         imply CMD_MTDPARTS
 668         imply CMD_REGINFO
 669
 670 config ARCH_T1040
 671         bool
 672         select E500MC
 673         select FSL_LAW
 674         select SYS_CACHE_SHIFT_6
 675         select SYS_FSL_DDR_VER_50
 676         select SYS_FSL_ERRATUM_A008044
 677         select SYS_FSL_ERRATUM_A008378
 678         select SYS_FSL_ERRATUM_A008109
 679         select SYS_FSL_ERRATUM_A009663
 680         select SYS_FSL_ERRATUM_A009942
 681         select SYS_FSL_ERRATUM_ESDHC111
 682         select SYS_FSL_HAS_DDR3
 683         select SYS_FSL_HAS_DDR4
 684         select SYS_FSL_HAS_SEC
 685         select SYS_FSL_QORIQ_CHASSIS2
 686         select SYS_FSL_SEC_BE
 687         select SYS_FSL_SEC_COMPAT_5
 688         select FSL_IFC
 689         imply CMD_MTDPARTS
 690         imply CMD_NAND
 691         imply CMD_REGINFO
 692
 693 config ARCH_T1042
 694         bool
 695         select E500MC
 696         select FSL_LAW
 697         select SYS_CACHE_SHIFT_6
 698         select SYS_FSL_DDR_VER_50
 699         select SYS_FSL_ERRATUM_A008044
 700         select SYS_FSL_ERRATUM_A008378
 701         select SYS_FSL_ERRATUM_A008109
 702         select SYS_FSL_ERRATUM_A009663
 703         select SYS_FSL_ERRATUM_A009942
 704         select SYS_FSL_ERRATUM_ESDHC111
 705         select SYS_FSL_HAS_DDR3
 706         select SYS_FSL_HAS_DDR4
 707         select SYS_FSL_HAS_SEC
 708         select SYS_FSL_QORIQ_CHASSIS2
 709         select SYS_FSL_SEC_BE
 710         select SYS_FSL_SEC_COMPAT_5
 711         select FSL_IFC
 712         imply CMD_MTDPARTS
 713         imply CMD_NAND
 714         imply CMD_REGINFO
 715
 716 config ARCH_T2080
 717         bool
 718         select E500MC
 719         select E6500
 720         select FSL_LAW
 721         select SYS_CACHE_SHIFT_6
 722         select SYS_FSL_DDR_VER_47
 723         select SYS_FSL_ERRATUM_A006379
 724         select SYS_FSL_ERRATUM_A006593
 725         select SYS_FSL_ERRATUM_A007186
 726         select SYS_FSL_ERRATUM_A007212
 727         select SYS_FSL_ERRATUM_A007815
 728         select SYS_FSL_ERRATUM_A007907
 729         select SYS_FSL_ERRATUM_A008109
 730         select SYS_FSL_ERRATUM_A009942
 731         select SYS_FSL_ERRATUM_ESDHC111
 732         select FSL_PCIE_RESET
 733         select SYS_FSL_HAS_DDR3
 734         select SYS_FSL_HAS_SEC
 735         select SYS_FSL_QORIQ_CHASSIS2
 736         select SYS_FSL_SEC_BE
 737         select SYS_FSL_SEC_COMPAT_4
 738         select SYS_PPC64
 739         select FSL_IFC
 740         imply CMD_SATA
 741         imply CMD_NAND
 742         imply CMD_REGINFO
 743         imply FSL_SATA
 744         imply ID_EEPROM
 745
 746 config ARCH_T4240
 747         bool
 748         select E500MC
 749         select E6500
 750         select FSL_LAW
 751         select SYS_CACHE_SHIFT_6
 752         select SYS_FSL_DDR_VER_47
 753         select SYS_FSL_ERRATUM_A004468
 754         select SYS_FSL_ERRATUM_A005871
 755         select SYS_FSL_ERRATUM_A006261
 756         select SYS_FSL_ERRATUM_A006379
 757         select SYS_FSL_ERRATUM_A006593
 758         select SYS_FSL_ERRATUM_A007186
 759         select SYS_FSL_ERRATUM_A007798
 760         select SYS_FSL_ERRATUM_A007815
 761         select SYS_FSL_ERRATUM_A007907
 762         select SYS_FSL_ERRATUM_A008109
 763         select SYS_FSL_ERRATUM_A009942
 764         select SYS_FSL_HAS_DDR3
 765         select SYS_FSL_HAS_SEC
 766         select SYS_FSL_QORIQ_CHASSIS2
 767         select SYS_FSL_SEC_BE
 768         select SYS_FSL_SEC_COMPAT_4
 769         select SYS_PPC64
 770         select FSL_IFC
 771         imply CMD_SATA
 772         imply CMD_NAND
 773         imply CMD_REGINFO
 774         imply FSL_SATA
 775
 776 config MPC85XX_HAVE_RESET_VECTOR
 777         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 778         depends on MPC85xx
 779
 780 config BTB
 781         bool "toggle branch predition"
 782
 783 config BOOKE
 784         bool
 785         default y
 786
 787 config E500
 788         bool
 789         default y
 790         help
 791                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 792
 793 config E500MC
 794         bool
 795         select BTB
 796         imply CMD_PCI
 797         help
 798                 Enble PowerPC E500MC core
 799
 800 config E6500
 801         bool
 802         select BTB
 803         help
 804                 Enable PowerPC E6500 core
 805
 806 config FSL_LAW
 807         bool
 808         help
 809                 Use Freescale common code for Local Access Window
 810
 811 config NXP_ESBC
 812         bool    "NXP_ESBC"
 813         help
 814                 Enable Freescale Secure Boot feature. Normally selected
 815                 by defconfig. If unsure, do not change.
 816
 817 config MAX_CPUS
 818         int "Maximum number of CPUs permitted for MPC85xx"
 819         default 12 if ARCH_T4240
 820         default 8 if ARCH_P4080
 821         default 4 if ARCH_B4860 || \
 822                      ARCH_P2041 || \
 823                      ARCH_P3041 || \
 824                      ARCH_P5040 || \
 825                      ARCH_T1040 || \
 826                      ARCH_T1042 || \
 827                      ARCH_T2080
 828         default 2 if ARCH_B4420 || \
 829                      ARCH_BSC9132 || \
 830                      ARCH_P1020 || \
 831                      ARCH_P1021 || \
 832                      ARCH_P1023 || \
 833                      ARCH_P1024 || \
 834                      ARCH_P1025 || \
 835                      ARCH_P2020 || \
 836                      ARCH_T1024
 837         default 1
 838         help
 839           Set this number to the maximum number of possible CPUs in the SoC.
 840           SoCs may have multiple clusters with each cluster may have multiple
 841           ports. If some ports are reserved but higher ports are used for
 842           cores, count the reserved ports. This will allocate enough memory
 843           in spin table to properly handle all cores.
 844
 845 config SYS_CCSRBAR_DEFAULT
 846         hex "Default CCSRBAR address"
 847         default 0xff700000 if   ARCH_BSC9131    || \
 848                                 ARCH_BSC9132    || \
 849                                 ARCH_C29X       || \
 850                                 ARCH_MPC8536    || \
 851                                 ARCH_MPC8540    || \
 852                                 ARCH_MPC8544    || \
 853                                 ARCH_MPC8548    || \
 854                                 ARCH_MPC8560    || \
 855                                 ARCH_P1010      || \
 856                                 ARCH_P1011      || \
 857                                 ARCH_P1020      || \
 858                                 ARCH_P1021      || \
 859                                 ARCH_P1024      || \
 860                                 ARCH_P1025      || \
 861                                 ARCH_P2020
 862         default 0xff600000 if   ARCH_P1023
 863         default 0xfe000000 if   ARCH_B4420      || \
 864                                 ARCH_B4860      || \
 865                                 ARCH_P2041      || \
 866                                 ARCH_P3041      || \
 867                                 ARCH_P4080      || \
 868                                 ARCH_P5040      || \
 869                                 ARCH_T1024      || \
 870                                 ARCH_T1040      || \
 871                                 ARCH_T1042      || \
 872                                 ARCH_T2080      || \
 873                                 ARCH_T4240
 874         default 0xe0000000 if ARCH_QEMU_E500
 875         help
 876                 Default value of CCSRBAR comes from power-on-reset. It
 877                 is fixed on each SoC. Some SoCs can have different value
 878                 if changed by pre-boot regime. The value here must match
 879                 the current value in SoC. If not sure, do not change.
 880
 881 config SYS_FSL_ERRATUM_A004468
 882         bool
 883
 884 config SYS_FSL_ERRATUM_A004477
 885         bool
 886
 887 config SYS_FSL_ERRATUM_A004508
 888         bool
 889
 890 config SYS_FSL_ERRATUM_A004580
 891         bool
 892
 893 config SYS_FSL_ERRATUM_A004699
 894         bool
 895
 896 config SYS_FSL_ERRATUM_A004849
 897         bool
 898
 899 config SYS_FSL_ERRATUM_A004510
 900         bool
 901
 902 config SYS_FSL_ERRATUM_A004510_SVR_REV
 903         hex
 904         depends on SYS_FSL_ERRATUM_A004510
 905         default 0x20 if ARCH_P4080
 906         default 0x10
 907
 908 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 909         hex
 910         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 911         default 0x11
 912
 913 config SYS_FSL_ERRATUM_A005125
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A005434
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A005812
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A005871
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A005275
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A006261
 929         bool
 930
 931 config SYS_FSL_ERRATUM_A006379
 932         bool
 933
 934 config SYS_FSL_ERRATUM_A006384
 935         bool
 936
 937 config SYS_FSL_ERRATUM_A006475
 938         bool
 939
 940 config SYS_FSL_ERRATUM_A006593
 941         bool
 942
 943 config SYS_FSL_ERRATUM_A007075
 944         bool
 945
 946 config SYS_FSL_ERRATUM_A007186
 947         bool
 948
 949 config SYS_FSL_ERRATUM_A007212
 950         bool
 951
 952 config SYS_FSL_ERRATUM_A007815
 953         bool
 954
 955 config SYS_FSL_ERRATUM_A007798
 956         bool
 957
 958 config SYS_FSL_ERRATUM_A007907
 959         bool
 960
 961 config SYS_FSL_ERRATUM_A008044
 962         bool
 963
 964 config SYS_FSL_ERRATUM_CPC_A002
 965         bool
 966
 967 config SYS_FSL_ERRATUM_CPC_A003
 968         bool
 969
 970 config SYS_FSL_ERRATUM_CPU_A003999
 971         bool
 972
 973 config SYS_FSL_ERRATUM_ELBC_A001
 974         bool
 975
 976 config SYS_FSL_ERRATUM_I2C_A004447
 977         bool
 978
 979 config SYS_FSL_A004447_SVR_REV
 980         hex
 981         depends on SYS_FSL_ERRATUM_I2C_A004447
 982         default 0x00 if ARCH_MPC8548
 983         default 0x10 if ARCH_P1010
 984         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 985         default 0x20 if ARCH_P3041 || ARCH_P4080
 986
 987 config SYS_FSL_ERRATUM_IFC_A002769
 988         bool
 989
 990 config SYS_FSL_ERRATUM_IFC_A003399
 991         bool
 992
 993 config SYS_FSL_ERRATUM_NMG_CPU_A011
 994         bool
 995
 996 config SYS_FSL_ERRATUM_NMG_ETSEC129
 997         bool
 998
 999 config SYS_FSL_ERRATUM_NMG_LBC103
1000         bool
1001
1002 config SYS_FSL_ERRATUM_P1010_A003549
1003         bool
1004
1005 config SYS_FSL_ERRATUM_SATA_A001
1006         bool
1007
1008 config SYS_FSL_ERRATUM_SEC_A003571
1009         bool
1010
1011 config SYS_FSL_ERRATUM_SRIO_A004034
1012         bool
1013
1014 config SYS_FSL_ERRATUM_USB14
1015         bool
1016
1017 config SYS_HAS_SERDES
1018         bool
1019
1020 config SYS_P4080_ERRATUM_CPU22
1021         bool
1022
1023 config SYS_P4080_ERRATUM_PCIE_A003
1024         bool
1025
1026 config SYS_P4080_ERRATUM_SERDES8
1027         bool
1028
1029 config SYS_P4080_ERRATUM_SERDES9
1030         bool
1031
1032 config SYS_P4080_ERRATUM_SERDES_A001
1033         bool
1034
1035 config SYS_P4080_ERRATUM_SERDES_A005
1036         bool
1037
1038 config FSL_PCIE_DISABLE_ASPM
1039         bool
1040
1041 config FSL_PCIE_RESET
1042         bool
1043
1044 config SYS_FSL_QORIQ_CHASSIS1
1045         bool
1046
1047 config SYS_FSL_QORIQ_CHASSIS2
1048         bool
1049
1050 config SYS_FSL_NUM_LAWS
1051         int "Number of local access windows"
1052         depends on FSL_LAW
1053         default 32 if   ARCH_B4420      || \
1054                         ARCH_B4860      || \
1055                         ARCH_P2041      || \
1056                         ARCH_P3041      || \
1057                         ARCH_P4080      || \
1058                         ARCH_P5040      || \
1059                         ARCH_T2080      || \
1060                         ARCH_T4240
1061         default 16 if   ARCH_T1024      || \
1062                         ARCH_T1040      || \
1063                         ARCH_T1042
1064         default 12 if   ARCH_BSC9131    || \
1065                         ARCH_BSC9132    || \
1066                         ARCH_C29X       || \
1067                         ARCH_MPC8536    || \
1068                         ARCH_P1010      || \
1069                         ARCH_P1011      || \
1070                         ARCH_P1020      || \
1071                         ARCH_P1021      || \
1072                         ARCH_P1023      || \
1073                         ARCH_P1024      || \
1074                         ARCH_P1025      || \
1075                         ARCH_P2020
1076         default 10 if   ARCH_MPC8544    || \
1077                         ARCH_MPC8548
1078         default 8 if    ARCH_MPC8540    || \
1079                         ARCH_MPC8560
1080         help
1081                 Number of local access windows. This is fixed per SoC.
1082                 If not sure, do not change.
1083
1084 config SYS_FSL_THREADS_PER_CORE
1085         int
1086         default 2 if E6500
1087         default 1
1088
1089 config SYS_NUM_TLBCAMS
1090         int "Number of TLB CAM entries"
1091         default 64 if E500MC
1092         default 16
1093         help
1094                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1095                 16 for other E500 SoCs.
1096
1097 config SYS_PPC64
1098         bool
1099
1100 config SYS_PPC_E500_USE_DEBUG_TLB
1101         bool
1102
1103 config FSL_ELBC
1104         bool
1105
1106 config SYS_PPC_E500_DEBUG_TLB
1107         int "Temporary TLB entry for external debugger"
1108         depends on SYS_PPC_E500_USE_DEBUG_TLB
1109         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1110         default 1 if    ARCH_MPC8536
1111         default 2 if    ARCH_P1011      || \
1112                         ARCH_P1020      || \
1113                         ARCH_P1021      || \
1114                         ARCH_P1024      || \
1115                         ARCH_P1025      || \
1116                         ARCH_P2020
1117         default 3 if    ARCH_P1010      || \
1118                         ARCH_BSC9132    || \
1119                         ARCH_C29X
1120         help
1121                 Select a temporary TLB entry to be used during boot to work
1122                 around limitations in e500v1 and e500v2 external debugger
1123                 support. This reduces the portions of the boot code where
1124                 breakpoints and single stepping do not work. The value of this
1125                 symbol should be set to the TLB1 entry to be used for this
1126                 purpose. If unsure, do not change.
1127
1128 config SYS_FSL_IFC_CLK_DIV
1129         int "Divider of platform clock"
1130         depends on FSL_IFC
1131         default 2 if    ARCH_B4420      || \
1132                         ARCH_B4860      || \
1133                         ARCH_T1024      || \
1134                         ARCH_T1040      || \
1135                         ARCH_T1042      || \
1136                         ARCH_T4240
1137         default 1
1138         help
1139                 Defines divider of platform clock(clock input to
1140                 IFC controller).
1141
1142 config SYS_FSL_LBC_CLK_DIV
1143         int "Divider of platform clock"
1144         depends on FSL_ELBC || ARCH_MPC8540 || \
1145                 ARCH_MPC8548 || \
1146                 ARCH_MPC8560
1147
1148         default 2 if    ARCH_P2041      || \
1149                         ARCH_P3041      || \
1150                         ARCH_P4080      || \
1151                         ARCH_P5040
1152         default 1
1153
1154         help
1155                 Defines divider of platform clock(clock input to
1156                 eLBC controller).
1157
1158 config FSL_VIA
1159         bool
1160
1161 source "board/emulation/qemu-ppce500/Kconfig"
1162 source "board/freescale/corenet_ds/Kconfig"
1163 source "board/freescale/mpc8548cds/Kconfig"
1164 source "board/freescale/p1010rdb/Kconfig"
1165 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1166 source "board/freescale/p2041rdb/Kconfig"
1167 source "board/freescale/t102xrdb/Kconfig"
1168 source "board/freescale/t104xrdb/Kconfig"
1169 source "board/freescale/t208xqds/Kconfig"
1170 source "board/freescale/t208xrdb/Kconfig"
1171 source "board/freescale/t4rdb/Kconfig"
1172 source "board/keymile/Kconfig"
1173 source "board/socrates/Kconfig"
1174
1175 endmenu