arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         imply OF_HAS_PRIOR_STAGE
 113
 114 config TARGET_T1024RDB
 115         bool "Support T1024RDB"
 116         select ARCH_T1024
 117         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 118         select SUPPORT_SPL
 119         select PHYS_64BIT
 120         select FSL_DDR_INTERACTIVE
 121         imply CMD_EEPROM
 122         imply PANIC_HANG
 123
 124 config TARGET_T1042RDB
 125         bool "Support T1042RDB"
 126         select ARCH_T1042
 127         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 128         select SUPPORT_SPL
 129         select PHYS_64BIT
 130
 131 config TARGET_T1042D4RDB
 132         bool "Support T1042D4RDB"
 133         select ARCH_T1042
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         imply PANIC_HANG
 138
 139 config TARGET_T1042RDB_PI
 140         bool "Support T1042RDB_PI"
 141         select ARCH_T1042
 142         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 143         select SUPPORT_SPL
 144         select PHYS_64BIT
 145         imply PANIC_HANG
 146
 147 config TARGET_T2080QDS
 148         bool "Support T2080QDS"
 149         select ARCH_T2080
 150         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 151         select SUPPORT_SPL
 152         select PHYS_64BIT
 153         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 154         select FSL_DDR_INTERACTIVE
 155         imply CMD_SATA
 156
 157 config TARGET_T2080RDB
 158         bool "Support T2080RDB"
 159         select ARCH_T2080
 160         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 161         select SUPPORT_SPL
 162         select PHYS_64BIT
 163         imply CMD_SATA
 164         imply PANIC_HANG
 165
 166 config TARGET_T4240RDB
 167         bool "Support T4240RDB"
 168         select ARCH_T4240
 169         select SUPPORT_SPL
 170         select PHYS_64BIT
 171         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 172         imply CMD_SATA
 173         imply PANIC_HANG
 174
 175 config TARGET_KMP204X
 176         bool "Support kmp204x"
 177         select VENDOR_KM
 178
 179 config TARGET_KMCENT2
 180         bool "Support kmcent2"
 181         select VENDOR_KM
 182
 183 endchoice
 184
 185 config ARCH_B4420
 186         bool
 187         select E500MC
 188         select E6500
 189         select FSL_LAW
 190         select SYS_FSL_DDR_VER_47
 191         select SYS_FSL_ERRATUM_A004477
 192         select SYS_FSL_ERRATUM_A005871
 193         select SYS_FSL_ERRATUM_A006379
 194         select SYS_FSL_ERRATUM_A006384
 195         select SYS_FSL_ERRATUM_A006475
 196         select SYS_FSL_ERRATUM_A006593
 197         select SYS_FSL_ERRATUM_A007075
 198         select SYS_FSL_ERRATUM_A007186
 199         select SYS_FSL_ERRATUM_A007212
 200         select SYS_FSL_ERRATUM_A009942
 201         select SYS_FSL_HAS_DDR3
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_QORIQ_CHASSIS2
 204         select SYS_FSL_SEC_BE
 205         select SYS_FSL_SEC_COMPAT_4
 206         select SYS_PPC64
 207         select FSL_IFC
 208         imply CMD_EEPROM
 209         imply CMD_NAND
 210         imply CMD_REGINFO
 211
 212 config ARCH_B4860
 213         bool
 214         select E500MC
 215         select E6500
 216         select FSL_LAW
 217         select SYS_FSL_DDR_VER_47
 218         select SYS_FSL_ERRATUM_A004477
 219         select SYS_FSL_ERRATUM_A005871
 220         select SYS_FSL_ERRATUM_A006379
 221         select SYS_FSL_ERRATUM_A006384
 222         select SYS_FSL_ERRATUM_A006475
 223         select SYS_FSL_ERRATUM_A006593
 224         select SYS_FSL_ERRATUM_A007075
 225         select SYS_FSL_ERRATUM_A007186
 226         select SYS_FSL_ERRATUM_A007212
 227         select SYS_FSL_ERRATUM_A007907
 228         select SYS_FSL_ERRATUM_A009942
 229         select SYS_FSL_HAS_DDR3
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_QORIQ_CHASSIS2
 232         select SYS_FSL_SEC_BE
 233         select SYS_FSL_SEC_COMPAT_4
 234         select SYS_PPC64
 235         select FSL_IFC
 236         imply CMD_EEPROM
 237         imply CMD_NAND
 238         imply CMD_REGINFO
 239
 240 config ARCH_BSC9131
 241         bool
 242         select FSL_LAW
 243         select SYS_FSL_DDR_VER_44
 244         select SYS_FSL_ERRATUM_A004477
 245         select SYS_FSL_ERRATUM_A005125
 246         select SYS_FSL_ERRATUM_ESDHC111
 247         select SYS_FSL_HAS_DDR3
 248         select SYS_FSL_HAS_SEC
 249         select SYS_FSL_SEC_BE
 250         select SYS_FSL_SEC_COMPAT_4
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_BSC9132
 257         bool
 258         select FSL_LAW
 259         select SYS_FSL_DDR_VER_46
 260         select SYS_FSL_ERRATUM_A004477
 261         select SYS_FSL_ERRATUM_A005125
 262         select SYS_FSL_ERRATUM_A005434
 263         select SYS_FSL_ERRATUM_ESDHC111
 264         select SYS_FSL_ERRATUM_I2C_A004447
 265         select SYS_FSL_ERRATUM_IFC_A002769
 266         select FSL_PCIE_RESET
 267         select SYS_FSL_HAS_DDR3
 268         select SYS_FSL_HAS_SEC
 269         select SYS_FSL_SEC_BE
 270         select SYS_FSL_SEC_COMPAT_4
 271         select SYS_PPC_E500_USE_DEBUG_TLB
 272         select FSL_IFC
 273         imply CMD_EEPROM
 274         imply CMD_MTDPARTS
 275         imply CMD_NAND
 276         imply CMD_PCI
 277         imply CMD_REGINFO
 278
 279 config ARCH_C29X
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_46
 283         select SYS_FSL_ERRATUM_A005125
 284         select SYS_FSL_ERRATUM_ESDHC111
 285         select FSL_PCIE_RESET
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_6
 290         select SYS_PPC_E500_USE_DEBUG_TLB
 291         select FSL_IFC
 292         imply CMD_NAND
 293         imply CMD_PCI
 294         imply CMD_REGINFO
 295
 296 config ARCH_MPC8536
 297         bool
 298         select FSL_LAW
 299         select SYS_FSL_ERRATUM_A004508
 300         select SYS_FSL_ERRATUM_A005125
 301         select FSL_PCIE_RESET
 302         select SYS_FSL_HAS_DDR2
 303         select SYS_FSL_HAS_DDR3
 304         select SYS_FSL_HAS_SEC
 305         select SYS_FSL_SEC_BE
 306         select SYS_FSL_SEC_COMPAT_2
 307         select SYS_PPC_E500_USE_DEBUG_TLB
 308         select FSL_ELBC
 309         imply CMD_NAND
 310         imply CMD_SATA
 311         imply CMD_REGINFO
 312
 313 config ARCH_MPC8540
 314         bool
 315         select FSL_LAW
 316         select SYS_FSL_HAS_DDR1
 317
 318 config ARCH_MPC8544
 319         bool
 320         select FSL_LAW
 321         select SYS_CACHE_SHIFT_5
 322         select SYS_FSL_ERRATUM_A005125
 323         select FSL_PCIE_RESET
 324         select SYS_FSL_HAS_DDR2
 325         select SYS_FSL_HAS_SEC
 326         select SYS_FSL_SEC_BE
 327         select SYS_FSL_SEC_COMPAT_2
 328         select SYS_PPC_E500_USE_DEBUG_TLB
 329         select FSL_ELBC
 330
 331 config ARCH_MPC8548
 332         bool
 333         select FSL_LAW
 334         select SYS_FSL_ERRATUM_A005125
 335         select SYS_FSL_ERRATUM_NMG_DDR120
 336         select SYS_FSL_ERRATUM_NMG_LBC103
 337         select SYS_FSL_ERRATUM_NMG_ETSEC129
 338         select SYS_FSL_ERRATUM_I2C_A004447
 339         select FSL_PCIE_RESET
 340         select SYS_FSL_HAS_DDR2
 341         select SYS_FSL_HAS_DDR1
 342         select SYS_FSL_HAS_SEC
 343         select SYS_FSL_SEC_BE
 344         select SYS_FSL_SEC_COMPAT_2
 345         select SYS_PPC_E500_USE_DEBUG_TLB
 346         imply CMD_REGINFO
 347
 348 config ARCH_MPC8560
 349         bool
 350         select FSL_LAW
 351         select SYS_FSL_HAS_DDR1
 352
 353 config ARCH_P1010
 354         bool
 355         select FSL_LAW
 356         select SYS_CACHE_SHIFT_5
 357         select SYS_FSL_ERRATUM_A004477
 358         select SYS_FSL_ERRATUM_A004508
 359         select SYS_FSL_ERRATUM_A005125
 360         select SYS_FSL_ERRATUM_A005275
 361         select SYS_FSL_ERRATUM_A006261
 362         select SYS_FSL_ERRATUM_A007075
 363         select SYS_FSL_ERRATUM_ESDHC111
 364         select SYS_FSL_ERRATUM_I2C_A004447
 365         select SYS_FSL_ERRATUM_IFC_A002769
 366         select SYS_FSL_ERRATUM_P1010_A003549
 367         select SYS_FSL_ERRATUM_SEC_A003571
 368         select SYS_FSL_ERRATUM_IFC_A003399
 369         select FSL_PCIE_RESET
 370         select SYS_FSL_HAS_DDR3
 371         select SYS_FSL_HAS_SEC
 372         select SYS_FSL_SEC_BE
 373         select SYS_FSL_SEC_COMPAT_4
 374         select SYS_PPC_E500_USE_DEBUG_TLB
 375         select FSL_IFC
 376         imply CMD_EEPROM
 377         imply CMD_MTDPARTS
 378         imply CMD_NAND
 379         imply CMD_SATA
 380         imply CMD_PCI
 381         imply CMD_REGINFO
 382         imply FSL_SATA
 383
 384 config ARCH_P1011
 385         bool
 386         select FSL_LAW
 387         select SYS_FSL_ERRATUM_A004508
 388         select SYS_FSL_ERRATUM_A005125
 389         select SYS_FSL_ERRATUM_ELBC_A001
 390         select SYS_FSL_ERRATUM_ESDHC111
 391         select FSL_PCIE_DISABLE_ASPM
 392         select SYS_FSL_HAS_DDR3
 393         select SYS_FSL_HAS_SEC
 394         select SYS_FSL_SEC_BE
 395         select SYS_FSL_SEC_COMPAT_2
 396         select SYS_PPC_E500_USE_DEBUG_TLB
 397         select FSL_ELBC
 398
 399 config ARCH_P1020
 400         bool
 401         select FSL_LAW
 402         select SYS_CACHE_SHIFT_5
 403         select SYS_FSL_ERRATUM_A004508
 404         select SYS_FSL_ERRATUM_A005125
 405         select SYS_FSL_ERRATUM_ELBC_A001
 406         select SYS_FSL_ERRATUM_ESDHC111
 407         select FSL_PCIE_DISABLE_ASPM
 408         select FSL_PCIE_RESET
 409         select SYS_FSL_HAS_DDR3
 410         select SYS_FSL_HAS_SEC
 411         select SYS_FSL_SEC_BE
 412         select SYS_FSL_SEC_COMPAT_2
 413         select SYS_PPC_E500_USE_DEBUG_TLB
 414         select FSL_ELBC
 415         imply CMD_NAND
 416         imply CMD_SATA
 417         imply CMD_PCI
 418         imply CMD_REGINFO
 419         imply SATA_SIL
 420
 421 config ARCH_P1021
 422         bool
 423         select FSL_LAW
 424         select SYS_FSL_ERRATUM_A004508
 425         select SYS_FSL_ERRATUM_A005125
 426         select SYS_FSL_ERRATUM_ELBC_A001
 427         select SYS_FSL_ERRATUM_ESDHC111
 428         select FSL_PCIE_DISABLE_ASPM
 429         select FSL_PCIE_RESET
 430         select SYS_FSL_HAS_DDR3
 431         select SYS_FSL_HAS_SEC
 432         select SYS_FSL_SEC_BE
 433         select SYS_FSL_SEC_COMPAT_2
 434         select SYS_PPC_E500_USE_DEBUG_TLB
 435         select FSL_ELBC
 436         imply CMD_REGINFO
 437         imply CMD_NAND
 438         imply CMD_SATA
 439         imply CMD_REGINFO
 440         imply SATA_SIL
 441
 442 config ARCH_P1023
 443         bool
 444         select FSL_LAW
 445         select SYS_FSL_ERRATUM_A004508
 446         select SYS_FSL_ERRATUM_A005125
 447         select SYS_FSL_ERRATUM_I2C_A004447
 448         select FSL_PCIE_RESET
 449         select SYS_FSL_HAS_DDR3
 450         select SYS_FSL_HAS_SEC
 451         select SYS_FSL_SEC_BE
 452         select SYS_FSL_SEC_COMPAT_4
 453         select FSL_ELBC
 454
 455 config ARCH_P1024
 456         bool
 457         select FSL_LAW
 458         select SYS_FSL_ERRATUM_A004508
 459         select SYS_FSL_ERRATUM_A005125
 460         select SYS_FSL_ERRATUM_ELBC_A001
 461         select SYS_FSL_ERRATUM_ESDHC111
 462         select FSL_PCIE_DISABLE_ASPM
 463         select FSL_PCIE_RESET
 464         select SYS_FSL_HAS_DDR3
 465         select SYS_FSL_HAS_SEC
 466         select SYS_FSL_SEC_BE
 467         select SYS_FSL_SEC_COMPAT_2
 468         select SYS_PPC_E500_USE_DEBUG_TLB
 469         select FSL_ELBC
 470         imply CMD_EEPROM
 471         imply CMD_NAND
 472         imply CMD_SATA
 473         imply CMD_PCI
 474         imply CMD_REGINFO
 475         imply SATA_SIL
 476
 477 config ARCH_P1025
 478         bool
 479         select FSL_LAW
 480         select SYS_FSL_ERRATUM_A004508
 481         select SYS_FSL_ERRATUM_A005125
 482         select SYS_FSL_ERRATUM_ELBC_A001
 483         select SYS_FSL_ERRATUM_ESDHC111
 484         select FSL_PCIE_DISABLE_ASPM
 485         select FSL_PCIE_RESET
 486         select SYS_FSL_HAS_DDR3
 487         select SYS_FSL_HAS_SEC
 488         select SYS_FSL_SEC_BE
 489         select SYS_FSL_SEC_COMPAT_2
 490         select SYS_PPC_E500_USE_DEBUG_TLB
 491         select FSL_ELBC
 492         imply CMD_SATA
 493         imply CMD_REGINFO
 494
 495 config ARCH_P2020
 496         bool
 497         select FSL_LAW
 498         select SYS_CACHE_SHIFT_5
 499         select SYS_FSL_ERRATUM_A004477
 500         select SYS_FSL_ERRATUM_A004508
 501         select SYS_FSL_ERRATUM_A005125
 502         select SYS_FSL_ERRATUM_ESDHC111
 503         select SYS_FSL_ERRATUM_ESDHC_A001
 504         select FSL_PCIE_RESET
 505         select SYS_FSL_HAS_DDR3
 506         select SYS_FSL_HAS_SEC
 507         select SYS_FSL_SEC_BE
 508         select SYS_FSL_SEC_COMPAT_2
 509         select SYS_PPC_E500_USE_DEBUG_TLB
 510         select FSL_ELBC
 511         imply CMD_EEPROM
 512         imply CMD_NAND
 513         imply CMD_REGINFO
 514
 515 config ARCH_P2041
 516         bool
 517         select E500MC
 518         select FSL_LAW
 519         select SYS_CACHE_SHIFT_6
 520         select SYS_FSL_ERRATUM_A004510
 521         select SYS_FSL_ERRATUM_A004849
 522         select SYS_FSL_ERRATUM_A005275
 523         select SYS_FSL_ERRATUM_A006261
 524         select SYS_FSL_ERRATUM_CPU_A003999
 525         select SYS_FSL_ERRATUM_DDR_A003
 526         select SYS_FSL_ERRATUM_DDR_A003474
 527         select SYS_FSL_ERRATUM_ESDHC111
 528         select SYS_FSL_ERRATUM_I2C_A004447
 529         select SYS_FSL_ERRATUM_NMG_CPU_A011
 530         select SYS_FSL_ERRATUM_SRIO_A004034
 531         select SYS_FSL_ERRATUM_USB14
 532         select SYS_FSL_HAS_DDR3
 533         select SYS_FSL_HAS_SEC
 534         select SYS_FSL_QORIQ_CHASSIS1
 535         select SYS_FSL_SEC_BE
 536         select SYS_FSL_SEC_COMPAT_4
 537         select FSL_ELBC
 538         imply CMD_NAND
 539
 540 config ARCH_P3041
 541         bool
 542         select E500MC
 543         select FSL_LAW
 544         select SYS_CACHE_SHIFT_6
 545         select SYS_FSL_DDR_VER_44
 546         select SYS_FSL_ERRATUM_A004510
 547         select SYS_FSL_ERRATUM_A004849
 548         select SYS_FSL_ERRATUM_A005275
 549         select SYS_FSL_ERRATUM_A005812
 550         select SYS_FSL_ERRATUM_A006261
 551         select SYS_FSL_ERRATUM_CPU_A003999
 552         select SYS_FSL_ERRATUM_DDR_A003
 553         select SYS_FSL_ERRATUM_DDR_A003474
 554         select SYS_FSL_ERRATUM_ESDHC111
 555         select SYS_FSL_ERRATUM_I2C_A004447
 556         select SYS_FSL_ERRATUM_NMG_CPU_A011
 557         select SYS_FSL_ERRATUM_SRIO_A004034
 558         select SYS_FSL_ERRATUM_USB14
 559         select SYS_FSL_HAS_DDR3
 560         select SYS_FSL_HAS_SEC
 561         select SYS_FSL_QORIQ_CHASSIS1
 562         select SYS_FSL_SEC_BE
 563         select SYS_FSL_SEC_COMPAT_4
 564         select FSL_ELBC
 565         imply CMD_NAND
 566         imply CMD_SATA
 567         imply CMD_REGINFO
 568         imply FSL_SATA
 569
 570 config ARCH_P4080
 571         bool
 572         select E500MC
 573         select FSL_LAW
 574         select SYS_CACHE_SHIFT_6
 575         select SYS_FSL_DDR_VER_44
 576         select SYS_FSL_ERRATUM_A004510
 577         select SYS_FSL_ERRATUM_A004580
 578         select SYS_FSL_ERRATUM_A004849
 579         select SYS_FSL_ERRATUM_A005812
 580         select SYS_FSL_ERRATUM_A007075
 581         select SYS_FSL_ERRATUM_CPC_A002
 582         select SYS_FSL_ERRATUM_CPC_A003
 583         select SYS_FSL_ERRATUM_CPU_A003999
 584         select SYS_FSL_ERRATUM_DDR_A003
 585         select SYS_FSL_ERRATUM_DDR_A003474
 586         select SYS_FSL_ERRATUM_ELBC_A001
 587         select SYS_FSL_ERRATUM_ESDHC111
 588         select SYS_FSL_ERRATUM_ESDHC13
 589         select SYS_FSL_ERRATUM_ESDHC135
 590         select SYS_FSL_ERRATUM_I2C_A004447
 591         select SYS_FSL_ERRATUM_NMG_CPU_A011
 592         select SYS_FSL_ERRATUM_SRIO_A004034
 593         select SYS_P4080_ERRATUM_CPU22
 594         select SYS_P4080_ERRATUM_PCIE_A003
 595         select SYS_P4080_ERRATUM_SERDES8
 596         select SYS_P4080_ERRATUM_SERDES9
 597         select SYS_P4080_ERRATUM_SERDES_A001
 598         select SYS_P4080_ERRATUM_SERDES_A005
 599         select SYS_FSL_HAS_DDR3
 600         select SYS_FSL_HAS_SEC
 601         select SYS_FSL_QORIQ_CHASSIS1
 602         select SYS_FSL_SEC_BE
 603         select SYS_FSL_SEC_COMPAT_4
 604         select FSL_ELBC
 605         imply CMD_SATA
 606         imply CMD_REGINFO
 607         imply SATA_SIL
 608
 609 config ARCH_P5040
 610         bool
 611         select E500MC
 612         select FSL_LAW
 613         select SYS_CACHE_SHIFT_6
 614         select SYS_FSL_DDR_VER_44
 615         select SYS_FSL_ERRATUM_A004510
 616         select SYS_FSL_ERRATUM_A004699
 617         select SYS_FSL_ERRATUM_A005275
 618         select SYS_FSL_ERRATUM_A005812
 619         select SYS_FSL_ERRATUM_A006261
 620         select SYS_FSL_ERRATUM_DDR_A003
 621         select SYS_FSL_ERRATUM_DDR_A003474
 622         select SYS_FSL_ERRATUM_ESDHC111
 623         select SYS_FSL_ERRATUM_USB14
 624         select SYS_FSL_HAS_DDR3
 625         select SYS_FSL_HAS_SEC
 626         select SYS_FSL_QORIQ_CHASSIS1
 627         select SYS_FSL_SEC_BE
 628         select SYS_FSL_SEC_COMPAT_4
 629         select SYS_PPC64
 630         select FSL_ELBC
 631         imply CMD_SATA
 632         imply CMD_REGINFO
 633         imply FSL_SATA
 634
 635 config ARCH_QEMU_E500
 636         bool
 637         select SYS_CACHE_SHIFT_5
 638
 639 config ARCH_T1024
 640         bool
 641         select E500MC
 642         select FSL_LAW
 643         select SYS_CACHE_SHIFT_6
 644         select SYS_FSL_DDR_VER_50
 645         select SYS_FSL_ERRATUM_A008378
 646         select SYS_FSL_ERRATUM_A008109
 647         select SYS_FSL_ERRATUM_A009663
 648         select SYS_FSL_ERRATUM_A009942
 649         select SYS_FSL_ERRATUM_ESDHC111
 650         select SYS_FSL_HAS_DDR3
 651         select SYS_FSL_HAS_DDR4
 652         select SYS_FSL_HAS_SEC
 653         select SYS_FSL_QORIQ_CHASSIS2
 654         select SYS_FSL_SEC_BE
 655         select SYS_FSL_SEC_COMPAT_5
 656         select FSL_IFC
 657         imply CMD_EEPROM
 658         imply CMD_NAND
 659         imply CMD_MTDPARTS
 660         imply CMD_REGINFO
 661
 662 config ARCH_T1040
 663         bool
 664         select E500MC
 665         select FSL_LAW
 666         select SYS_CACHE_SHIFT_6
 667         select SYS_FSL_DDR_VER_50
 668         select SYS_FSL_ERRATUM_A008044
 669         select SYS_FSL_ERRATUM_A008378
 670         select SYS_FSL_ERRATUM_A008109
 671         select SYS_FSL_ERRATUM_A009663
 672         select SYS_FSL_ERRATUM_A009942
 673         select SYS_FSL_ERRATUM_ESDHC111
 674         select SYS_FSL_HAS_DDR3
 675         select SYS_FSL_HAS_DDR4
 676         select SYS_FSL_HAS_SEC
 677         select SYS_FSL_QORIQ_CHASSIS2
 678         select SYS_FSL_SEC_BE
 679         select SYS_FSL_SEC_COMPAT_5
 680         select FSL_IFC
 681         imply CMD_MTDPARTS
 682         imply CMD_NAND
 683         imply CMD_REGINFO
 684
 685 config ARCH_T1042
 686         bool
 687         select E500MC
 688         select FSL_LAW
 689         select SYS_CACHE_SHIFT_6
 690         select SYS_FSL_DDR_VER_50
 691         select SYS_FSL_ERRATUM_A008044
 692         select SYS_FSL_ERRATUM_A008378
 693         select SYS_FSL_ERRATUM_A008109
 694         select SYS_FSL_ERRATUM_A009663
 695         select SYS_FSL_ERRATUM_A009942
 696         select SYS_FSL_ERRATUM_ESDHC111
 697         select SYS_FSL_HAS_DDR3
 698         select SYS_FSL_HAS_DDR4
 699         select SYS_FSL_HAS_SEC
 700         select SYS_FSL_QORIQ_CHASSIS2
 701         select SYS_FSL_SEC_BE
 702         select SYS_FSL_SEC_COMPAT_5
 703         select FSL_IFC
 704         imply CMD_MTDPARTS
 705         imply CMD_NAND
 706         imply CMD_REGINFO
 707
 708 config ARCH_T2080
 709         bool
 710         select E500MC
 711         select E6500
 712         select FSL_LAW
 713         select SYS_CACHE_SHIFT_6
 714         select SYS_FSL_DDR_VER_47
 715         select SYS_FSL_ERRATUM_A006379
 716         select SYS_FSL_ERRATUM_A006593
 717         select SYS_FSL_ERRATUM_A007186
 718         select SYS_FSL_ERRATUM_A007212
 719         select SYS_FSL_ERRATUM_A007815
 720         select SYS_FSL_ERRATUM_A007907
 721         select SYS_FSL_ERRATUM_A008109
 722         select SYS_FSL_ERRATUM_A009942
 723         select SYS_FSL_ERRATUM_ESDHC111
 724         select FSL_PCIE_RESET
 725         select SYS_FSL_HAS_DDR3
 726         select SYS_FSL_HAS_SEC
 727         select SYS_FSL_QORIQ_CHASSIS2
 728         select SYS_FSL_SEC_BE
 729         select SYS_FSL_SEC_COMPAT_4
 730         select SYS_PPC64
 731         select FSL_IFC
 732         imply CMD_SATA
 733         imply CMD_NAND
 734         imply CMD_REGINFO
 735         imply FSL_SATA
 736         imply ID_EEPROM
 737
 738 config ARCH_T4240
 739         bool
 740         select E500MC
 741         select E6500
 742         select FSL_LAW
 743         select SYS_CACHE_SHIFT_6
 744         select SYS_FSL_DDR_VER_47
 745         select SYS_FSL_ERRATUM_A004468
 746         select SYS_FSL_ERRATUM_A005871
 747         select SYS_FSL_ERRATUM_A006261
 748         select SYS_FSL_ERRATUM_A006379
 749         select SYS_FSL_ERRATUM_A006593
 750         select SYS_FSL_ERRATUM_A007186
 751         select SYS_FSL_ERRATUM_A007798
 752         select SYS_FSL_ERRATUM_A007815
 753         select SYS_FSL_ERRATUM_A007907
 754         select SYS_FSL_ERRATUM_A008109
 755         select SYS_FSL_ERRATUM_A009942
 756         select SYS_FSL_HAS_DDR3
 757         select SYS_FSL_HAS_SEC
 758         select SYS_FSL_QORIQ_CHASSIS2
 759         select SYS_FSL_SEC_BE
 760         select SYS_FSL_SEC_COMPAT_4
 761         select SYS_PPC64
 762         select FSL_IFC
 763         imply CMD_SATA
 764         imply CMD_NAND
 765         imply CMD_REGINFO
 766         imply FSL_SATA
 767
 768 config MPC85XX_HAVE_RESET_VECTOR
 769         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 770         depends on MPC85xx
 771
 772 config BOOKE
 773         bool
 774         default y
 775
 776 config E500
 777         bool
 778         default y
 779         help
 780                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 781
 782 config E500MC
 783         bool
 784         imply CMD_PCI
 785         help
 786                 Enble PowerPC E500MC core
 787
 788 config E6500
 789         bool
 790         help
 791                 Enable PowerPC E6500 core
 792
 793 config FSL_LAW
 794         bool
 795         help
 796                 Use Freescale common code for Local Access Window
 797
 798 config NXP_ESBC
 799         bool    "NXP_ESBC"
 800         help
 801                 Enable Freescale Secure Boot feature. Normally selected
 802                 by defconfig. If unsure, do not change.
 803
 804 config MAX_CPUS
 805         int "Maximum number of CPUs permitted for MPC85xx"
 806         default 12 if ARCH_T4240
 807         default 8 if ARCH_P4080
 808         default 4 if ARCH_B4860 || \
 809                      ARCH_P2041 || \
 810                      ARCH_P3041 || \
 811                      ARCH_P5040 || \
 812                      ARCH_T1040 || \
 813                      ARCH_T1042 || \
 814                      ARCH_T2080
 815         default 2 if ARCH_B4420 || \
 816                      ARCH_BSC9132 || \
 817                      ARCH_P1020 || \
 818                      ARCH_P1021 || \
 819                      ARCH_P1023 || \
 820                      ARCH_P1024 || \
 821                      ARCH_P1025 || \
 822                      ARCH_P2020 || \
 823                      ARCH_T1024
 824         default 1
 825         help
 826           Set this number to the maximum number of possible CPUs in the SoC.
 827           SoCs may have multiple clusters with each cluster may have multiple
 828           ports. If some ports are reserved but higher ports are used for
 829           cores, count the reserved ports. This will allocate enough memory
 830           in spin table to properly handle all cores.
 831
 832 config SYS_CCSRBAR_DEFAULT
 833         hex "Default CCSRBAR address"
 834         default 0xff700000 if   ARCH_BSC9131    || \
 835                                 ARCH_BSC9132    || \
 836                                 ARCH_C29X       || \
 837                                 ARCH_MPC8536    || \
 838                                 ARCH_MPC8540    || \
 839                                 ARCH_MPC8544    || \
 840                                 ARCH_MPC8548    || \
 841                                 ARCH_MPC8560    || \
 842                                 ARCH_P1010      || \
 843                                 ARCH_P1011      || \
 844                                 ARCH_P1020      || \
 845                                 ARCH_P1021      || \
 846                                 ARCH_P1024      || \
 847                                 ARCH_P1025      || \
 848                                 ARCH_P2020
 849         default 0xff600000 if   ARCH_P1023
 850         default 0xfe000000 if   ARCH_B4420      || \
 851                                 ARCH_B4860      || \
 852                                 ARCH_P2041      || \
 853                                 ARCH_P3041      || \
 854                                 ARCH_P4080      || \
 855                                 ARCH_P5040      || \
 856                                 ARCH_T1024      || \
 857                                 ARCH_T1040      || \
 858                                 ARCH_T1042      || \
 859                                 ARCH_T2080      || \
 860                                 ARCH_T4240
 861         default 0xe0000000 if ARCH_QEMU_E500
 862         help
 863                 Default value of CCSRBAR comes from power-on-reset. It
 864                 is fixed on each SoC. Some SoCs can have different value
 865                 if changed by pre-boot regime. The value here must match
 866                 the current value in SoC. If not sure, do not change.
 867
 868 config SYS_FSL_ERRATUM_A004468
 869         bool
 870
 871 config SYS_FSL_ERRATUM_A004477
 872         bool
 873
 874 config SYS_FSL_ERRATUM_A004508
 875         bool
 876
 877 config SYS_FSL_ERRATUM_A004580
 878         bool
 879
 880 config SYS_FSL_ERRATUM_A004699
 881         bool
 882
 883 config SYS_FSL_ERRATUM_A004849
 884         bool
 885
 886 config SYS_FSL_ERRATUM_A004510
 887         bool
 888
 889 config SYS_FSL_ERRATUM_A004510_SVR_REV
 890         hex
 891         depends on SYS_FSL_ERRATUM_A004510
 892         default 0x20 if ARCH_P4080
 893         default 0x10
 894
 895 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 896         hex
 897         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 898         default 0x11
 899
 900 config SYS_FSL_ERRATUM_A005125
 901         bool
 902
 903 config SYS_FSL_ERRATUM_A005434
 904         bool
 905
 906 config SYS_FSL_ERRATUM_A005812
 907         bool
 908
 909 config SYS_FSL_ERRATUM_A005871
 910         bool
 911
 912 config SYS_FSL_ERRATUM_A005275
 913         bool
 914
 915 config SYS_FSL_ERRATUM_A006261
 916         bool
 917
 918 config SYS_FSL_ERRATUM_A006379
 919         bool
 920
 921 config SYS_FSL_ERRATUM_A006384
 922         bool
 923
 924 config SYS_FSL_ERRATUM_A006475
 925         bool
 926
 927 config SYS_FSL_ERRATUM_A006593
 928         bool
 929
 930 config SYS_FSL_ERRATUM_A007075
 931         bool
 932
 933 config SYS_FSL_ERRATUM_A007186
 934         bool
 935
 936 config SYS_FSL_ERRATUM_A007212
 937         bool
 938
 939 config SYS_FSL_ERRATUM_A007815
 940         bool
 941
 942 config SYS_FSL_ERRATUM_A007798
 943         bool
 944
 945 config SYS_FSL_ERRATUM_A007907
 946         bool
 947
 948 config SYS_FSL_ERRATUM_A008044
 949         bool
 950
 951 config SYS_FSL_ERRATUM_CPC_A002
 952         bool
 953
 954 config SYS_FSL_ERRATUM_CPC_A003
 955         bool
 956
 957 config SYS_FSL_ERRATUM_CPU_A003999
 958         bool
 959
 960 config SYS_FSL_ERRATUM_ELBC_A001
 961         bool
 962
 963 config SYS_FSL_ERRATUM_I2C_A004447
 964         bool
 965
 966 config SYS_FSL_A004447_SVR_REV
 967         hex
 968         depends on SYS_FSL_ERRATUM_I2C_A004447
 969         default 0x00 if ARCH_MPC8548
 970         default 0x10 if ARCH_P1010
 971         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 972         default 0x20 if ARCH_P3041 || ARCH_P4080
 973
 974 config SYS_FSL_ERRATUM_IFC_A002769
 975         bool
 976
 977 config SYS_FSL_ERRATUM_IFC_A003399
 978         bool
 979
 980 config SYS_FSL_ERRATUM_NMG_CPU_A011
 981         bool
 982
 983 config SYS_FSL_ERRATUM_NMG_ETSEC129
 984         bool
 985
 986 config SYS_FSL_ERRATUM_NMG_LBC103
 987         bool
 988
 989 config SYS_FSL_ERRATUM_P1010_A003549
 990         bool
 991
 992 config SYS_FSL_ERRATUM_SATA_A001
 993         bool
 994
 995 config SYS_FSL_ERRATUM_SEC_A003571
 996         bool
 997
 998 config SYS_FSL_ERRATUM_SRIO_A004034
 999         bool
1000
1001 config SYS_FSL_ERRATUM_USB14
1002         bool
1003
1004 config SYS_P4080_ERRATUM_CPU22
1005         bool
1006
1007 config SYS_P4080_ERRATUM_PCIE_A003
1008         bool
1009
1010 config SYS_P4080_ERRATUM_SERDES8
1011         bool
1012
1013 config SYS_P4080_ERRATUM_SERDES9
1014         bool
1015
1016 config SYS_P4080_ERRATUM_SERDES_A001
1017         bool
1018
1019 config SYS_P4080_ERRATUM_SERDES_A005
1020         bool
1021
1022 config FSL_PCIE_DISABLE_ASPM
1023         bool
1024
1025 config FSL_PCIE_RESET
1026         bool
1027
1028 config SYS_FSL_QORIQ_CHASSIS1
1029         bool
1030
1031 config SYS_FSL_QORIQ_CHASSIS2
1032         bool
1033
1034 config SYS_FSL_NUM_LAWS
1035         int "Number of local access windows"
1036         depends on FSL_LAW
1037         default 32 if   ARCH_B4420      || \
1038                         ARCH_B4860      || \
1039                         ARCH_P2041      || \
1040                         ARCH_P3041      || \
1041                         ARCH_P4080      || \
1042                         ARCH_P5040      || \
1043                         ARCH_T2080      || \
1044                         ARCH_T4240
1045         default 16 if   ARCH_T1024      || \
1046                         ARCH_T1040      || \
1047                         ARCH_T1042
1048         default 12 if   ARCH_BSC9131    || \
1049                         ARCH_BSC9132    || \
1050                         ARCH_C29X       || \
1051                         ARCH_MPC8536    || \
1052                         ARCH_P1010      || \
1053                         ARCH_P1011      || \
1054                         ARCH_P1020      || \
1055                         ARCH_P1021      || \
1056                         ARCH_P1023      || \
1057                         ARCH_P1024      || \
1058                         ARCH_P1025      || \
1059                         ARCH_P2020
1060         default 10 if   ARCH_MPC8544    || \
1061                         ARCH_MPC8548
1062         default 8 if    ARCH_MPC8540    || \
1063                         ARCH_MPC8560
1064         help
1065                 Number of local access windows. This is fixed per SoC.
1066                 If not sure, do not change.
1067
1068 config SYS_FSL_THREADS_PER_CORE
1069         int
1070         default 2 if E6500
1071         default 1
1072
1073 config SYS_NUM_TLBCAMS
1074         int "Number of TLB CAM entries"
1075         default 64 if E500MC
1076         default 16
1077         help
1078                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1079                 16 for other E500 SoCs.
1080
1081 config SYS_PPC64
1082         bool
1083
1084 config SYS_PPC_E500_USE_DEBUG_TLB
1085         bool
1086
1087 config FSL_ELBC
1088         bool
1089
1090 config SYS_PPC_E500_DEBUG_TLB
1091         int "Temporary TLB entry for external debugger"
1092         depends on SYS_PPC_E500_USE_DEBUG_TLB
1093         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1094         default 1 if    ARCH_MPC8536
1095         default 2 if    ARCH_P1011      || \
1096                         ARCH_P1020      || \
1097                         ARCH_P1021      || \
1098                         ARCH_P1024      || \
1099                         ARCH_P1025      || \
1100                         ARCH_P2020
1101         default 3 if    ARCH_P1010      || \
1102                         ARCH_BSC9132    || \
1103                         ARCH_C29X
1104         help
1105                 Select a temporary TLB entry to be used during boot to work
1106                 around limitations in e500v1 and e500v2 external debugger
1107                 support. This reduces the portions of the boot code where
1108                 breakpoints and single stepping do not work. The value of this
1109                 symbol should be set to the TLB1 entry to be used for this
1110                 purpose. If unsure, do not change.
1111
1112 config SYS_FSL_IFC_CLK_DIV
1113         int "Divider of platform clock"
1114         depends on FSL_IFC
1115         default 2 if    ARCH_B4420      || \
1116                         ARCH_B4860      || \
1117                         ARCH_T1024      || \
1118                         ARCH_T1040      || \
1119                         ARCH_T1042      || \
1120                         ARCH_T4240
1121         default 1
1122         help
1123                 Defines divider of platform clock(clock input to
1124                 IFC controller).
1125
1126 config SYS_FSL_LBC_CLK_DIV
1127         int "Divider of platform clock"
1128         depends on FSL_ELBC || ARCH_MPC8540 || \
1129                 ARCH_MPC8548 || \
1130                 ARCH_MPC8560
1131
1132         default 2 if    ARCH_P2041      || \
1133                         ARCH_P3041      || \
1134                         ARCH_P4080      || \
1135                         ARCH_P5040
1136         default 1
1137
1138         help
1139                 Defines divider of platform clock(clock input to
1140                 eLBC controller).
1141
1142 config FSL_VIA
1143         bool
1144
1145 source "board/emulation/qemu-ppce500/Kconfig"
1146 source "board/freescale/corenet_ds/Kconfig"
1147 source "board/freescale/mpc8548cds/Kconfig"
1148 source "board/freescale/p1010rdb/Kconfig"
1149 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1150 source "board/freescale/p2041rdb/Kconfig"
1151 source "board/freescale/t102xrdb/Kconfig"
1152 source "board/freescale/t104xrdb/Kconfig"
1153 source "board/freescale/t208xqds/Kconfig"
1154 source "board/freescale/t208xrdb/Kconfig"
1155 source "board/freescale/t4rdb/Kconfig"
1156 source "board/keymile/Kconfig"
1157 source "board/socrates/Kconfig"
1158
1159 endmenu