arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         imply OF_HAS_PRIOR_STAGE
 113
 114 config TARGET_T1024RDB
 115         bool "Support T1024RDB"
 116         select ARCH_T1024
 117         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 118         select SUPPORT_SPL
 119         select PHYS_64BIT
 120         select FSL_DDR_INTERACTIVE
 121         imply CMD_EEPROM
 122         imply PANIC_HANG
 123
 124 config TARGET_T1042RDB
 125         bool "Support T1042RDB"
 126         select ARCH_T1042
 127         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 128         select SUPPORT_SPL
 129         select PHYS_64BIT
 130
 131 config TARGET_T1042D4RDB
 132         bool "Support T1042D4RDB"
 133         select ARCH_T1042
 134         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 135         select SUPPORT_SPL
 136         select PHYS_64BIT
 137         imply PANIC_HANG
 138
 139 config TARGET_T1042RDB_PI
 140         bool "Support T1042RDB_PI"
 141         select ARCH_T1042
 142         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 143         select SUPPORT_SPL
 144         select PHYS_64BIT
 145         imply PANIC_HANG
 146
 147 config TARGET_T2080QDS
 148         bool "Support T2080QDS"
 149         select ARCH_T2080
 150         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 151         select SUPPORT_SPL
 152         select PHYS_64BIT
 153         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 154         select FSL_DDR_INTERACTIVE
 155         imply CMD_SATA
 156
 157 config TARGET_T2080RDB
 158         bool "Support T2080RDB"
 159         select ARCH_T2080
 160         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 161         select SUPPORT_SPL
 162         select PHYS_64BIT
 163         imply CMD_SATA
 164         imply PANIC_HANG
 165
 166 config TARGET_T4240RDB
 167         bool "Support T4240RDB"
 168         select ARCH_T4240
 169         select SUPPORT_SPL
 170         select PHYS_64BIT
 171         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 172         imply CMD_SATA
 173         imply PANIC_HANG
 174
 175 config TARGET_KMP204X
 176         bool "Support kmp204x"
 177         select VENDOR_KM
 178
 179 config TARGET_KMCENT2
 180         bool "Support kmcent2"
 181         select VENDOR_KM
 182
 183 endchoice
 184
 185 config ARCH_B4420
 186         bool
 187         select E500MC
 188         select E6500
 189         select FSL_LAW
 190         select SYS_FSL_DDR_VER_47
 191         select SYS_FSL_ERRATUM_A004477
 192         select SYS_FSL_ERRATUM_A005871
 193         select SYS_FSL_ERRATUM_A006379
 194         select SYS_FSL_ERRATUM_A006384
 195         select SYS_FSL_ERRATUM_A006475
 196         select SYS_FSL_ERRATUM_A006593
 197         select SYS_FSL_ERRATUM_A007075
 198         select SYS_FSL_ERRATUM_A007186
 199         select SYS_FSL_ERRATUM_A007212
 200         select SYS_FSL_ERRATUM_A009942
 201         select SYS_FSL_HAS_DDR3
 202         select SYS_FSL_HAS_SEC
 203         select SYS_FSL_QORIQ_CHASSIS2
 204         select SYS_FSL_SEC_BE
 205         select SYS_FSL_SEC_COMPAT_4
 206         select SYS_PPC64
 207         select FSL_IFC
 208         imply CMD_EEPROM
 209         imply CMD_NAND
 210         imply CMD_REGINFO
 211
 212 config ARCH_B4860
 213         bool
 214         select E500MC
 215         select E6500
 216         select FSL_LAW
 217         select SYS_FSL_DDR_VER_47
 218         select SYS_FSL_ERRATUM_A004477
 219         select SYS_FSL_ERRATUM_A005871
 220         select SYS_FSL_ERRATUM_A006379
 221         select SYS_FSL_ERRATUM_A006384
 222         select SYS_FSL_ERRATUM_A006475
 223         select SYS_FSL_ERRATUM_A006593
 224         select SYS_FSL_ERRATUM_A007075
 225         select SYS_FSL_ERRATUM_A007186
 226         select SYS_FSL_ERRATUM_A007212
 227         select SYS_FSL_ERRATUM_A007907
 228         select SYS_FSL_ERRATUM_A009942
 229         select SYS_FSL_HAS_DDR3
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_QORIQ_CHASSIS2
 232         select SYS_FSL_SEC_BE
 233         select SYS_FSL_SEC_COMPAT_4
 234         select SYS_PPC64
 235         select FSL_IFC
 236         imply CMD_EEPROM
 237         imply CMD_NAND
 238         imply CMD_REGINFO
 239
 240 config ARCH_BSC9131
 241         bool
 242         select FSL_LAW
 243         select SYS_FSL_DDR_VER_44
 244         select SYS_FSL_ERRATUM_A004477
 245         select SYS_FSL_ERRATUM_A005125
 246         select SYS_FSL_ERRATUM_ESDHC111
 247         select SYS_FSL_HAS_DDR3
 248         select SYS_FSL_HAS_SEC
 249         select SYS_FSL_SEC_BE
 250         select SYS_FSL_SEC_COMPAT_4
 251         select FSL_IFC
 252         imply CMD_EEPROM
 253         imply CMD_NAND
 254         imply CMD_REGINFO
 255
 256 config ARCH_BSC9132
 257         bool
 258         select FSL_LAW
 259         select SYS_FSL_DDR_VER_46
 260         select SYS_FSL_ERRATUM_A004477
 261         select SYS_FSL_ERRATUM_A005125
 262         select SYS_FSL_ERRATUM_A005434
 263         select SYS_FSL_ERRATUM_ESDHC111
 264         select SYS_FSL_ERRATUM_I2C_A004447
 265         select SYS_FSL_ERRATUM_IFC_A002769
 266         select FSL_PCIE_RESET
 267         select SYS_FSL_HAS_DDR3
 268         select SYS_FSL_HAS_SEC
 269         select SYS_FSL_SEC_BE
 270         select SYS_FSL_SEC_COMPAT_4
 271         select SYS_PPC_E500_USE_DEBUG_TLB
 272         select FSL_IFC
 273         imply CMD_EEPROM
 274         imply CMD_MTDPARTS
 275         imply CMD_NAND
 276         imply CMD_PCI
 277         imply CMD_REGINFO
 278
 279 config ARCH_C29X
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_46
 283         select SYS_FSL_ERRATUM_A005125
 284         select SYS_FSL_ERRATUM_ESDHC111
 285         select FSL_PCIE_RESET
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_6
 290         select SYS_PPC_E500_USE_DEBUG_TLB
 291         select FSL_IFC
 292         imply CMD_NAND
 293         imply CMD_PCI
 294         imply CMD_REGINFO
 295
 296 config ARCH_MPC8536
 297         bool
 298         select FSL_LAW
 299         select SYS_FSL_ERRATUM_A004508
 300         select SYS_FSL_ERRATUM_A005125
 301         select FSL_PCIE_RESET
 302         select SYS_FSL_HAS_DDR2
 303         select SYS_FSL_HAS_DDR3
 304         select SYS_FSL_HAS_SEC
 305         select SYS_FSL_SEC_BE
 306         select SYS_FSL_SEC_COMPAT_2
 307         select SYS_PPC_E500_USE_DEBUG_TLB
 308         select FSL_ELBC
 309         imply CMD_NAND
 310         imply CMD_SATA
 311         imply CMD_REGINFO
 312
 313 config ARCH_MPC8540
 314         bool
 315         select FSL_LAW
 316         select SYS_FSL_HAS_DDR1
 317
 318 config ARCH_MPC8544
 319         bool
 320         select FSL_LAW
 321         select SYS_CACHE_SHIFT_5
 322         select SYS_FSL_ERRATUM_A005125
 323         select FSL_PCIE_RESET
 324         select SYS_FSL_HAS_DDR2
 325         select SYS_FSL_HAS_SEC
 326         select SYS_FSL_SEC_BE
 327         select SYS_FSL_SEC_COMPAT_2
 328         select SYS_PPC_E500_USE_DEBUG_TLB
 329         select FSL_ELBC
 330
 331 config ARCH_MPC8548
 332         bool
 333         select FSL_LAW
 334         select SYS_FSL_ERRATUM_A005125
 335         select SYS_FSL_ERRATUM_NMG_DDR120
 336         select SYS_FSL_ERRATUM_NMG_LBC103
 337         select SYS_FSL_ERRATUM_NMG_ETSEC129
 338         select SYS_FSL_ERRATUM_I2C_A004447
 339         select FSL_PCIE_RESET
 340         select SYS_FSL_HAS_DDR2
 341         select SYS_FSL_HAS_DDR1
 342         select SYS_FSL_HAS_SEC
 343         select SYS_FSL_SEC_BE
 344         select SYS_FSL_SEC_COMPAT_2
 345         select SYS_PPC_E500_USE_DEBUG_TLB
 346         imply CMD_REGINFO
 347
 348 config ARCH_MPC8560
 349         bool
 350         select FSL_LAW
 351         select SYS_FSL_HAS_DDR1
 352
 353 config ARCH_P1010
 354         bool
 355         select FSL_LAW
 356         select SYS_CACHE_SHIFT_5
 357         select SYS_HAS_SERDES
 358         select SYS_FSL_ERRATUM_A004477
 359         select SYS_FSL_ERRATUM_A004508
 360         select SYS_FSL_ERRATUM_A005125
 361         select SYS_FSL_ERRATUM_A005275
 362         select SYS_FSL_ERRATUM_A006261
 363         select SYS_FSL_ERRATUM_A007075
 364         select SYS_FSL_ERRATUM_ESDHC111
 365         select SYS_FSL_ERRATUM_I2C_A004447
 366         select SYS_FSL_ERRATUM_IFC_A002769
 367         select SYS_FSL_ERRATUM_P1010_A003549
 368         select SYS_FSL_ERRATUM_SEC_A003571
 369         select SYS_FSL_ERRATUM_IFC_A003399
 370         select FSL_PCIE_RESET
 371         select SYS_FSL_HAS_DDR3
 372         select SYS_FSL_HAS_SEC
 373         select SYS_FSL_SEC_BE
 374         select SYS_FSL_SEC_COMPAT_4
 375         select SYS_PPC_E500_USE_DEBUG_TLB
 376         select FSL_IFC
 377         imply CMD_EEPROM
 378         imply CMD_MTDPARTS
 379         imply CMD_NAND
 380         imply CMD_SATA
 381         imply CMD_PCI
 382         imply CMD_REGINFO
 383         imply FSL_SATA
 384         imply TIMESTAMP
 385
 386 config ARCH_P1011
 387         bool
 388         select FSL_LAW
 389         select SYS_FSL_ERRATUM_A004508
 390         select SYS_FSL_ERRATUM_A005125
 391         select SYS_FSL_ERRATUM_ELBC_A001
 392         select SYS_FSL_ERRATUM_ESDHC111
 393         select FSL_PCIE_DISABLE_ASPM
 394         select SYS_FSL_HAS_DDR3
 395         select SYS_FSL_HAS_SEC
 396         select SYS_FSL_SEC_BE
 397         select SYS_FSL_SEC_COMPAT_2
 398         select SYS_PPC_E500_USE_DEBUG_TLB
 399         select FSL_ELBC
 400
 401 config ARCH_P1020
 402         bool
 403         select FSL_LAW
 404         select SYS_CACHE_SHIFT_5
 405         select SYS_FSL_ERRATUM_A004508
 406         select SYS_FSL_ERRATUM_A005125
 407         select SYS_FSL_ERRATUM_ELBC_A001
 408         select SYS_FSL_ERRATUM_ESDHC111
 409         select FSL_PCIE_DISABLE_ASPM
 410         select FSL_PCIE_RESET
 411         select SYS_FSL_HAS_DDR3
 412         select SYS_FSL_HAS_SEC
 413         select SYS_FSL_SEC_BE
 414         select SYS_FSL_SEC_COMPAT_2
 415         select SYS_PPC_E500_USE_DEBUG_TLB
 416         select FSL_ELBC
 417         imply CMD_NAND
 418         imply CMD_SATA
 419         imply CMD_PCI
 420         imply CMD_REGINFO
 421         imply SATA_SIL
 422
 423 config ARCH_P1021
 424         bool
 425         select FSL_LAW
 426         select SYS_FSL_ERRATUM_A004508
 427         select SYS_FSL_ERRATUM_A005125
 428         select SYS_FSL_ERRATUM_ELBC_A001
 429         select SYS_FSL_ERRATUM_ESDHC111
 430         select FSL_PCIE_DISABLE_ASPM
 431         select FSL_PCIE_RESET
 432         select SYS_FSL_HAS_DDR3
 433         select SYS_FSL_HAS_SEC
 434         select SYS_FSL_SEC_BE
 435         select SYS_FSL_SEC_COMPAT_2
 436         select SYS_PPC_E500_USE_DEBUG_TLB
 437         select FSL_ELBC
 438         imply CMD_REGINFO
 439         imply CMD_NAND
 440         imply CMD_SATA
 441         imply CMD_REGINFO
 442         imply SATA_SIL
 443
 444 config ARCH_P1023
 445         bool
 446         select FSL_LAW
 447         select SYS_FSL_ERRATUM_A004508
 448         select SYS_FSL_ERRATUM_A005125
 449         select SYS_FSL_ERRATUM_I2C_A004447
 450         select FSL_PCIE_RESET
 451         select SYS_FSL_HAS_DDR3
 452         select SYS_FSL_HAS_SEC
 453         select SYS_FSL_SEC_BE
 454         select SYS_FSL_SEC_COMPAT_4
 455         select FSL_ELBC
 456
 457 config ARCH_P1024
 458         bool
 459         select FSL_LAW
 460         select SYS_FSL_ERRATUM_A004508
 461         select SYS_FSL_ERRATUM_A005125
 462         select SYS_FSL_ERRATUM_ELBC_A001
 463         select SYS_FSL_ERRATUM_ESDHC111
 464         select FSL_PCIE_DISABLE_ASPM
 465         select FSL_PCIE_RESET
 466         select SYS_FSL_HAS_DDR3
 467         select SYS_FSL_HAS_SEC
 468         select SYS_FSL_SEC_BE
 469         select SYS_FSL_SEC_COMPAT_2
 470         select SYS_PPC_E500_USE_DEBUG_TLB
 471         select FSL_ELBC
 472         imply CMD_EEPROM
 473         imply CMD_NAND
 474         imply CMD_SATA
 475         imply CMD_PCI
 476         imply CMD_REGINFO
 477         imply SATA_SIL
 478
 479 config ARCH_P1025
 480         bool
 481         select FSL_LAW
 482         select SYS_FSL_ERRATUM_A004508
 483         select SYS_FSL_ERRATUM_A005125
 484         select SYS_FSL_ERRATUM_ELBC_A001
 485         select SYS_FSL_ERRATUM_ESDHC111
 486         select FSL_PCIE_DISABLE_ASPM
 487         select FSL_PCIE_RESET
 488         select SYS_FSL_HAS_DDR3
 489         select SYS_FSL_HAS_SEC
 490         select SYS_FSL_SEC_BE
 491         select SYS_FSL_SEC_COMPAT_2
 492         select SYS_PPC_E500_USE_DEBUG_TLB
 493         select FSL_ELBC
 494         imply CMD_SATA
 495         imply CMD_REGINFO
 496
 497 config ARCH_P2020
 498         bool
 499         select FSL_LAW
 500         select SYS_CACHE_SHIFT_5
 501         select SYS_FSL_ERRATUM_A004477
 502         select SYS_FSL_ERRATUM_A004508
 503         select SYS_FSL_ERRATUM_A005125
 504         select SYS_FSL_ERRATUM_ESDHC111
 505         select SYS_FSL_ERRATUM_ESDHC_A001
 506         select FSL_PCIE_RESET
 507         select SYS_FSL_HAS_DDR3
 508         select SYS_FSL_HAS_SEC
 509         select SYS_FSL_SEC_BE
 510         select SYS_FSL_SEC_COMPAT_2
 511         select SYS_PPC_E500_USE_DEBUG_TLB
 512         select FSL_ELBC
 513         imply CMD_EEPROM
 514         imply CMD_NAND
 515         imply CMD_REGINFO
 516         imply TIMESTAMP
 517
 518 config ARCH_P2041
 519         bool
 520         select E500MC
 521         select FSL_LAW
 522         select SYS_CACHE_SHIFT_6
 523         select SYS_FSL_ERRATUM_A004510
 524         select SYS_FSL_ERRATUM_A004849
 525         select SYS_FSL_ERRATUM_A005275
 526         select SYS_FSL_ERRATUM_A006261
 527         select SYS_FSL_ERRATUM_CPU_A003999
 528         select SYS_FSL_ERRATUM_DDR_A003
 529         select SYS_FSL_ERRATUM_DDR_A003474
 530         select SYS_FSL_ERRATUM_ESDHC111
 531         select SYS_FSL_ERRATUM_I2C_A004447
 532         select SYS_FSL_ERRATUM_NMG_CPU_A011
 533         select SYS_FSL_ERRATUM_SRIO_A004034
 534         select SYS_FSL_ERRATUM_USB14
 535         select SYS_FSL_HAS_DDR3
 536         select SYS_FSL_HAS_SEC
 537         select SYS_FSL_QORIQ_CHASSIS1
 538         select SYS_FSL_SEC_BE
 539         select SYS_FSL_SEC_COMPAT_4
 540         select FSL_ELBC
 541         imply CMD_NAND
 542
 543 config ARCH_P3041
 544         bool
 545         select E500MC
 546         select FSL_LAW
 547         select SYS_CACHE_SHIFT_6
 548         select SYS_FSL_DDR_VER_44
 549         select SYS_FSL_ERRATUM_A004510
 550         select SYS_FSL_ERRATUM_A004849
 551         select SYS_FSL_ERRATUM_A005275
 552         select SYS_FSL_ERRATUM_A005812
 553         select SYS_FSL_ERRATUM_A006261
 554         select SYS_FSL_ERRATUM_CPU_A003999
 555         select SYS_FSL_ERRATUM_DDR_A003
 556         select SYS_FSL_ERRATUM_DDR_A003474
 557         select SYS_FSL_ERRATUM_ESDHC111
 558         select SYS_FSL_ERRATUM_I2C_A004447
 559         select SYS_FSL_ERRATUM_NMG_CPU_A011
 560         select SYS_FSL_ERRATUM_SRIO_A004034
 561         select SYS_FSL_ERRATUM_USB14
 562         select SYS_FSL_HAS_DDR3
 563         select SYS_FSL_HAS_SEC
 564         select SYS_FSL_QORIQ_CHASSIS1
 565         select SYS_FSL_SEC_BE
 566         select SYS_FSL_SEC_COMPAT_4
 567         select FSL_ELBC
 568         imply CMD_NAND
 569         imply CMD_SATA
 570         imply CMD_REGINFO
 571         imply FSL_SATA
 572
 573 config ARCH_P4080
 574         bool
 575         select E500MC
 576         select FSL_LAW
 577         select SYS_CACHE_SHIFT_6
 578         select SYS_FSL_DDR_VER_44
 579         select SYS_FSL_ERRATUM_A004510
 580         select SYS_FSL_ERRATUM_A004580
 581         select SYS_FSL_ERRATUM_A004849
 582         select SYS_FSL_ERRATUM_A005812
 583         select SYS_FSL_ERRATUM_A007075
 584         select SYS_FSL_ERRATUM_CPC_A002
 585         select SYS_FSL_ERRATUM_CPC_A003
 586         select SYS_FSL_ERRATUM_CPU_A003999
 587         select SYS_FSL_ERRATUM_DDR_A003
 588         select SYS_FSL_ERRATUM_DDR_A003474
 589         select SYS_FSL_ERRATUM_ELBC_A001
 590         select SYS_FSL_ERRATUM_ESDHC111
 591         select SYS_FSL_ERRATUM_ESDHC13
 592         select SYS_FSL_ERRATUM_ESDHC135
 593         select SYS_FSL_ERRATUM_I2C_A004447
 594         select SYS_FSL_ERRATUM_NMG_CPU_A011
 595         select SYS_FSL_ERRATUM_SRIO_A004034
 596         select SYS_P4080_ERRATUM_CPU22
 597         select SYS_P4080_ERRATUM_PCIE_A003
 598         select SYS_P4080_ERRATUM_SERDES8
 599         select SYS_P4080_ERRATUM_SERDES9
 600         select SYS_P4080_ERRATUM_SERDES_A001
 601         select SYS_P4080_ERRATUM_SERDES_A005
 602         select SYS_FSL_HAS_DDR3
 603         select SYS_FSL_HAS_SEC
 604         select SYS_FSL_QORIQ_CHASSIS1
 605         select SYS_FSL_SEC_BE
 606         select SYS_FSL_SEC_COMPAT_4
 607         select FSL_ELBC
 608         imply CMD_SATA
 609         imply CMD_REGINFO
 610         imply SATA_SIL
 611
 612 config ARCH_P5040
 613         bool
 614         select E500MC
 615         select FSL_LAW
 616         select SYS_CACHE_SHIFT_6
 617         select SYS_FSL_DDR_VER_44
 618         select SYS_FSL_ERRATUM_A004510
 619         select SYS_FSL_ERRATUM_A004699
 620         select SYS_FSL_ERRATUM_A005275
 621         select SYS_FSL_ERRATUM_A005812
 622         select SYS_FSL_ERRATUM_A006261
 623         select SYS_FSL_ERRATUM_DDR_A003
 624         select SYS_FSL_ERRATUM_DDR_A003474
 625         select SYS_FSL_ERRATUM_ESDHC111
 626         select SYS_FSL_ERRATUM_USB14
 627         select SYS_FSL_HAS_DDR3
 628         select SYS_FSL_HAS_SEC
 629         select SYS_FSL_QORIQ_CHASSIS1
 630         select SYS_FSL_SEC_BE
 631         select SYS_FSL_SEC_COMPAT_4
 632         select SYS_PPC64
 633         select FSL_ELBC
 634         imply CMD_SATA
 635         imply CMD_REGINFO
 636         imply FSL_SATA
 637
 638 config ARCH_QEMU_E500
 639         bool
 640         select SYS_CACHE_SHIFT_5
 641
 642 config ARCH_T1024
 643         bool
 644         select E500MC
 645         select FSL_LAW
 646         select SYS_CACHE_SHIFT_6
 647         select SYS_FSL_DDR_VER_50
 648         select SYS_FSL_ERRATUM_A008378
 649         select SYS_FSL_ERRATUM_A008109
 650         select SYS_FSL_ERRATUM_A009663
 651         select SYS_FSL_ERRATUM_A009942
 652         select SYS_FSL_ERRATUM_ESDHC111
 653         select SYS_FSL_HAS_DDR3
 654         select SYS_FSL_HAS_DDR4
 655         select SYS_FSL_HAS_SEC
 656         select SYS_FSL_QORIQ_CHASSIS2
 657         select SYS_FSL_SEC_BE
 658         select SYS_FSL_SEC_COMPAT_5
 659         select FSL_IFC
 660         imply CMD_EEPROM
 661         imply CMD_NAND
 662         imply CMD_MTDPARTS
 663         imply CMD_REGINFO
 664
 665 config ARCH_T1040
 666         bool
 667         select E500MC
 668         select FSL_LAW
 669         select SYS_CACHE_SHIFT_6
 670         select SYS_FSL_DDR_VER_50
 671         select SYS_FSL_ERRATUM_A008044
 672         select SYS_FSL_ERRATUM_A008378
 673         select SYS_FSL_ERRATUM_A008109
 674         select SYS_FSL_ERRATUM_A009663
 675         select SYS_FSL_ERRATUM_A009942
 676         select SYS_FSL_ERRATUM_ESDHC111
 677         select SYS_FSL_HAS_DDR3
 678         select SYS_FSL_HAS_DDR4
 679         select SYS_FSL_HAS_SEC
 680         select SYS_FSL_QORIQ_CHASSIS2
 681         select SYS_FSL_SEC_BE
 682         select SYS_FSL_SEC_COMPAT_5
 683         select FSL_IFC
 684         imply CMD_MTDPARTS
 685         imply CMD_NAND
 686         imply CMD_REGINFO
 687
 688 config ARCH_T1042
 689         bool
 690         select E500MC
 691         select FSL_LAW
 692         select SYS_CACHE_SHIFT_6
 693         select SYS_FSL_DDR_VER_50
 694         select SYS_FSL_ERRATUM_A008044
 695         select SYS_FSL_ERRATUM_A008378
 696         select SYS_FSL_ERRATUM_A008109
 697         select SYS_FSL_ERRATUM_A009663
 698         select SYS_FSL_ERRATUM_A009942
 699         select SYS_FSL_ERRATUM_ESDHC111
 700         select SYS_FSL_HAS_DDR3
 701         select SYS_FSL_HAS_DDR4
 702         select SYS_FSL_HAS_SEC
 703         select SYS_FSL_QORIQ_CHASSIS2
 704         select SYS_FSL_SEC_BE
 705         select SYS_FSL_SEC_COMPAT_5
 706         select FSL_IFC
 707         imply CMD_MTDPARTS
 708         imply CMD_NAND
 709         imply CMD_REGINFO
 710
 711 config ARCH_T2080
 712         bool
 713         select E500MC
 714         select E6500
 715         select FSL_LAW
 716         select SYS_CACHE_SHIFT_6
 717         select SYS_FSL_DDR_VER_47
 718         select SYS_FSL_ERRATUM_A006379
 719         select SYS_FSL_ERRATUM_A006593
 720         select SYS_FSL_ERRATUM_A007186
 721         select SYS_FSL_ERRATUM_A007212
 722         select SYS_FSL_ERRATUM_A007815
 723         select SYS_FSL_ERRATUM_A007907
 724         select SYS_FSL_ERRATUM_A008109
 725         select SYS_FSL_ERRATUM_A009942
 726         select SYS_FSL_ERRATUM_ESDHC111
 727         select FSL_PCIE_RESET
 728         select SYS_FSL_HAS_DDR3
 729         select SYS_FSL_HAS_SEC
 730         select SYS_FSL_QORIQ_CHASSIS2
 731         select SYS_FSL_SEC_BE
 732         select SYS_FSL_SEC_COMPAT_4
 733         select SYS_PPC64
 734         select FSL_IFC
 735         imply CMD_SATA
 736         imply CMD_NAND
 737         imply CMD_REGINFO
 738         imply FSL_SATA
 739         imply ID_EEPROM
 740
 741 config ARCH_T4240
 742         bool
 743         select E500MC
 744         select E6500
 745         select FSL_LAW
 746         select SYS_CACHE_SHIFT_6
 747         select SYS_FSL_DDR_VER_47
 748         select SYS_FSL_ERRATUM_A004468
 749         select SYS_FSL_ERRATUM_A005871
 750         select SYS_FSL_ERRATUM_A006261
 751         select SYS_FSL_ERRATUM_A006379
 752         select SYS_FSL_ERRATUM_A006593
 753         select SYS_FSL_ERRATUM_A007186
 754         select SYS_FSL_ERRATUM_A007798
 755         select SYS_FSL_ERRATUM_A007815
 756         select SYS_FSL_ERRATUM_A007907
 757         select SYS_FSL_ERRATUM_A008109
 758         select SYS_FSL_ERRATUM_A009942
 759         select SYS_FSL_HAS_DDR3
 760         select SYS_FSL_HAS_SEC
 761         select SYS_FSL_QORIQ_CHASSIS2
 762         select SYS_FSL_SEC_BE
 763         select SYS_FSL_SEC_COMPAT_4
 764         select SYS_PPC64
 765         select FSL_IFC
 766         imply CMD_SATA
 767         imply CMD_NAND
 768         imply CMD_REGINFO
 769         imply FSL_SATA
 770
 771 config MPC85XX_HAVE_RESET_VECTOR
 772         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 773         depends on MPC85xx
 774
 775 config BOOKE
 776         bool
 777         default y
 778
 779 config E500
 780         bool
 781         default y
 782         help
 783                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 784
 785 config E500MC
 786         bool
 787         imply CMD_PCI
 788         help
 789                 Enble PowerPC E500MC core
 790
 791 config E6500
 792         bool
 793         help
 794                 Enable PowerPC E6500 core
 795
 796 config FSL_LAW
 797         bool
 798         help
 799                 Use Freescale common code for Local Access Window
 800
 801 config NXP_ESBC
 802         bool    "NXP_ESBC"
 803         help
 804                 Enable Freescale Secure Boot feature. Normally selected
 805                 by defconfig. If unsure, do not change.
 806
 807 config MAX_CPUS
 808         int "Maximum number of CPUs permitted for MPC85xx"
 809         default 12 if ARCH_T4240
 810         default 8 if ARCH_P4080
 811         default 4 if ARCH_B4860 || \
 812                      ARCH_P2041 || \
 813                      ARCH_P3041 || \
 814                      ARCH_P5040 || \
 815                      ARCH_T1040 || \
 816                      ARCH_T1042 || \
 817                      ARCH_T2080
 818         default 2 if ARCH_B4420 || \
 819                      ARCH_BSC9132 || \
 820                      ARCH_P1020 || \
 821                      ARCH_P1021 || \
 822                      ARCH_P1023 || \
 823                      ARCH_P1024 || \
 824                      ARCH_P1025 || \
 825                      ARCH_P2020 || \
 826                      ARCH_T1024
 827         default 1
 828         help
 829           Set this number to the maximum number of possible CPUs in the SoC.
 830           SoCs may have multiple clusters with each cluster may have multiple
 831           ports. If some ports are reserved but higher ports are used for
 832           cores, count the reserved ports. This will allocate enough memory
 833           in spin table to properly handle all cores.
 834
 835 config SYS_CCSRBAR_DEFAULT
 836         hex "Default CCSRBAR address"
 837         default 0xff700000 if   ARCH_BSC9131    || \
 838                                 ARCH_BSC9132    || \
 839                                 ARCH_C29X       || \
 840                                 ARCH_MPC8536    || \
 841                                 ARCH_MPC8540    || \
 842                                 ARCH_MPC8544    || \
 843                                 ARCH_MPC8548    || \
 844                                 ARCH_MPC8560    || \
 845                                 ARCH_P1010      || \
 846                                 ARCH_P1011      || \
 847                                 ARCH_P1020      || \
 848                                 ARCH_P1021      || \
 849                                 ARCH_P1024      || \
 850                                 ARCH_P1025      || \
 851                                 ARCH_P2020
 852         default 0xff600000 if   ARCH_P1023
 853         default 0xfe000000 if   ARCH_B4420      || \
 854                                 ARCH_B4860      || \
 855                                 ARCH_P2041      || \
 856                                 ARCH_P3041      || \
 857                                 ARCH_P4080      || \
 858                                 ARCH_P5040      || \
 859                                 ARCH_T1024      || \
 860                                 ARCH_T1040      || \
 861                                 ARCH_T1042      || \
 862                                 ARCH_T2080      || \
 863                                 ARCH_T4240
 864         default 0xe0000000 if ARCH_QEMU_E500
 865         help
 866                 Default value of CCSRBAR comes from power-on-reset. It
 867                 is fixed on each SoC. Some SoCs can have different value
 868                 if changed by pre-boot regime. The value here must match
 869                 the current value in SoC. If not sure, do not change.
 870
 871 config SYS_FSL_ERRATUM_A004468
 872         bool
 873
 874 config SYS_FSL_ERRATUM_A004477
 875         bool
 876
 877 config SYS_FSL_ERRATUM_A004508
 878         bool
 879
 880 config SYS_FSL_ERRATUM_A004580
 881         bool
 882
 883 config SYS_FSL_ERRATUM_A004699
 884         bool
 885
 886 config SYS_FSL_ERRATUM_A004849
 887         bool
 888
 889 config SYS_FSL_ERRATUM_A004510
 890         bool
 891
 892 config SYS_FSL_ERRATUM_A004510_SVR_REV
 893         hex
 894         depends on SYS_FSL_ERRATUM_A004510
 895         default 0x20 if ARCH_P4080
 896         default 0x10
 897
 898 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 899         hex
 900         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 901         default 0x11
 902
 903 config SYS_FSL_ERRATUM_A005125
 904         bool
 905
 906 config SYS_FSL_ERRATUM_A005434
 907         bool
 908
 909 config SYS_FSL_ERRATUM_A005812
 910         bool
 911
 912 config SYS_FSL_ERRATUM_A005871
 913         bool
 914
 915 config SYS_FSL_ERRATUM_A005275
 916         bool
 917
 918 config SYS_FSL_ERRATUM_A006261
 919         bool
 920
 921 config SYS_FSL_ERRATUM_A006379
 922         bool
 923
 924 config SYS_FSL_ERRATUM_A006384
 925         bool
 926
 927 config SYS_FSL_ERRATUM_A006475
 928         bool
 929
 930 config SYS_FSL_ERRATUM_A006593
 931         bool
 932
 933 config SYS_FSL_ERRATUM_A007075
 934         bool
 935
 936 config SYS_FSL_ERRATUM_A007186
 937         bool
 938
 939 config SYS_FSL_ERRATUM_A007212
 940         bool
 941
 942 config SYS_FSL_ERRATUM_A007815
 943         bool
 944
 945 config SYS_FSL_ERRATUM_A007798
 946         bool
 947
 948 config SYS_FSL_ERRATUM_A007907
 949         bool
 950
 951 config SYS_FSL_ERRATUM_A008044
 952         bool
 953
 954 config SYS_FSL_ERRATUM_CPC_A002
 955         bool
 956
 957 config SYS_FSL_ERRATUM_CPC_A003
 958         bool
 959
 960 config SYS_FSL_ERRATUM_CPU_A003999
 961         bool
 962
 963 config SYS_FSL_ERRATUM_ELBC_A001
 964         bool
 965
 966 config SYS_FSL_ERRATUM_I2C_A004447
 967         bool
 968
 969 config SYS_FSL_A004447_SVR_REV
 970         hex
 971         depends on SYS_FSL_ERRATUM_I2C_A004447
 972         default 0x00 if ARCH_MPC8548
 973         default 0x10 if ARCH_P1010
 974         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 975         default 0x20 if ARCH_P3041 || ARCH_P4080
 976
 977 config SYS_FSL_ERRATUM_IFC_A002769
 978         bool
 979
 980 config SYS_FSL_ERRATUM_IFC_A003399
 981         bool
 982
 983 config SYS_FSL_ERRATUM_NMG_CPU_A011
 984         bool
 985
 986 config SYS_FSL_ERRATUM_NMG_ETSEC129
 987         bool
 988
 989 config SYS_FSL_ERRATUM_NMG_LBC103
 990         bool
 991
 992 config SYS_FSL_ERRATUM_P1010_A003549
 993         bool
 994
 995 config SYS_FSL_ERRATUM_SATA_A001
 996         bool
 997
 998 config SYS_FSL_ERRATUM_SEC_A003571
 999         bool
1000
1001 config SYS_FSL_ERRATUM_SRIO_A004034
1002         bool
1003
1004 config SYS_FSL_ERRATUM_USB14
1005         bool
1006
1007 config SYS_HAS_SERDES
1008         bool
1009
1010 config SYS_P4080_ERRATUM_CPU22
1011         bool
1012
1013 config SYS_P4080_ERRATUM_PCIE_A003
1014         bool
1015
1016 config SYS_P4080_ERRATUM_SERDES8
1017         bool
1018
1019 config SYS_P4080_ERRATUM_SERDES9
1020         bool
1021
1022 config SYS_P4080_ERRATUM_SERDES_A001
1023         bool
1024
1025 config SYS_P4080_ERRATUM_SERDES_A005
1026         bool
1027
1028 config FSL_PCIE_DISABLE_ASPM
1029         bool
1030
1031 config FSL_PCIE_RESET
1032         bool
1033
1034 config SYS_FSL_QORIQ_CHASSIS1
1035         bool
1036
1037 config SYS_FSL_QORIQ_CHASSIS2
1038         bool
1039
1040 config SYS_FSL_NUM_LAWS
1041         int "Number of local access windows"
1042         depends on FSL_LAW
1043         default 32 if   ARCH_B4420      || \
1044                         ARCH_B4860      || \
1045                         ARCH_P2041      || \
1046                         ARCH_P3041      || \
1047                         ARCH_P4080      || \
1048                         ARCH_P5040      || \
1049                         ARCH_T2080      || \
1050                         ARCH_T4240
1051         default 16 if   ARCH_T1024      || \
1052                         ARCH_T1040      || \
1053                         ARCH_T1042
1054         default 12 if   ARCH_BSC9131    || \
1055                         ARCH_BSC9132    || \
1056                         ARCH_C29X       || \
1057                         ARCH_MPC8536    || \
1058                         ARCH_P1010      || \
1059                         ARCH_P1011      || \
1060                         ARCH_P1020      || \
1061                         ARCH_P1021      || \
1062                         ARCH_P1023      || \
1063                         ARCH_P1024      || \
1064                         ARCH_P1025      || \
1065                         ARCH_P2020
1066         default 10 if   ARCH_MPC8544    || \
1067                         ARCH_MPC8548
1068         default 8 if    ARCH_MPC8540    || \
1069                         ARCH_MPC8560
1070         help
1071                 Number of local access windows. This is fixed per SoC.
1072                 If not sure, do not change.
1073
1074 config SYS_FSL_THREADS_PER_CORE
1075         int
1076         default 2 if E6500
1077         default 1
1078
1079 config SYS_NUM_TLBCAMS
1080         int "Number of TLB CAM entries"
1081         default 64 if E500MC
1082         default 16
1083         help
1084                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1085                 16 for other E500 SoCs.
1086
1087 config SYS_PPC64
1088         bool
1089
1090 config SYS_PPC_E500_USE_DEBUG_TLB
1091         bool
1092
1093 config FSL_ELBC
1094         bool
1095
1096 config SYS_PPC_E500_DEBUG_TLB
1097         int "Temporary TLB entry for external debugger"
1098         depends on SYS_PPC_E500_USE_DEBUG_TLB
1099         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1100         default 1 if    ARCH_MPC8536
1101         default 2 if    ARCH_P1011      || \
1102                         ARCH_P1020      || \
1103                         ARCH_P1021      || \
1104                         ARCH_P1024      || \
1105                         ARCH_P1025      || \
1106                         ARCH_P2020
1107         default 3 if    ARCH_P1010      || \
1108                         ARCH_BSC9132    || \
1109                         ARCH_C29X
1110         help
1111                 Select a temporary TLB entry to be used during boot to work
1112                 around limitations in e500v1 and e500v2 external debugger
1113                 support. This reduces the portions of the boot code where
1114                 breakpoints and single stepping do not work. The value of this
1115                 symbol should be set to the TLB1 entry to be used for this
1116                 purpose. If unsure, do not change.
1117
1118 config SYS_FSL_IFC_CLK_DIV
1119         int "Divider of platform clock"
1120         depends on FSL_IFC
1121         default 2 if    ARCH_B4420      || \
1122                         ARCH_B4860      || \
1123                         ARCH_T1024      || \
1124                         ARCH_T1040      || \
1125                         ARCH_T1042      || \
1126                         ARCH_T4240
1127         default 1
1128         help
1129                 Defines divider of platform clock(clock input to
1130                 IFC controller).
1131
1132 config SYS_FSL_LBC_CLK_DIV
1133         int "Divider of platform clock"
1134         depends on FSL_ELBC || ARCH_MPC8540 || \
1135                 ARCH_MPC8548 || \
1136                 ARCH_MPC8560
1137
1138         default 2 if    ARCH_P2041      || \
1139                         ARCH_P3041      || \
1140                         ARCH_P4080      || \
1141                         ARCH_P5040
1142         default 1
1143
1144         help
1145                 Defines divider of platform clock(clock input to
1146                 eLBC controller).
1147
1148 config FSL_VIA
1149         bool
1150
1151 source "board/emulation/qemu-ppce500/Kconfig"
1152 source "board/freescale/corenet_ds/Kconfig"
1153 source "board/freescale/mpc8548cds/Kconfig"
1154 source "board/freescale/p1010rdb/Kconfig"
1155 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1156 source "board/freescale/p2041rdb/Kconfig"
1157 source "board/freescale/t102xrdb/Kconfig"
1158 source "board/freescale/t104xrdb/Kconfig"
1159 source "board/freescale/t208xqds/Kconfig"
1160 source "board/freescale/t208xrdb/Kconfig"
1161 source "board/freescale/t4rdb/Kconfig"
1162 source "board/keymile/Kconfig"
1163 source "board/socrates/Kconfig"
1164
1165 endmenu