arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51         select SYS_CACHE_SHIFT_5
  52
  53 config TARGET_P1010RDB_PA
  54         bool "Support P1010RDB_PA"
  55         select ARCH_P1010
  56         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  57         select SUPPORT_SPL
  58         select SUPPORT_TPL
  59         imply CMD_EEPROM
  60         imply CMD_SATA
  61         imply PANIC_HANG
  62
  63 config TARGET_P1010RDB_PB
  64         bool "Support P1010RDB_PB"
  65         select ARCH_P1010
  66         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  67         select SUPPORT_SPL
  68         select SUPPORT_TPL
  69         imply CMD_EEPROM
  70         imply CMD_SATA
  71         imply PANIC_HANG
  72
  73 config TARGET_P1020RDB_PC
  74         bool "Support P1020RDB-PC"
  75         select SUPPORT_SPL
  76         select SUPPORT_TPL
  77         select ARCH_P1020
  78         imply CMD_EEPROM
  79         imply CMD_SATA
  80         imply PANIC_HANG
  81
  82 config TARGET_P1020RDB_PD
  83         bool "Support P1020RDB-PD"
  84         select SUPPORT_SPL
  85         select SUPPORT_TPL
  86         select ARCH_P1020
  87         imply CMD_EEPROM
  88         imply CMD_SATA
  89         imply PANIC_HANG
  90
  91 config TARGET_P2020RDB
  92         bool "Support P2020RDB-PC"
  93         select SUPPORT_SPL
  94         select SUPPORT_TPL
  95         select ARCH_P2020
  96         imply CMD_EEPROM
  97         imply CMD_SATA
  98         imply SATA_SIL
  99
 100 config TARGET_P2041RDB
 101         bool "Support P2041RDB"
 102         select ARCH_P2041
 103         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 104         select PHYS_64BIT
 105         imply CMD_SATA
 106         imply FSL_SATA
 107
 108 config TARGET_QEMU_PPCE500
 109         bool "Support qemu-ppce500"
 110         select ARCH_QEMU_E500
 111         select PHYS_64BIT
 112         select SYS_RAMBOOT
 113         imply OF_HAS_PRIOR_STAGE
 114
 115 config TARGET_T1024RDB
 116         bool "Support T1024RDB"
 117         select ARCH_T1024
 118         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 119         select SUPPORT_SPL
 120         select PHYS_64BIT
 121         select FSL_DDR_INTERACTIVE
 122         imply CMD_EEPROM
 123         imply PANIC_HANG
 124
 125 config TARGET_T1042RDB
 126         bool "Support T1042RDB"
 127         select ARCH_T1042
 128         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 129         select SUPPORT_SPL
 130         select PHYS_64BIT
 131
 132 config TARGET_T1042D4RDB
 133         bool "Support T1042D4RDB"
 134         select ARCH_T1042
 135         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 136         select SUPPORT_SPL
 137         select PHYS_64BIT
 138         imply PANIC_HANG
 139
 140 config TARGET_T1042RDB_PI
 141         bool "Support T1042RDB_PI"
 142         select ARCH_T1042
 143         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 144         select SUPPORT_SPL
 145         select PHYS_64BIT
 146         imply PANIC_HANG
 147
 148 config TARGET_T2080QDS
 149         bool "Support T2080QDS"
 150         select ARCH_T2080
 151         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 152         select SUPPORT_SPL
 153         select PHYS_64BIT
 154         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 155         select FSL_DDR_INTERACTIVE
 156         imply CMD_SATA
 157
 158 config TARGET_T2080RDB
 159         bool "Support T2080RDB"
 160         select ARCH_T2080
 161         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 162         select SUPPORT_SPL
 163         select PHYS_64BIT
 164         imply CMD_SATA
 165         imply PANIC_HANG
 166
 167 config TARGET_T4240RDB
 168         bool "Support T4240RDB"
 169         select ARCH_T4240
 170         select SUPPORT_SPL
 171         select PHYS_64BIT
 172         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 173         imply CMD_SATA
 174         imply PANIC_HANG
 175
 176 config TARGET_KMP204X
 177         bool "Support kmp204x"
 178         select VENDOR_KM
 179
 180 config TARGET_KMCENT2
 181         bool "Support kmcent2"
 182         select VENDOR_KM
 183
 184 endchoice
 185
 186 config ARCH_B4420
 187         bool
 188         select E500MC
 189         select E6500
 190         select FSL_LAW
 191         select HETROGENOUS_CLUSTERS
 192         select SYS_FSL_DDR_VER_47
 193         select SYS_FSL_ERRATUM_A004477
 194         select SYS_FSL_ERRATUM_A005871
 195         select SYS_FSL_ERRATUM_A006379
 196         select SYS_FSL_ERRATUM_A006384
 197         select SYS_FSL_ERRATUM_A006475
 198         select SYS_FSL_ERRATUM_A006593
 199         select SYS_FSL_ERRATUM_A007075
 200         select SYS_FSL_ERRATUM_A007186 if CHAIN_OF_TRUST
 201         select SYS_FSL_ERRATUM_A007212
 202         select SYS_FSL_ERRATUM_A009942
 203         select SYS_FSL_HAS_DDR3
 204         select SYS_FSL_HAS_SEC
 205         select SYS_FSL_QORIQ_CHASSIS2
 206         select SYS_FSL_SEC_BE
 207         select SYS_FSL_SEC_COMPAT_4
 208         select SYS_PPC64
 209         select FSL_IFC
 210         imply CMD_EEPROM
 211         imply CMD_NAND
 212         imply CMD_REGINFO
 213
 214 config ARCH_B4860
 215         bool
 216         select E500MC
 217         select E6500
 218         select FSL_LAW
 219         select HETROGENOUS_CLUSTERS
 220         select SYS_FSL_DDR_VER_47
 221         select SYS_FSL_ERRATUM_A004477
 222         select SYS_FSL_ERRATUM_A005871
 223         select SYS_FSL_ERRATUM_A006379
 224         select SYS_FSL_ERRATUM_A006384
 225         select SYS_FSL_ERRATUM_A006475
 226         select SYS_FSL_ERRATUM_A006593
 227         select SYS_FSL_ERRATUM_A007075
 228         select SYS_FSL_ERRATUM_A007186 if CHAIN_OF_TRUST
 229         select SYS_FSL_ERRATUM_A007212
 230         select SYS_FSL_ERRATUM_A007907
 231         select SYS_FSL_ERRATUM_A009942
 232         select SYS_FSL_HAS_DDR3
 233         select SYS_FSL_HAS_SEC
 234         select SYS_FSL_QORIQ_CHASSIS2
 235         select SYS_FSL_SEC_BE
 236         select SYS_FSL_SEC_COMPAT_4
 237         select SYS_PPC64
 238         select FSL_IFC
 239         imply CMD_EEPROM
 240         imply CMD_NAND
 241         imply CMD_REGINFO
 242
 243 config ARCH_BSC9131
 244         bool
 245         select FSL_LAW
 246         select SYS_FSL_DDR_VER_44
 247         select SYS_FSL_ERRATUM_A004477
 248         select SYS_FSL_ERRATUM_A005125
 249         select SYS_FSL_ERRATUM_ESDHC111
 250         select SYS_FSL_HAS_DDR3
 251         select SYS_FSL_HAS_SEC
 252         select SYS_FSL_SEC_BE
 253         select SYS_FSL_SEC_COMPAT_4
 254         select FSL_IFC
 255         imply CMD_EEPROM
 256         imply CMD_NAND
 257         imply CMD_REGINFO
 258
 259 config ARCH_BSC9132
 260         bool
 261         select FSL_LAW
 262         select SYS_FSL_DDR_VER_46
 263         select SYS_FSL_ERRATUM_A004477
 264         select SYS_FSL_ERRATUM_A005125
 265         select SYS_FSL_ERRATUM_A005434
 266         select SYS_FSL_ERRATUM_ESDHC111
 267         select SYS_FSL_ERRATUM_I2C_A004447
 268         select SYS_FSL_ERRATUM_IFC_A002769
 269         select FSL_PCIE_RESET
 270         select SYS_FSL_HAS_DDR3
 271         select SYS_FSL_HAS_SEC
 272         select SYS_FSL_SEC_BE
 273         select SYS_FSL_SEC_COMPAT_4
 274         select SYS_PPC_E500_USE_DEBUG_TLB
 275         select FSL_IFC
 276         imply CMD_EEPROM
 277         imply CMD_MTDPARTS
 278         imply CMD_NAND
 279         imply CMD_PCI
 280         imply CMD_REGINFO
 281
 282 config ARCH_C29X
 283         bool
 284         select FSL_LAW
 285         select SYS_FSL_DDR_VER_46
 286         select SYS_FSL_ERRATUM_A005125
 287         select SYS_FSL_ERRATUM_ESDHC111
 288         select FSL_PCIE_RESET
 289         select SYS_FSL_HAS_DDR3
 290         select SYS_FSL_HAS_SEC
 291         select SYS_FSL_SEC_BE
 292         select SYS_FSL_SEC_COMPAT_6
 293         select SYS_PPC_E500_USE_DEBUG_TLB
 294         select FSL_IFC
 295         imply CMD_NAND
 296         imply CMD_PCI
 297         imply CMD_REGINFO
 298
 299 config ARCH_MPC8536
 300         bool
 301         select FSL_LAW
 302         select SYS_FSL_ERRATUM_A004508
 303         select SYS_FSL_ERRATUM_A005125
 304         select FSL_PCIE_RESET
 305         select SYS_FSL_HAS_DDR2
 306         select SYS_FSL_HAS_DDR3
 307         select SYS_FSL_HAS_SEC
 308         select SYS_FSL_SEC_BE
 309         select SYS_FSL_SEC_COMPAT_2
 310         select SYS_PPC_E500_USE_DEBUG_TLB
 311         select FSL_ELBC
 312         imply CMD_NAND
 313         imply CMD_SATA
 314         imply CMD_REGINFO
 315
 316 config ARCH_MPC8540
 317         bool
 318         select FSL_LAW
 319         select SYS_FSL_HAS_DDR1
 320
 321 config ARCH_MPC8544
 322         bool
 323         select BTB
 324         select FSL_LAW
 325         select SYS_CACHE_SHIFT_5
 326         select SYS_FSL_ERRATUM_A005125
 327         select FSL_PCIE_RESET
 328         select SYS_FSL_HAS_DDR2
 329         select SYS_FSL_HAS_SEC
 330         select SYS_FSL_SEC_BE
 331         select SYS_FSL_SEC_COMPAT_2
 332         select SYS_PPC_E500_USE_DEBUG_TLB
 333         select FSL_ELBC
 334
 335 config ARCH_MPC8548
 336         bool
 337         select BTB
 338         select FSL_LAW
 339         select SYS_FSL_ERRATUM_A005125
 340         select SYS_FSL_ERRATUM_NMG_DDR120
 341         select SYS_FSL_ERRATUM_NMG_LBC103
 342         select SYS_FSL_ERRATUM_NMG_ETSEC129
 343         select SYS_FSL_ERRATUM_I2C_A004447
 344         select FSL_PCIE_RESET
 345         select SYS_FSL_HAS_DDR2
 346         select SYS_FSL_HAS_DDR1
 347         select SYS_FSL_HAS_SEC
 348         select SYS_FSL_SEC_BE
 349         select SYS_FSL_SEC_COMPAT_2
 350         select SYS_PPC_E500_USE_DEBUG_TLB
 351         imply CMD_REGINFO
 352
 353 config ARCH_MPC8560
 354         bool
 355         select FSL_LAW
 356         select SYS_FSL_HAS_DDR1
 357
 358 config ARCH_P1010
 359         bool
 360         select A003399_NOR_WORKAROUND if SYS_FSL_ERRATUM_IFC_A003399 && !SPL
 361         select BTB
 362         select FSL_LAW
 363         select SYS_CACHE_SHIFT_5
 364         select SYS_HAS_SERDES
 365         select SYS_FSL_ERRATUM_A004477
 366         select SYS_FSL_ERRATUM_A004508
 367         select SYS_FSL_ERRATUM_A005125
 368         select SYS_FSL_ERRATUM_A005275
 369         select SYS_FSL_ERRATUM_A006261
 370         select SYS_FSL_ERRATUM_A007075
 371         select SYS_FSL_ERRATUM_ESDHC111
 372         select SYS_FSL_ERRATUM_I2C_A004447
 373         select SYS_FSL_ERRATUM_IFC_A002769
 374         select SYS_FSL_ERRATUM_P1010_A003549
 375         select SYS_FSL_ERRATUM_SEC_A003571
 376         select SYS_FSL_ERRATUM_IFC_A003399
 377         select FSL_PCIE_RESET
 378         select SYS_FSL_HAS_DDR3
 379         select SYS_FSL_HAS_SEC
 380         select SYS_FSL_SEC_BE
 381         select SYS_FSL_SEC_COMPAT_4
 382         select SYS_PPC_E500_USE_DEBUG_TLB
 383         select FSL_IFC
 384         imply CMD_EEPROM
 385         imply CMD_MTDPARTS
 386         imply CMD_NAND
 387         imply CMD_SATA
 388         imply CMD_PCI
 389         imply CMD_REGINFO
 390         imply FSL_SATA
 391         imply TIMESTAMP
 392
 393 config ARCH_P1011
 394         bool
 395         select FSL_LAW
 396         select SYS_FSL_ERRATUM_A004508
 397         select SYS_FSL_ERRATUM_A005125
 398         select SYS_FSL_ERRATUM_ELBC_A001
 399         select SYS_FSL_ERRATUM_ESDHC111
 400         select FSL_PCIE_DISABLE_ASPM
 401         select SYS_FSL_HAS_DDR3
 402         select SYS_FSL_HAS_SEC
 403         select SYS_FSL_SEC_BE
 404         select SYS_FSL_SEC_COMPAT_2
 405         select SYS_PPC_E500_USE_DEBUG_TLB
 406         select FSL_ELBC
 407
 408 config ARCH_P1020
 409         bool
 410         select BTB
 411         select FSL_LAW
 412         select SYS_CACHE_SHIFT_5
 413         select SYS_FSL_ERRATUM_A004508
 414         select SYS_FSL_ERRATUM_A005125
 415         select SYS_FSL_ERRATUM_ELBC_A001
 416         select SYS_FSL_ERRATUM_ESDHC111
 417         select FSL_PCIE_DISABLE_ASPM
 418         select FSL_PCIE_RESET
 419         select SYS_FSL_HAS_DDR3
 420         select SYS_FSL_HAS_SEC
 421         select SYS_FSL_SEC_BE
 422         select SYS_FSL_SEC_COMPAT_2
 423         select SYS_PPC_E500_USE_DEBUG_TLB
 424         select FSL_ELBC
 425         imply CMD_NAND
 426         imply CMD_SATA
 427         imply CMD_PCI
 428         imply CMD_REGINFO
 429         imply SATA_SIL
 430
 431 config ARCH_P1021
 432         bool
 433         select FSL_LAW
 434         select SYS_FSL_ERRATUM_A004508
 435         select SYS_FSL_ERRATUM_A005125
 436         select SYS_FSL_ERRATUM_ELBC_A001
 437         select SYS_FSL_ERRATUM_ESDHC111
 438         select FSL_PCIE_DISABLE_ASPM
 439         select FSL_PCIE_RESET
 440         select SYS_FSL_HAS_DDR3
 441         select SYS_FSL_HAS_SEC
 442         select SYS_FSL_SEC_BE
 443         select SYS_FSL_SEC_COMPAT_2
 444         select SYS_PPC_E500_USE_DEBUG_TLB
 445         select FSL_ELBC
 446         imply CMD_REGINFO
 447         imply CMD_NAND
 448         imply CMD_SATA
 449         imply CMD_REGINFO
 450         imply SATA_SIL
 451
 452 config ARCH_P1023
 453         bool
 454         select FSL_LAW
 455         select SYS_FSL_ERRATUM_A004508
 456         select SYS_FSL_ERRATUM_A005125
 457         select SYS_FSL_ERRATUM_I2C_A004447
 458         select FSL_PCIE_RESET
 459         select SYS_FSL_HAS_DDR3
 460         select SYS_FSL_HAS_SEC
 461         select SYS_FSL_SEC_BE
 462         select SYS_FSL_SEC_COMPAT_4
 463         select FSL_ELBC
 464
 465 config ARCH_P1024
 466         bool
 467         select FSL_LAW
 468         select SYS_FSL_ERRATUM_A004508
 469         select SYS_FSL_ERRATUM_A005125
 470         select SYS_FSL_ERRATUM_ELBC_A001
 471         select SYS_FSL_ERRATUM_ESDHC111
 472         select FSL_PCIE_DISABLE_ASPM
 473         select FSL_PCIE_RESET
 474         select SYS_FSL_HAS_DDR3
 475         select SYS_FSL_HAS_SEC
 476         select SYS_FSL_SEC_BE
 477         select SYS_FSL_SEC_COMPAT_2
 478         select SYS_PPC_E500_USE_DEBUG_TLB
 479         select FSL_ELBC
 480         imply CMD_EEPROM
 481         imply CMD_NAND
 482         imply CMD_SATA
 483         imply CMD_PCI
 484         imply CMD_REGINFO
 485         imply SATA_SIL
 486
 487 config ARCH_P1025
 488         bool
 489         select FSL_LAW
 490         select SYS_FSL_ERRATUM_A004508
 491         select SYS_FSL_ERRATUM_A005125
 492         select SYS_FSL_ERRATUM_ELBC_A001
 493         select SYS_FSL_ERRATUM_ESDHC111
 494         select FSL_PCIE_DISABLE_ASPM
 495         select FSL_PCIE_RESET
 496         select SYS_FSL_HAS_DDR3
 497         select SYS_FSL_HAS_SEC
 498         select SYS_FSL_SEC_BE
 499         select SYS_FSL_SEC_COMPAT_2
 500         select SYS_PPC_E500_USE_DEBUG_TLB
 501         select FSL_ELBC
 502         imply CMD_SATA
 503         imply CMD_REGINFO
 504
 505 config ARCH_P2020
 506         bool
 507         select BTB
 508         select FSL_LAW
 509         select SYS_CACHE_SHIFT_5
 510         select SYS_FSL_ERRATUM_A004477
 511         select SYS_FSL_ERRATUM_A004508
 512         select SYS_FSL_ERRATUM_A005125
 513         select SYS_FSL_ERRATUM_ESDHC111
 514         select SYS_FSL_ERRATUM_ESDHC_A001
 515         select FSL_PCIE_RESET
 516         select SYS_FSL_HAS_DDR3
 517         select SYS_FSL_HAS_SEC
 518         select SYS_FSL_SEC_BE
 519         select SYS_FSL_SEC_COMPAT_2
 520         select SYS_PPC_E500_USE_DEBUG_TLB
 521         select FSL_ELBC
 522         imply CMD_EEPROM
 523         imply CMD_NAND
 524         imply CMD_REGINFO
 525         imply TIMESTAMP
 526
 527 config ARCH_P2041
 528         bool
 529         select BACKSIDE_L2_CACHE
 530         select E500MC
 531         select FSL_LAW
 532         select SYS_CACHE_SHIFT_6
 533         select SYS_FSL_ERRATUM_A004510
 534         select SYS_FSL_ERRATUM_A004849
 535         select SYS_FSL_ERRATUM_A005275
 536         select SYS_FSL_ERRATUM_A006261
 537         select SYS_FSL_ERRATUM_CPU_A003999
 538         select SYS_FSL_ERRATUM_DDR_A003
 539         select SYS_FSL_ERRATUM_DDR_A003474
 540         select SYS_FSL_ERRATUM_ESDHC111
 541         select SYS_FSL_ERRATUM_I2C_A004447
 542         select SYS_FSL_ERRATUM_NMG_CPU_A011
 543         select SYS_FSL_ERRATUM_SRIO_A004034
 544         select SYS_FSL_ERRATUM_USB14
 545         select SYS_FSL_HAS_DDR3
 546         select SYS_FSL_HAS_SEC
 547         select SYS_FSL_QORIQ_CHASSIS1
 548         select SYS_FSL_SEC_BE
 549         select SYS_FSL_SEC_COMPAT_4
 550         select FSL_ELBC
 551         imply CMD_NAND
 552
 553 config ARCH_P3041
 554         bool
 555         select BACKSIDE_L2_CACHE
 556         select E500MC
 557         select FSL_LAW
 558         select SYS_CACHE_SHIFT_6
 559         select SYS_FSL_DDR_VER_44
 560         select SYS_FSL_ERRATUM_A004510
 561         select SYS_FSL_ERRATUM_A004849
 562         select SYS_FSL_ERRATUM_A005275
 563         select SYS_FSL_ERRATUM_A005812
 564         select SYS_FSL_ERRATUM_A006261
 565         select SYS_FSL_ERRATUM_CPU_A003999
 566         select SYS_FSL_ERRATUM_DDR_A003
 567         select SYS_FSL_ERRATUM_DDR_A003474
 568         select SYS_FSL_ERRATUM_ESDHC111
 569         select SYS_FSL_ERRATUM_I2C_A004447
 570         select SYS_FSL_ERRATUM_NMG_CPU_A011
 571         select SYS_FSL_ERRATUM_SRIO_A004034
 572         select SYS_FSL_ERRATUM_USB14
 573         select SYS_FSL_HAS_DDR3
 574         select SYS_FSL_HAS_SEC
 575         select SYS_FSL_QORIQ_CHASSIS1
 576         select SYS_FSL_SEC_BE
 577         select SYS_FSL_SEC_COMPAT_4
 578         select FSL_ELBC
 579         imply CMD_NAND
 580         imply CMD_SATA
 581         imply CMD_REGINFO
 582         imply FSL_SATA
 583
 584 config ARCH_P4080
 585         bool
 586         select BACKSIDE_L2_CACHE
 587         select E500MC
 588         select FSL_LAW
 589         select SYS_CACHE_SHIFT_6
 590         select SYS_FSL_DDR_VER_44
 591         select SYS_FSL_ERRATUM_A004510
 592         select SYS_FSL_ERRATUM_A004580
 593         select SYS_FSL_ERRATUM_A004849
 594         select SYS_FSL_ERRATUM_A005812
 595         select SYS_FSL_ERRATUM_A007075
 596         select SYS_FSL_ERRATUM_CPC_A002
 597         select SYS_FSL_ERRATUM_CPC_A003
 598         select SYS_FSL_ERRATUM_CPU_A003999
 599         select SYS_FSL_ERRATUM_DDR_A003
 600         select SYS_FSL_ERRATUM_DDR_A003474
 601         select SYS_FSL_ERRATUM_ELBC_A001
 602         select SYS_FSL_ERRATUM_ESDHC111
 603         select SYS_FSL_ERRATUM_ESDHC13
 604         select SYS_FSL_ERRATUM_ESDHC135
 605         select SYS_FSL_ERRATUM_I2C_A004447
 606         select SYS_FSL_ERRATUM_NMG_CPU_A011
 607         select SYS_FSL_ERRATUM_SRIO_A004034
 608         select SYS_P4080_ERRATUM_CPU22
 609         select SYS_P4080_ERRATUM_PCIE_A003
 610         select SYS_P4080_ERRATUM_SERDES8
 611         select SYS_P4080_ERRATUM_SERDES9
 612         select SYS_P4080_ERRATUM_SERDES_A001
 613         select SYS_P4080_ERRATUM_SERDES_A005
 614         select SYS_FSL_HAS_DDR3
 615         select SYS_FSL_HAS_SEC
 616         select SYS_FSL_QORIQ_CHASSIS1
 617         select SYS_FSL_SEC_BE
 618         select SYS_FSL_SEC_COMPAT_4
 619         select FSL_ELBC
 620         imply CMD_SATA
 621         imply CMD_REGINFO
 622         imply SATA_SIL
 623
 624 config ARCH_P5040
 625         bool
 626         select BACKSIDE_L2_CACHE
 627         select E500MC
 628         select FSL_LAW
 629         select SYS_CACHE_SHIFT_6
 630         select SYS_FSL_DDR_VER_44
 631         select SYS_FSL_ERRATUM_A004510
 632         select SYS_FSL_ERRATUM_A004699
 633         select SYS_FSL_ERRATUM_A005275
 634         select SYS_FSL_ERRATUM_A005812
 635         select SYS_FSL_ERRATUM_A006261
 636         select SYS_FSL_ERRATUM_DDR_A003
 637         select SYS_FSL_ERRATUM_DDR_A003474
 638         select SYS_FSL_ERRATUM_ESDHC111
 639         select SYS_FSL_ERRATUM_USB14
 640         select SYS_FSL_HAS_DDR3
 641         select SYS_FSL_HAS_SEC
 642         select SYS_FSL_QORIQ_CHASSIS1
 643         select SYS_FSL_SEC_BE
 644         select SYS_FSL_SEC_COMPAT_4
 645         select SYS_PPC64
 646         select FSL_ELBC
 647         imply CMD_SATA
 648         imply CMD_REGINFO
 649         imply FSL_SATA
 650
 651 config ARCH_QEMU_E500
 652         bool
 653         select SYS_CACHE_SHIFT_5
 654
 655 config ARCH_T1024
 656         bool
 657         select BACKSIDE_L2_CACHE
 658         select E500MC
 659         select E5500
 660         select FSL_LAW
 661         select SYS_CACHE_SHIFT_6
 662         select SYS_FSL_DDR_VER_50
 663         select SYS_FSL_ERRATUM_A008378
 664         select SYS_FSL_ERRATUM_A008109
 665         select SYS_FSL_ERRATUM_A009663
 666         select SYS_FSL_ERRATUM_A009942
 667         select SYS_FSL_ERRATUM_ESDHC111
 668         select SYS_FSL_HAS_DDR3
 669         select SYS_FSL_HAS_DDR4
 670         select SYS_FSL_HAS_SEC
 671         select SYS_FSL_QORIQ_CHASSIS2
 672         select SYS_FSL_SEC_BE
 673         select SYS_FSL_SEC_COMPAT_5
 674         select FSL_IFC
 675         imply CMD_EEPROM
 676         imply CMD_NAND
 677         imply CMD_MTDPARTS
 678         imply CMD_REGINFO
 679
 680 config ARCH_T1040
 681         bool
 682         select BACKSIDE_L2_CACHE
 683         select E500MC
 684         select E5500
 685         select FSL_LAW
 686         select SYS_CACHE_SHIFT_6
 687         select SYS_FSL_DDR_VER_50
 688         select SYS_FSL_ERRATUM_A008044
 689         select SYS_FSL_ERRATUM_A008378
 690         select SYS_FSL_ERRATUM_A008109
 691         select SYS_FSL_ERRATUM_A009663
 692         select SYS_FSL_ERRATUM_A009942
 693         select SYS_FSL_ERRATUM_ESDHC111
 694         select SYS_FSL_HAS_DDR3
 695         select SYS_FSL_HAS_DDR4
 696         select SYS_FSL_HAS_SEC
 697         select SYS_FSL_QORIQ_CHASSIS2
 698         select SYS_FSL_SEC_BE
 699         select SYS_FSL_SEC_COMPAT_5
 700         select FSL_IFC
 701         imply CMD_MTDPARTS
 702         imply CMD_NAND
 703         imply CMD_REGINFO
 704
 705 config ARCH_T1042
 706         bool
 707         select BACKSIDE_L2_CACHE
 708         select E500MC
 709         select E5500
 710         select FSL_LAW
 711         select SYS_CACHE_SHIFT_6
 712         select SYS_FSL_DDR_VER_50
 713         select SYS_FSL_ERRATUM_A008044
 714         select SYS_FSL_ERRATUM_A008378
 715         select SYS_FSL_ERRATUM_A008109
 716         select SYS_FSL_ERRATUM_A009663
 717         select SYS_FSL_ERRATUM_A009942
 718         select SYS_FSL_ERRATUM_ESDHC111
 719         select SYS_FSL_HAS_DDR3
 720         select SYS_FSL_HAS_DDR4
 721         select SYS_FSL_HAS_SEC
 722         select SYS_FSL_QORIQ_CHASSIS2
 723         select SYS_FSL_SEC_BE
 724         select SYS_FSL_SEC_COMPAT_5
 725         select FSL_IFC
 726         imply CMD_MTDPARTS
 727         imply CMD_NAND
 728         imply CMD_REGINFO
 729
 730 config ARCH_T2080
 731         bool
 732         select E500MC
 733         select E6500
 734         select FSL_LAW
 735         select SYS_CACHE_SHIFT_6
 736         select SYS_FSL_DDR_VER_47
 737         select SYS_FSL_ERRATUM_A006379
 738         select SYS_FSL_ERRATUM_A006593
 739         select SYS_FSL_ERRATUM_A007186 if CHAIN_OF_TRUST
 740         select SYS_FSL_ERRATUM_A007212
 741         select SYS_FSL_ERRATUM_A007815
 742         select SYS_FSL_ERRATUM_A007907
 743         select SYS_FSL_ERRATUM_A008109
 744         select SYS_FSL_ERRATUM_A009942
 745         select SYS_FSL_ERRATUM_ESDHC111
 746         select FSL_PCIE_RESET
 747         select SYS_FSL_HAS_DDR3
 748         select SYS_FSL_HAS_SEC
 749         select SYS_FSL_QORIQ_CHASSIS2
 750         select SYS_FSL_SEC_BE
 751         select SYS_FSL_SEC_COMPAT_4
 752         select SYS_PPC64
 753         select FSL_IFC
 754         imply CMD_SATA
 755         imply CMD_NAND
 756         imply CMD_REGINFO
 757         imply FSL_SATA
 758         imply ID_EEPROM
 759
 760 config ARCH_T4240
 761         bool
 762         select E500MC
 763         select E6500
 764         select FSL_LAW
 765         select SYS_CACHE_SHIFT_6
 766         select SYS_FSL_DDR_VER_47
 767         select SYS_FSL_ERRATUM_A004468
 768         select SYS_FSL_ERRATUM_A005871
 769         select SYS_FSL_ERRATUM_A006261
 770         select SYS_FSL_ERRATUM_A006379
 771         select SYS_FSL_ERRATUM_A006593
 772         select SYS_FSL_ERRATUM_A007186 if CHAIN_OF_TRUST
 773         select SYS_FSL_ERRATUM_A007798
 774         select SYS_FSL_ERRATUM_A007815
 775         select SYS_FSL_ERRATUM_A007907
 776         select SYS_FSL_ERRATUM_A008109
 777         select SYS_FSL_ERRATUM_A009942
 778         select SYS_FSL_HAS_DDR3
 779         select SYS_FSL_HAS_SEC
 780         select SYS_FSL_QORIQ_CHASSIS2
 781         select SYS_FSL_SEC_BE
 782         select SYS_FSL_SEC_COMPAT_4
 783         select SYS_PPC64
 784         select FSL_IFC
 785         imply CMD_SATA
 786         imply CMD_NAND
 787         imply CMD_REGINFO
 788         imply FSL_SATA
 789
 790 config MPC85XX_HAVE_RESET_VECTOR
 791         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 792         depends on MPC85xx
 793
 794 config BTB
 795         bool "toggle branch predition"
 796
 797 config BOOKE
 798         bool
 799         default y
 800
 801 config E500
 802         bool
 803         default y
 804         help
 805                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 806
 807 config E500MC
 808         bool
 809         select BTB
 810         imply CMD_PCI
 811         help
 812                 Enble PowerPC E500MC core
 813
 814 config E5500
 815         bool
 816
 817 config E6500
 818         bool
 819         select BTB
 820         help
 821                 Enable PowerPC E6500 core
 822
 823 config FSL_LAW
 824         bool
 825         help
 826                 Use Freescale common code for Local Access Window
 827
 828 config HETROGENOUS_CLUSTERS
 829         bool
 830
 831 config MAX_CPUS
 832         int "Maximum number of CPUs permitted for MPC85xx"
 833         default 12 if ARCH_T4240
 834         default 8 if ARCH_P4080
 835         default 4 if ARCH_B4860 || \
 836                      ARCH_P2041 || \
 837                      ARCH_P3041 || \
 838                      ARCH_P5040 || \
 839                      ARCH_T1040 || \
 840                      ARCH_T1042 || \
 841                      ARCH_T2080
 842         default 2 if ARCH_B4420 || \
 843                      ARCH_BSC9132 || \
 844                      ARCH_P1020 || \
 845                      ARCH_P1021 || \
 846                      ARCH_P1023 || \
 847                      ARCH_P1024 || \
 848                      ARCH_P1025 || \
 849                      ARCH_P2020 || \
 850                      ARCH_T1024
 851         default 1
 852         help
 853           Set this number to the maximum number of possible CPUs in the SoC.
 854           SoCs may have multiple clusters with each cluster may have multiple
 855           ports. If some ports are reserved but higher ports are used for
 856           cores, count the reserved ports. This will allocate enough memory
 857           in spin table to properly handle all cores.
 858
 859 config SYS_CCSRBAR_DEFAULT
 860         hex "Default CCSRBAR address"
 861         default 0xff700000 if   ARCH_BSC9131    || \
 862                                 ARCH_BSC9132    || \
 863                                 ARCH_C29X       || \
 864                                 ARCH_MPC8536    || \
 865                                 ARCH_MPC8540    || \
 866                                 ARCH_MPC8544    || \
 867                                 ARCH_MPC8548    || \
 868                                 ARCH_MPC8560    || \
 869                                 ARCH_P1010      || \
 870                                 ARCH_P1011      || \
 871                                 ARCH_P1020      || \
 872                                 ARCH_P1021      || \
 873                                 ARCH_P1024      || \
 874                                 ARCH_P1025      || \
 875                                 ARCH_P2020
 876         default 0xff600000 if   ARCH_P1023
 877         default 0xfe000000 if   ARCH_B4420      || \
 878                                 ARCH_B4860      || \
 879                                 ARCH_P2041      || \
 880                                 ARCH_P3041      || \
 881                                 ARCH_P4080      || \
 882                                 ARCH_P5040      || \
 883                                 ARCH_T1024      || \
 884                                 ARCH_T1040      || \
 885                                 ARCH_T1042      || \
 886                                 ARCH_T2080      || \
 887                                 ARCH_T4240
 888         default 0xe0000000 if ARCH_QEMU_E500
 889         help
 890                 Default value of CCSRBAR comes from power-on-reset. It
 891                 is fixed on each SoC. Some SoCs can have different value
 892                 if changed by pre-boot regime. The value here must match
 893                 the current value in SoC. If not sure, do not change.
 894
 895 config A003399_NOR_WORKAROUND
 896         bool
 897         help
 898           Enables a workaround for IFC erratum A003399. It is only required
 899           during NOR boot.
 900
 901 config A008044_WORKAROUND
 902         bool
 903         help
 904           Enables a workaround for T1040/T1042 erratum A008044. It is only
 905           required during NAND boot and valid for Rev 1.0 SoC revision
 906
 907 config SYS_FSL_ERRATUM_A004468
 908         bool
 909
 910 config SYS_FSL_ERRATUM_A004477
 911         bool
 912
 913 config SYS_FSL_ERRATUM_A004508
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A004580
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A004699
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A004849
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A004510
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A004510_SVR_REV
 929         hex
 930         depends on SYS_FSL_ERRATUM_A004510
 931         default 0x20 if ARCH_P4080
 932         default 0x10
 933
 934 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 935         hex
 936         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 937         default 0x11
 938
 939 config SYS_FSL_ERRATUM_A005125
 940         bool
 941
 942 config SYS_FSL_ERRATUM_A005434
 943         bool
 944
 945 config SYS_FSL_ERRATUM_A005812
 946         bool
 947
 948 config SYS_FSL_ERRATUM_A005871
 949         bool
 950
 951 config SYS_FSL_ERRATUM_A005275
 952         bool
 953
 954 config SYS_FSL_ERRATUM_A006261
 955         bool
 956
 957 config SYS_FSL_ERRATUM_A006379
 958         bool
 959
 960 config SYS_FSL_ERRATUM_A006384
 961         bool
 962
 963 config SYS_FSL_ERRATUM_A006475
 964         bool
 965
 966 config SYS_FSL_ERRATUM_A006593
 967         bool
 968
 969 config SYS_FSL_ERRATUM_A007075
 970         bool
 971
 972 config SYS_FSL_ERRATUM_A007186
 973         bool
 974
 975 config SYS_FSL_ERRATUM_A007212
 976         bool
 977
 978 config SYS_FSL_ERRATUM_A007815
 979         bool
 980
 981 config SYS_FSL_ERRATUM_A007798
 982         bool
 983
 984 config SYS_FSL_ERRATUM_A007907
 985         bool
 986
 987 config SYS_FSL_ERRATUM_A008044
 988         bool
 989         select A008044_WORKAROUND if MTD_RAW_NAND
 990
 991 config SYS_FSL_ERRATUM_CPC_A002
 992         bool
 993
 994 config SYS_FSL_ERRATUM_CPC_A003
 995         bool
 996
 997 config SYS_FSL_ERRATUM_CPU_A003999
 998         bool
 999
1000 config SYS_FSL_ERRATUM_ELBC_A001
1001         bool
1002
1003 config SYS_FSL_ERRATUM_I2C_A004447
1004         bool
1005
1006 config SYS_FSL_A004447_SVR_REV
1007         hex
1008         depends on SYS_FSL_ERRATUM_I2C_A004447
1009         default 0x00 if ARCH_MPC8548
1010         default 0x10 if ARCH_P1010
1011         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
1012         default 0x20 if ARCH_P3041 || ARCH_P4080
1013
1014 config SYS_FSL_ERRATUM_IFC_A002769
1015         bool
1016
1017 config SYS_FSL_ERRATUM_IFC_A003399
1018         bool
1019
1020 config SYS_FSL_ERRATUM_NMG_CPU_A011
1021         bool
1022
1023 config SYS_FSL_ERRATUM_NMG_ETSEC129
1024         bool
1025
1026 config SYS_FSL_ERRATUM_NMG_LBC103
1027         bool
1028
1029 config SYS_FSL_ERRATUM_P1010_A003549
1030         bool
1031
1032 config SYS_FSL_ERRATUM_SATA_A001
1033         bool
1034
1035 config SYS_FSL_ERRATUM_SEC_A003571
1036         bool
1037
1038 config SYS_FSL_ERRATUM_SRIO_A004034
1039         bool
1040
1041 config SYS_FSL_ERRATUM_USB14
1042         bool
1043
1044 config SYS_HAS_SERDES
1045         bool
1046
1047 config SYS_P4080_ERRATUM_CPU22
1048         bool
1049
1050 config SYS_P4080_ERRATUM_PCIE_A003
1051         bool
1052
1053 config SYS_P4080_ERRATUM_SERDES8
1054         bool
1055
1056 config SYS_P4080_ERRATUM_SERDES9
1057         bool
1058
1059 config SYS_P4080_ERRATUM_SERDES_A001
1060         bool
1061
1062 config SYS_P4080_ERRATUM_SERDES_A005
1063         bool
1064
1065 config FSL_PCIE_DISABLE_ASPM
1066         bool
1067
1068 config FSL_PCIE_RESET
1069         bool
1070
1071 config SYS_FSL_QORIQ_CHASSIS1
1072         bool
1073
1074 config SYS_FSL_QORIQ_CHASSIS2
1075         bool
1076
1077 config SYS_FSL_NUM_LAWS
1078         int "Number of local access windows"
1079         depends on FSL_LAW
1080         default 32 if   ARCH_B4420      || \
1081                         ARCH_B4860      || \
1082                         ARCH_P2041      || \
1083                         ARCH_P3041      || \
1084                         ARCH_P4080      || \
1085                         ARCH_P5040      || \
1086                         ARCH_T2080      || \
1087                         ARCH_T4240
1088         default 16 if   ARCH_T1024      || \
1089                         ARCH_T1040      || \
1090                         ARCH_T1042
1091         default 12 if   ARCH_BSC9131    || \
1092                         ARCH_BSC9132    || \
1093                         ARCH_C29X       || \
1094                         ARCH_MPC8536    || \
1095                         ARCH_P1010      || \
1096                         ARCH_P1011      || \
1097                         ARCH_P1020      || \
1098                         ARCH_P1021      || \
1099                         ARCH_P1023      || \
1100                         ARCH_P1024      || \
1101                         ARCH_P1025      || \
1102                         ARCH_P2020
1103         default 10 if   ARCH_MPC8544    || \
1104                         ARCH_MPC8548
1105         default 8 if    ARCH_MPC8540    || \
1106                         ARCH_MPC8560
1107         help
1108                 Number of local access windows. This is fixed per SoC.
1109                 If not sure, do not change.
1110
1111 config SYS_FSL_THREADS_PER_CORE
1112         int
1113         default 2 if E6500
1114         default 1
1115
1116 config SYS_NUM_TLBCAMS
1117         int "Number of TLB CAM entries"
1118         default 64 if E500MC
1119         default 16
1120         help
1121                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1122                 16 for other E500 SoCs.
1123
1124 if HETROGENOUS_CLUSTERS
1125
1126 config SYS_MAPLE
1127         def_bool y
1128
1129 config SYS_CPRI
1130         def_bool y
1131
1132 config PPC_CLUSTER_START
1133         int
1134         default 0
1135
1136 config DSP_CLUSTER_START
1137         int
1138         default 1
1139
1140 config SYS_CPRI_CLK
1141         int
1142         default 3
1143
1144 config SYS_ULB_CLK
1145         int
1146         default 4
1147
1148 config SYS_ETVPE_CLK
1149         int
1150         default 1
1151 endif
1152
1153 config BACKSIDE_L2_CACHE
1154         bool
1155
1156 config SYS_PPC64
1157         bool
1158
1159 config SYS_PPC_E500_USE_DEBUG_TLB
1160         bool
1161
1162 config FSL_ELBC
1163         bool
1164
1165 config SYS_PPC_E500_DEBUG_TLB
1166         int "Temporary TLB entry for external debugger"
1167         depends on SYS_PPC_E500_USE_DEBUG_TLB
1168         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1169         default 1 if    ARCH_MPC8536
1170         default 2 if    ARCH_P1011      || \
1171                         ARCH_P1020      || \
1172                         ARCH_P1021      || \
1173                         ARCH_P1024      || \
1174                         ARCH_P1025      || \
1175                         ARCH_P2020
1176         default 3 if    ARCH_P1010      || \
1177                         ARCH_BSC9132    || \
1178                         ARCH_C29X
1179         help
1180                 Select a temporary TLB entry to be used during boot to work
1181                 around limitations in e500v1 and e500v2 external debugger
1182                 support. This reduces the portions of the boot code where
1183                 breakpoints and single stepping do not work. The value of this
1184                 symbol should be set to the TLB1 entry to be used for this
1185                 purpose. If unsure, do not change.
1186
1187 config SYS_FSL_IFC_CLK_DIV
1188         int "Divider of platform clock"
1189         depends on FSL_IFC
1190         default 2 if    ARCH_B4420      || \
1191                         ARCH_B4860      || \
1192                         ARCH_T1024      || \
1193                         ARCH_T1040      || \
1194                         ARCH_T1042      || \
1195                         ARCH_T4240
1196         default 1
1197         help
1198                 Defines divider of platform clock(clock input to
1199                 IFC controller).
1200
1201 config SYS_FSL_LBC_CLK_DIV
1202         int "Divider of platform clock"
1203         depends on FSL_ELBC || ARCH_MPC8540 || \
1204                 ARCH_MPC8548 || \
1205                 ARCH_MPC8560
1206
1207         default 2 if    ARCH_P2041      || \
1208                         ARCH_P3041      || \
1209                         ARCH_P4080      || \
1210                         ARCH_P5040
1211         default 1
1212
1213         help
1214                 Defines divider of platform clock(clock input to
1215                 eLBC controller).
1216
1217 config ENABLE_36BIT_PHYS
1218         bool "Enable 36bit physical address space support"
1219
1220 config SYS_BOOK3E_HV
1221         bool "Category E.HV is supported"
1222         depends on BOOKE
1223
1224 config SYS_CPC_REINIT_F
1225         bool
1226         help
1227           The CPC is configured as SRAM at the time of U-Boot entry and is
1228           required to be re-initialized.
1229
1230 config SYS_FSL_CPC
1231         bool "Corenet Platform Cache support"
1232
1233 config SYS_CACHE_STASHING
1234         bool "Enable cache stashing"
1235
1236 config SYS_MPC85XX_NO_RESETVEC
1237         bool "Discard resetvec section and move bootpg section up"
1238         depends on MPC85xx
1239         help
1240           If this variable is specified, the section .resetvec is not kept and
1241           the section .bootpg is placed in the previous 4k of the .text section.
1242
1243 config SPL_SYS_MPC85XX_NO_RESETVEC
1244         bool "Discard resetvec section and move bootpg section up, in SPL"
1245         depends on MPC85xx && SPL
1246         help
1247           If this variable is specified, the section .resetvec is not kept and
1248           the section .bootpg is placed in the previous 4k of the .text section,
1249           of the SPL portion of the binary.
1250
1251 config TPL_SYS_MPC85XX_NO_RESETVEC
1252         bool "Discard resetvec section and move bootpg section up, in TPL"
1253         depends on MPC85xx && TPL
1254         help
1255           If this variable is specified, the section .resetvec is not kept and
1256           the section .bootpg is placed in the previous 4k of the .text section,
1257           of the SPL portion of the binary.
1258
1259 config FSL_VIA
1260         bool
1261
1262 source "board/emulation/qemu-ppce500/Kconfig"
1263 source "board/freescale/corenet_ds/Kconfig"
1264 source "board/freescale/mpc8548cds/Kconfig"
1265 source "board/freescale/p1010rdb/Kconfig"
1266 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1267 source "board/freescale/p2041rdb/Kconfig"
1268 source "board/freescale/t102xrdb/Kconfig"
1269 source "board/freescale/t104xrdb/Kconfig"
1270 source "board/freescale/t208xqds/Kconfig"
1271 source "board/freescale/t208xrdb/Kconfig"
1272 source "board/freescale/t4rdb/Kconfig"
1273 source "board/socrates/Kconfig"
1274
1275 endmenu