arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51
  52 config TARGET_MPC8568MDS
  53         bool "Support MPC8568MDS"
  54         select ARCH_MPC8568
  55
  56 config TARGET_P1010RDB_PA
  57         bool "Support P1010RDB_PA"
  58         select ARCH_P1010
  59         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  60         select SUPPORT_SPL
  61         select SUPPORT_TPL
  62         imply CMD_EEPROM
  63         imply CMD_SATA
  64         imply PANIC_HANG
  65
  66 config TARGET_P1010RDB_PB
  67         bool "Support P1010RDB_PB"
  68         select ARCH_P1010
  69         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  70         select SUPPORT_SPL
  71         select SUPPORT_TPL
  72         imply CMD_EEPROM
  73         imply CMD_SATA
  74         imply PANIC_HANG
  75
  76 config TARGET_P1020RDB_PC
  77         bool "Support P1020RDB-PC"
  78         select SUPPORT_SPL
  79         select SUPPORT_TPL
  80         select ARCH_P1020
  81         imply CMD_EEPROM
  82         imply CMD_SATA
  83         imply PANIC_HANG
  84
  85 config TARGET_P1020RDB_PD
  86         bool "Support P1020RDB-PD"
  87         select SUPPORT_SPL
  88         select SUPPORT_TPL
  89         select ARCH_P1020
  90         imply CMD_EEPROM
  91         imply CMD_SATA
  92         imply PANIC_HANG
  93
  94 config TARGET_P2020RDB
  95         bool "Support P2020RDB-PC"
  96         select SUPPORT_SPL
  97         select SUPPORT_TPL
  98         select ARCH_P2020
  99         imply CMD_EEPROM
 100         imply CMD_SATA
 101         imply SATA_SIL
 102
 103 config TARGET_P2041RDB
 104         bool "Support P2041RDB"
 105         select ARCH_P2041
 106         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 107         select PHYS_64BIT
 108         imply CMD_SATA
 109         imply FSL_SATA
 110
 111 config TARGET_QEMU_PPCE500
 112         bool "Support qemu-ppce500"
 113         select ARCH_QEMU_E500
 114         select PHYS_64BIT
 115
 116 config TARGET_T1023RDB
 117         bool "Support T1023RDB"
 118         select ARCH_T1023
 119         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 120         select SUPPORT_SPL
 121         select PHYS_64BIT
 122         select FSL_DDR_INTERACTIVE
 123         imply CMD_EEPROM
 124         imply PANIC_HANG
 125
 126 config TARGET_T1024RDB
 127         bool "Support T1024RDB"
 128         select ARCH_T1024
 129         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 130         select SUPPORT_SPL
 131         select PHYS_64BIT
 132         select FSL_DDR_INTERACTIVE
 133         imply CMD_EEPROM
 134         imply PANIC_HANG
 135
 136 config TARGET_T1042RDB
 137         bool "Support T1042RDB"
 138         select ARCH_T1042
 139         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 140         select SUPPORT_SPL
 141         select PHYS_64BIT
 142
 143 config TARGET_T1042D4RDB
 144         bool "Support T1042D4RDB"
 145         select ARCH_T1042
 146         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 147         select SUPPORT_SPL
 148         select PHYS_64BIT
 149         imply PANIC_HANG
 150
 151 config TARGET_T1042RDB_PI
 152         bool "Support T1042RDB_PI"
 153         select ARCH_T1042
 154         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 155         select SUPPORT_SPL
 156         select PHYS_64BIT
 157         imply PANIC_HANG
 158
 159 config TARGET_T2080QDS
 160         bool "Support T2080QDS"
 161         select ARCH_T2080
 162         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 163         select SUPPORT_SPL
 164         select PHYS_64BIT
 165         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 166         select FSL_DDR_INTERACTIVE
 167         imply CMD_SATA
 168
 169 config TARGET_T2080RDB
 170         bool "Support T2080RDB"
 171         select ARCH_T2080
 172         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 173         select SUPPORT_SPL
 174         select PHYS_64BIT
 175         imply CMD_SATA
 176         imply PANIC_HANG
 177
 178 config TARGET_T4160RDB
 179         bool "Support T4160RDB"
 180         select ARCH_T4160
 181         select SUPPORT_SPL
 182         select PHYS_64BIT
 183         imply PANIC_HANG
 184
 185 config TARGET_T4240RDB
 186         bool "Support T4240RDB"
 187         select ARCH_T4240
 188         select SUPPORT_SPL
 189         select PHYS_64BIT
 190         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 191         imply CMD_SATA
 192         imply PANIC_HANG
 193
 194 config TARGET_KMP204X
 195         bool "Support kmp204x"
 196         select VENDOR_KM
 197
 198 config TARGET_KMCENT2
 199         bool "Support kmcent2"
 200         select VENDOR_KM
 201
 202 config TARGET_XPEDITE520X
 203         bool "Support xpedite520x"
 204         select ARCH_MPC8548
 205
 206 config TARGET_XPEDITE537X
 207         bool "Support xpedite537x"
 208         select ARCH_MPC8572
 209 # Use DDR3 controller with DDR2 DIMMs on this board
 210         select SYS_FSL_DDRC_GEN3
 211
 212 config TARGET_XPEDITE550X
 213         bool "Support xpedite550x"
 214         select ARCH_P2020
 215
 216 config TARGET_UCP1020
 217         bool "Support uCP1020"
 218         select ARCH_P1020
 219         imply CMD_SATA
 220         imply PANIC_HANG
 221
 222 endchoice
 223
 224 config ARCH_B4420
 225         bool
 226         select E500MC
 227         select E6500
 228         select FSL_LAW
 229         select SYS_FSL_DDR_VER_47
 230         select SYS_FSL_ERRATUM_A004477
 231         select SYS_FSL_ERRATUM_A005871
 232         select SYS_FSL_ERRATUM_A006379
 233         select SYS_FSL_ERRATUM_A006384
 234         select SYS_FSL_ERRATUM_A006475
 235         select SYS_FSL_ERRATUM_A006593
 236         select SYS_FSL_ERRATUM_A007075
 237         select SYS_FSL_ERRATUM_A007186
 238         select SYS_FSL_ERRATUM_A007212
 239         select SYS_FSL_ERRATUM_A009942
 240         select SYS_FSL_HAS_DDR3
 241         select SYS_FSL_HAS_SEC
 242         select SYS_FSL_QORIQ_CHASSIS2
 243         select SYS_FSL_SEC_BE
 244         select SYS_FSL_SEC_COMPAT_4
 245         select SYS_PPC64
 246         select FSL_IFC
 247         imply CMD_EEPROM
 248         imply CMD_NAND
 249         imply CMD_REGINFO
 250
 251 config ARCH_B4860
 252         bool
 253         select E500MC
 254         select E6500
 255         select FSL_LAW
 256         select SYS_FSL_DDR_VER_47
 257         select SYS_FSL_ERRATUM_A004477
 258         select SYS_FSL_ERRATUM_A005871
 259         select SYS_FSL_ERRATUM_A006379
 260         select SYS_FSL_ERRATUM_A006384
 261         select SYS_FSL_ERRATUM_A006475
 262         select SYS_FSL_ERRATUM_A006593
 263         select SYS_FSL_ERRATUM_A007075
 264         select SYS_FSL_ERRATUM_A007186
 265         select SYS_FSL_ERRATUM_A007212
 266         select SYS_FSL_ERRATUM_A007907
 267         select SYS_FSL_ERRATUM_A009942
 268         select SYS_FSL_HAS_DDR3
 269         select SYS_FSL_HAS_SEC
 270         select SYS_FSL_QORIQ_CHASSIS2
 271         select SYS_FSL_SEC_BE
 272         select SYS_FSL_SEC_COMPAT_4
 273         select SYS_PPC64
 274         select FSL_IFC
 275         imply CMD_EEPROM
 276         imply CMD_NAND
 277         imply CMD_REGINFO
 278
 279 config ARCH_BSC9131
 280         bool
 281         select FSL_LAW
 282         select SYS_FSL_DDR_VER_44
 283         select SYS_FSL_ERRATUM_A004477
 284         select SYS_FSL_ERRATUM_A005125
 285         select SYS_FSL_ERRATUM_ESDHC111
 286         select SYS_FSL_HAS_DDR3
 287         select SYS_FSL_HAS_SEC
 288         select SYS_FSL_SEC_BE
 289         select SYS_FSL_SEC_COMPAT_4
 290         select FSL_IFC
 291         imply CMD_EEPROM
 292         imply CMD_NAND
 293         imply CMD_REGINFO
 294
 295 config ARCH_BSC9132
 296         bool
 297         select FSL_LAW
 298         select SYS_FSL_DDR_VER_46
 299         select SYS_FSL_ERRATUM_A004477
 300         select SYS_FSL_ERRATUM_A005125
 301         select SYS_FSL_ERRATUM_A005434
 302         select SYS_FSL_ERRATUM_ESDHC111
 303         select SYS_FSL_ERRATUM_I2C_A004447
 304         select SYS_FSL_ERRATUM_IFC_A002769
 305         select FSL_PCIE_RESET
 306         select SYS_FSL_HAS_DDR3
 307         select SYS_FSL_HAS_SEC
 308         select SYS_FSL_SEC_BE
 309         select SYS_FSL_SEC_COMPAT_4
 310         select SYS_PPC_E500_USE_DEBUG_TLB
 311         select FSL_IFC
 312         imply CMD_EEPROM
 313         imply CMD_MTDPARTS
 314         imply CMD_NAND
 315         imply CMD_PCI
 316         imply CMD_REGINFO
 317
 318 config ARCH_C29X
 319         bool
 320         select FSL_LAW
 321         select SYS_FSL_DDR_VER_46
 322         select SYS_FSL_ERRATUM_A005125
 323         select SYS_FSL_ERRATUM_ESDHC111
 324         select FSL_PCIE_RESET
 325         select SYS_FSL_HAS_DDR3
 326         select SYS_FSL_HAS_SEC
 327         select SYS_FSL_SEC_BE
 328         select SYS_FSL_SEC_COMPAT_6
 329         select SYS_PPC_E500_USE_DEBUG_TLB
 330         select FSL_IFC
 331         imply CMD_NAND
 332         imply CMD_PCI
 333         imply CMD_REGINFO
 334
 335 config ARCH_MPC8536
 336         bool
 337         select FSL_LAW
 338         select SYS_FSL_ERRATUM_A004508
 339         select SYS_FSL_ERRATUM_A005125
 340         select FSL_PCIE_RESET
 341         select SYS_FSL_HAS_DDR2
 342         select SYS_FSL_HAS_DDR3
 343         select SYS_FSL_HAS_SEC
 344         select SYS_FSL_SEC_BE
 345         select SYS_FSL_SEC_COMPAT_2
 346         select SYS_PPC_E500_USE_DEBUG_TLB
 347         select FSL_ELBC
 348         imply CMD_NAND
 349         imply CMD_SATA
 350         imply CMD_REGINFO
 351
 352 config ARCH_MPC8540
 353         bool
 354         select FSL_LAW
 355         select SYS_FSL_HAS_DDR1
 356
 357 config ARCH_MPC8544
 358         bool
 359         select FSL_LAW
 360         select SYS_FSL_ERRATUM_A005125
 361         select FSL_PCIE_RESET
 362         select SYS_FSL_HAS_DDR2
 363         select SYS_FSL_HAS_SEC
 364         select SYS_FSL_SEC_BE
 365         select SYS_FSL_SEC_COMPAT_2
 366         select SYS_PPC_E500_USE_DEBUG_TLB
 367         select FSL_ELBC
 368
 369 config ARCH_MPC8548
 370         bool
 371         select FSL_LAW
 372         select SYS_FSL_ERRATUM_A005125
 373         select SYS_FSL_ERRATUM_NMG_DDR120
 374         select SYS_FSL_ERRATUM_NMG_LBC103
 375         select SYS_FSL_ERRATUM_NMG_ETSEC129
 376         select SYS_FSL_ERRATUM_I2C_A004447
 377         select FSL_PCIE_RESET
 378         select SYS_FSL_HAS_DDR2
 379         select SYS_FSL_HAS_DDR1
 380         select SYS_FSL_HAS_SEC
 381         select SYS_FSL_SEC_BE
 382         select SYS_FSL_SEC_COMPAT_2
 383         select SYS_PPC_E500_USE_DEBUG_TLB
 384         imply CMD_REGINFO
 385
 386 config ARCH_MPC8560
 387         bool
 388         select FSL_LAW
 389         select SYS_FSL_HAS_DDR1
 390
 391 config ARCH_MPC8568
 392         bool
 393         select FSL_LAW
 394         select FSL_PCIE_RESET
 395         select SYS_FSL_HAS_DDR2
 396         select SYS_FSL_HAS_SEC
 397         select SYS_FSL_SEC_BE
 398         select SYS_FSL_SEC_COMPAT_2
 399
 400 config ARCH_MPC8572
 401         bool
 402         select FSL_LAW
 403         select SYS_FSL_ERRATUM_A004508
 404         select SYS_FSL_ERRATUM_A005125
 405         select SYS_FSL_ERRATUM_DDR_115
 406         select SYS_FSL_ERRATUM_DDR111_DDR134
 407         select FSL_PCIE_RESET
 408         select SYS_FSL_HAS_DDR2
 409         select SYS_FSL_HAS_DDR3
 410         select SYS_FSL_HAS_SEC
 411         select SYS_FSL_SEC_BE
 412         select SYS_FSL_SEC_COMPAT_2
 413         select SYS_PPC_E500_USE_DEBUG_TLB
 414         select FSL_ELBC
 415         imply CMD_NAND
 416
 417 config ARCH_P1010
 418         bool
 419         select FSL_LAW
 420         select SYS_FSL_ERRATUM_A004477
 421         select SYS_FSL_ERRATUM_A004508
 422         select SYS_FSL_ERRATUM_A005125
 423         select SYS_FSL_ERRATUM_A005275
 424         select SYS_FSL_ERRATUM_A006261
 425         select SYS_FSL_ERRATUM_A007075
 426         select SYS_FSL_ERRATUM_ESDHC111
 427         select SYS_FSL_ERRATUM_I2C_A004447
 428         select SYS_FSL_ERRATUM_IFC_A002769
 429         select SYS_FSL_ERRATUM_P1010_A003549
 430         select SYS_FSL_ERRATUM_SEC_A003571
 431         select SYS_FSL_ERRATUM_IFC_A003399
 432         select FSL_PCIE_RESET
 433         select SYS_FSL_HAS_DDR3
 434         select SYS_FSL_HAS_SEC
 435         select SYS_FSL_SEC_BE
 436         select SYS_FSL_SEC_COMPAT_4
 437         select SYS_PPC_E500_USE_DEBUG_TLB
 438         select FSL_IFC
 439         imply CMD_EEPROM
 440         imply CMD_MTDPARTS
 441         imply CMD_NAND
 442         imply CMD_SATA
 443         imply CMD_PCI
 444         imply CMD_REGINFO
 445         imply FSL_SATA
 446
 447 config ARCH_P1011
 448         bool
 449         select FSL_LAW
 450         select SYS_FSL_ERRATUM_A004508
 451         select SYS_FSL_ERRATUM_A005125
 452         select SYS_FSL_ERRATUM_ELBC_A001
 453         select SYS_FSL_ERRATUM_ESDHC111
 454         select FSL_PCIE_DISABLE_ASPM
 455         select SYS_FSL_HAS_DDR3
 456         select SYS_FSL_HAS_SEC
 457         select SYS_FSL_SEC_BE
 458         select SYS_FSL_SEC_COMPAT_2
 459         select SYS_PPC_E500_USE_DEBUG_TLB
 460         select FSL_ELBC
 461
 462 config ARCH_P1020
 463         bool
 464         select FSL_LAW
 465         select SYS_FSL_ERRATUM_A004508
 466         select SYS_FSL_ERRATUM_A005125
 467         select SYS_FSL_ERRATUM_ELBC_A001
 468         select SYS_FSL_ERRATUM_ESDHC111
 469         select FSL_PCIE_DISABLE_ASPM
 470         select FSL_PCIE_RESET
 471         select SYS_FSL_HAS_DDR3
 472         select SYS_FSL_HAS_SEC
 473         select SYS_FSL_SEC_BE
 474         select SYS_FSL_SEC_COMPAT_2
 475         select SYS_PPC_E500_USE_DEBUG_TLB
 476         select FSL_ELBC
 477         imply CMD_NAND
 478         imply CMD_SATA
 479         imply CMD_PCI
 480         imply CMD_REGINFO
 481         imply SATA_SIL
 482
 483 config ARCH_P1021
 484         bool
 485         select FSL_LAW
 486         select SYS_FSL_ERRATUM_A004508
 487         select SYS_FSL_ERRATUM_A005125
 488         select SYS_FSL_ERRATUM_ELBC_A001
 489         select SYS_FSL_ERRATUM_ESDHC111
 490         select FSL_PCIE_DISABLE_ASPM
 491         select FSL_PCIE_RESET
 492         select SYS_FSL_HAS_DDR3
 493         select SYS_FSL_HAS_SEC
 494         select SYS_FSL_SEC_BE
 495         select SYS_FSL_SEC_COMPAT_2
 496         select SYS_PPC_E500_USE_DEBUG_TLB
 497         select FSL_ELBC
 498         imply CMD_REGINFO
 499         imply CMD_NAND
 500         imply CMD_SATA
 501         imply CMD_REGINFO
 502         imply SATA_SIL
 503
 504 config ARCH_P1023
 505         bool
 506         select FSL_LAW
 507         select SYS_FSL_ERRATUM_A004508
 508         select SYS_FSL_ERRATUM_A005125
 509         select SYS_FSL_ERRATUM_I2C_A004447
 510         select FSL_PCIE_RESET
 511         select SYS_FSL_HAS_DDR3
 512         select SYS_FSL_HAS_SEC
 513         select SYS_FSL_SEC_BE
 514         select SYS_FSL_SEC_COMPAT_4
 515         select FSL_ELBC
 516
 517 config ARCH_P1024
 518         bool
 519         select FSL_LAW
 520         select SYS_FSL_ERRATUM_A004508
 521         select SYS_FSL_ERRATUM_A005125
 522         select SYS_FSL_ERRATUM_ELBC_A001
 523         select SYS_FSL_ERRATUM_ESDHC111
 524         select FSL_PCIE_DISABLE_ASPM
 525         select FSL_PCIE_RESET
 526         select SYS_FSL_HAS_DDR3
 527         select SYS_FSL_HAS_SEC
 528         select SYS_FSL_SEC_BE
 529         select SYS_FSL_SEC_COMPAT_2
 530         select SYS_PPC_E500_USE_DEBUG_TLB
 531         select FSL_ELBC
 532         imply CMD_EEPROM
 533         imply CMD_NAND
 534         imply CMD_SATA
 535         imply CMD_PCI
 536         imply CMD_REGINFO
 537         imply SATA_SIL
 538
 539 config ARCH_P1025
 540         bool
 541         select FSL_LAW
 542         select SYS_FSL_ERRATUM_A004508
 543         select SYS_FSL_ERRATUM_A005125
 544         select SYS_FSL_ERRATUM_ELBC_A001
 545         select SYS_FSL_ERRATUM_ESDHC111
 546         select FSL_PCIE_DISABLE_ASPM
 547         select FSL_PCIE_RESET
 548         select SYS_FSL_HAS_DDR3
 549         select SYS_FSL_HAS_SEC
 550         select SYS_FSL_SEC_BE
 551         select SYS_FSL_SEC_COMPAT_2
 552         select SYS_PPC_E500_USE_DEBUG_TLB
 553         select FSL_ELBC
 554         imply CMD_SATA
 555         imply CMD_REGINFO
 556
 557 config ARCH_P2020
 558         bool
 559         select FSL_LAW
 560         select SYS_FSL_ERRATUM_A004477
 561         select SYS_FSL_ERRATUM_A004508
 562         select SYS_FSL_ERRATUM_A005125
 563         select SYS_FSL_ERRATUM_ESDHC111
 564         select SYS_FSL_ERRATUM_ESDHC_A001
 565         select FSL_PCIE_RESET
 566         select SYS_FSL_HAS_DDR3
 567         select SYS_FSL_HAS_SEC
 568         select SYS_FSL_SEC_BE
 569         select SYS_FSL_SEC_COMPAT_2
 570         select SYS_PPC_E500_USE_DEBUG_TLB
 571         select FSL_ELBC
 572         imply CMD_EEPROM
 573         imply CMD_NAND
 574         imply CMD_REGINFO
 575
 576 config ARCH_P2041
 577         bool
 578         select E500MC
 579         select FSL_LAW
 580         select SYS_FSL_ERRATUM_A004510
 581         select SYS_FSL_ERRATUM_A004849
 582         select SYS_FSL_ERRATUM_A005275
 583         select SYS_FSL_ERRATUM_A006261
 584         select SYS_FSL_ERRATUM_CPU_A003999
 585         select SYS_FSL_ERRATUM_DDR_A003
 586         select SYS_FSL_ERRATUM_DDR_A003474
 587         select SYS_FSL_ERRATUM_ESDHC111
 588         select SYS_FSL_ERRATUM_I2C_A004447
 589         select SYS_FSL_ERRATUM_NMG_CPU_A011
 590         select SYS_FSL_ERRATUM_SRIO_A004034
 591         select SYS_FSL_ERRATUM_USB14
 592         select SYS_FSL_HAS_DDR3
 593         select SYS_FSL_HAS_SEC
 594         select SYS_FSL_QORIQ_CHASSIS1
 595         select SYS_FSL_SEC_BE
 596         select SYS_FSL_SEC_COMPAT_4
 597         select FSL_ELBC
 598         imply CMD_NAND
 599
 600 config ARCH_P3041
 601         bool
 602         select E500MC
 603         select FSL_LAW
 604         select SYS_FSL_DDR_VER_44
 605         select SYS_FSL_ERRATUM_A004510
 606         select SYS_FSL_ERRATUM_A004849
 607         select SYS_FSL_ERRATUM_A005275
 608         select SYS_FSL_ERRATUM_A005812
 609         select SYS_FSL_ERRATUM_A006261
 610         select SYS_FSL_ERRATUM_CPU_A003999
 611         select SYS_FSL_ERRATUM_DDR_A003
 612         select SYS_FSL_ERRATUM_DDR_A003474
 613         select SYS_FSL_ERRATUM_ESDHC111
 614         select SYS_FSL_ERRATUM_I2C_A004447
 615         select SYS_FSL_ERRATUM_NMG_CPU_A011
 616         select SYS_FSL_ERRATUM_SRIO_A004034
 617         select SYS_FSL_ERRATUM_USB14
 618         select SYS_FSL_HAS_DDR3
 619         select SYS_FSL_HAS_SEC
 620         select SYS_FSL_QORIQ_CHASSIS1
 621         select SYS_FSL_SEC_BE
 622         select SYS_FSL_SEC_COMPAT_4
 623         select FSL_ELBC
 624         imply CMD_NAND
 625         imply CMD_SATA
 626         imply CMD_REGINFO
 627         imply FSL_SATA
 628
 629 config ARCH_P4080
 630         bool
 631         select E500MC
 632         select FSL_LAW
 633         select SYS_FSL_DDR_VER_44
 634         select SYS_FSL_ERRATUM_A004510
 635         select SYS_FSL_ERRATUM_A004580
 636         select SYS_FSL_ERRATUM_A004849
 637         select SYS_FSL_ERRATUM_A005812
 638         select SYS_FSL_ERRATUM_A007075
 639         select SYS_FSL_ERRATUM_CPC_A002
 640         select SYS_FSL_ERRATUM_CPC_A003
 641         select SYS_FSL_ERRATUM_CPU_A003999
 642         select SYS_FSL_ERRATUM_DDR_A003
 643         select SYS_FSL_ERRATUM_DDR_A003474
 644         select SYS_FSL_ERRATUM_ELBC_A001
 645         select SYS_FSL_ERRATUM_ESDHC111
 646         select SYS_FSL_ERRATUM_ESDHC13
 647         select SYS_FSL_ERRATUM_ESDHC135
 648         select SYS_FSL_ERRATUM_I2C_A004447
 649         select SYS_FSL_ERRATUM_NMG_CPU_A011
 650         select SYS_FSL_ERRATUM_SRIO_A004034
 651         select SYS_P4080_ERRATUM_CPU22
 652         select SYS_P4080_ERRATUM_PCIE_A003
 653         select SYS_P4080_ERRATUM_SERDES8
 654         select SYS_P4080_ERRATUM_SERDES9
 655         select SYS_P4080_ERRATUM_SERDES_A001
 656         select SYS_P4080_ERRATUM_SERDES_A005
 657         select SYS_FSL_HAS_DDR3
 658         select SYS_FSL_HAS_SEC
 659         select SYS_FSL_QORIQ_CHASSIS1
 660         select SYS_FSL_SEC_BE
 661         select SYS_FSL_SEC_COMPAT_4
 662         select FSL_ELBC
 663         imply CMD_SATA
 664         imply CMD_REGINFO
 665         imply SATA_SIL
 666
 667 config ARCH_P5040
 668         bool
 669         select E500MC
 670         select FSL_LAW
 671         select SYS_FSL_DDR_VER_44
 672         select SYS_FSL_ERRATUM_A004510
 673         select SYS_FSL_ERRATUM_A004699
 674         select SYS_FSL_ERRATUM_A005275
 675         select SYS_FSL_ERRATUM_A005812
 676         select SYS_FSL_ERRATUM_A006261
 677         select SYS_FSL_ERRATUM_DDR_A003
 678         select SYS_FSL_ERRATUM_DDR_A003474
 679         select SYS_FSL_ERRATUM_ESDHC111
 680         select SYS_FSL_ERRATUM_USB14
 681         select SYS_FSL_HAS_DDR3
 682         select SYS_FSL_HAS_SEC
 683         select SYS_FSL_QORIQ_CHASSIS1
 684         select SYS_FSL_SEC_BE
 685         select SYS_FSL_SEC_COMPAT_4
 686         select SYS_PPC64
 687         select FSL_ELBC
 688         imply CMD_SATA
 689         imply CMD_REGINFO
 690         imply FSL_SATA
 691
 692 config ARCH_QEMU_E500
 693         bool
 694
 695 config ARCH_T1023
 696         bool
 697         select E500MC
 698         select FSL_LAW
 699         select SYS_FSL_DDR_VER_50
 700         select SYS_FSL_ERRATUM_A008378
 701         select SYS_FSL_ERRATUM_A008109
 702         select SYS_FSL_ERRATUM_A009663
 703         select SYS_FSL_ERRATUM_A009942
 704         select SYS_FSL_ERRATUM_ESDHC111
 705         select SYS_FSL_HAS_DDR3
 706         select SYS_FSL_HAS_DDR4
 707         select SYS_FSL_HAS_SEC
 708         select SYS_FSL_QORIQ_CHASSIS2
 709         select SYS_FSL_SEC_BE
 710         select SYS_FSL_SEC_COMPAT_5
 711         select FSL_IFC
 712         imply CMD_EEPROM
 713         imply CMD_NAND
 714         imply CMD_REGINFO
 715
 716 config ARCH_T1024
 717         bool
 718         select E500MC
 719         select FSL_LAW
 720         select SYS_FSL_DDR_VER_50
 721         select SYS_FSL_ERRATUM_A008378
 722         select SYS_FSL_ERRATUM_A008109
 723         select SYS_FSL_ERRATUM_A009663
 724         select SYS_FSL_ERRATUM_A009942
 725         select SYS_FSL_ERRATUM_ESDHC111
 726         select SYS_FSL_HAS_DDR3
 727         select SYS_FSL_HAS_DDR4
 728         select SYS_FSL_HAS_SEC
 729         select SYS_FSL_QORIQ_CHASSIS2
 730         select SYS_FSL_SEC_BE
 731         select SYS_FSL_SEC_COMPAT_5
 732         select FSL_IFC
 733         imply CMD_EEPROM
 734         imply CMD_NAND
 735         imply CMD_MTDPARTS
 736         imply CMD_REGINFO
 737
 738 config ARCH_T1040
 739         bool
 740         select E500MC
 741         select FSL_LAW
 742         select SYS_FSL_DDR_VER_50
 743         select SYS_FSL_ERRATUM_A008044
 744         select SYS_FSL_ERRATUM_A008378
 745         select SYS_FSL_ERRATUM_A008109
 746         select SYS_FSL_ERRATUM_A009663
 747         select SYS_FSL_ERRATUM_A009942
 748         select SYS_FSL_ERRATUM_ESDHC111
 749         select SYS_FSL_HAS_DDR3
 750         select SYS_FSL_HAS_DDR4
 751         select SYS_FSL_HAS_SEC
 752         select SYS_FSL_QORIQ_CHASSIS2
 753         select SYS_FSL_SEC_BE
 754         select SYS_FSL_SEC_COMPAT_5
 755         select FSL_IFC
 756         imply CMD_MTDPARTS
 757         imply CMD_NAND
 758         imply CMD_REGINFO
 759
 760 config ARCH_T1042
 761         bool
 762         select E500MC
 763         select FSL_LAW
 764         select SYS_FSL_DDR_VER_50
 765         select SYS_FSL_ERRATUM_A008044
 766         select SYS_FSL_ERRATUM_A008378
 767         select SYS_FSL_ERRATUM_A008109
 768         select SYS_FSL_ERRATUM_A009663
 769         select SYS_FSL_ERRATUM_A009942
 770         select SYS_FSL_ERRATUM_ESDHC111
 771         select SYS_FSL_HAS_DDR3
 772         select SYS_FSL_HAS_DDR4
 773         select SYS_FSL_HAS_SEC
 774         select SYS_FSL_QORIQ_CHASSIS2
 775         select SYS_FSL_SEC_BE
 776         select SYS_FSL_SEC_COMPAT_5
 777         select FSL_IFC
 778         imply CMD_MTDPARTS
 779         imply CMD_NAND
 780         imply CMD_REGINFO
 781
 782 config ARCH_T2080
 783         bool
 784         select E500MC
 785         select E6500
 786         select FSL_LAW
 787         select SYS_FSL_DDR_VER_47
 788         select SYS_FSL_ERRATUM_A006379
 789         select SYS_FSL_ERRATUM_A006593
 790         select SYS_FSL_ERRATUM_A007186
 791         select SYS_FSL_ERRATUM_A007212
 792         select SYS_FSL_ERRATUM_A007815
 793         select SYS_FSL_ERRATUM_A007907
 794         select SYS_FSL_ERRATUM_A008109
 795         select SYS_FSL_ERRATUM_A009942
 796         select SYS_FSL_ERRATUM_ESDHC111
 797         select FSL_PCIE_RESET
 798         select SYS_FSL_HAS_DDR3
 799         select SYS_FSL_HAS_SEC
 800         select SYS_FSL_QORIQ_CHASSIS2
 801         select SYS_FSL_SEC_BE
 802         select SYS_FSL_SEC_COMPAT_4
 803         select SYS_PPC64
 804         select FSL_IFC
 805         imply CMD_SATA
 806         imply CMD_NAND
 807         imply CMD_REGINFO
 808         imply FSL_SATA
 809
 810 config ARCH_T4160
 811         bool
 812         select E500MC
 813         select E6500
 814         select FSL_LAW
 815         select SYS_FSL_DDR_VER_47
 816         select SYS_FSL_ERRATUM_A004468
 817         select SYS_FSL_ERRATUM_A005871
 818         select SYS_FSL_ERRATUM_A006379
 819         select SYS_FSL_ERRATUM_A006593
 820         select SYS_FSL_ERRATUM_A007186
 821         select SYS_FSL_ERRATUM_A007798
 822         select SYS_FSL_ERRATUM_A009942
 823         select SYS_FSL_HAS_DDR3
 824         select SYS_FSL_HAS_SEC
 825         select SYS_FSL_QORIQ_CHASSIS2
 826         select SYS_FSL_SEC_BE
 827         select SYS_FSL_SEC_COMPAT_4
 828         select SYS_PPC64
 829         select FSL_IFC
 830         imply CMD_NAND
 831         imply CMD_REGINFO
 832
 833 config ARCH_T4240
 834         bool
 835         select E500MC
 836         select E6500
 837         select FSL_LAW
 838         select SYS_FSL_DDR_VER_47
 839         select SYS_FSL_ERRATUM_A004468
 840         select SYS_FSL_ERRATUM_A005871
 841         select SYS_FSL_ERRATUM_A006261
 842         select SYS_FSL_ERRATUM_A006379
 843         select SYS_FSL_ERRATUM_A006593
 844         select SYS_FSL_ERRATUM_A007186
 845         select SYS_FSL_ERRATUM_A007798
 846         select SYS_FSL_ERRATUM_A007815
 847         select SYS_FSL_ERRATUM_A007907
 848         select SYS_FSL_ERRATUM_A008109
 849         select SYS_FSL_ERRATUM_A009942
 850         select SYS_FSL_HAS_DDR3
 851         select SYS_FSL_HAS_SEC
 852         select SYS_FSL_QORIQ_CHASSIS2
 853         select SYS_FSL_SEC_BE
 854         select SYS_FSL_SEC_COMPAT_4
 855         select SYS_PPC64
 856         select FSL_IFC
 857         imply CMD_SATA
 858         imply CMD_NAND
 859         imply CMD_REGINFO
 860         imply FSL_SATA
 861
 862 config MPC85XX_HAVE_RESET_VECTOR
 863         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 864         depends on MPC85xx
 865
 866 config BOOKE
 867         bool
 868         default y
 869
 870 config E500
 871         bool
 872         default y
 873         help
 874                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 875
 876 config E500MC
 877         bool
 878         imply CMD_PCI
 879         help
 880                 Enble PowerPC E500MC core
 881
 882 config E6500
 883         bool
 884         help
 885                 Enable PowerPC E6500 core
 886
 887 config FSL_LAW
 888         bool
 889         help
 890                 Use Freescale common code for Local Access Window
 891
 892 config NXP_ESBC
 893         bool    "NXP_ESBC"
 894         help
 895                 Enable Freescale Secure Boot feature. Normally selected
 896                 by defconfig. If unsure, do not change.
 897
 898 config MAX_CPUS
 899         int "Maximum number of CPUs permitted for MPC85xx"
 900         default 12 if ARCH_T4240
 901         default 8 if ARCH_P4080 || \
 902                      ARCH_T4160
 903         default 4 if ARCH_B4860 || \
 904                      ARCH_P2041 || \
 905                      ARCH_P3041 || \
 906                      ARCH_P5040 || \
 907                      ARCH_T1040 || \
 908                      ARCH_T1042 || \
 909                      ARCH_T2080
 910         default 2 if ARCH_B4420 || \
 911                      ARCH_BSC9132 || \
 912                      ARCH_MPC8572 || \
 913                      ARCH_P1020 || \
 914                      ARCH_P1021 || \
 915                      ARCH_P1023 || \
 916                      ARCH_P1024 || \
 917                      ARCH_P1025 || \
 918                      ARCH_P2020 || \
 919                      ARCH_T1023 || \
 920                      ARCH_T1024
 921         default 1
 922         help
 923           Set this number to the maximum number of possible CPUs in the SoC.
 924           SoCs may have multiple clusters with each cluster may have multiple
 925           ports. If some ports are reserved but higher ports are used for
 926           cores, count the reserved ports. This will allocate enough memory
 927           in spin table to properly handle all cores.
 928
 929 config SYS_CCSRBAR_DEFAULT
 930         hex "Default CCSRBAR address"
 931         default 0xff700000 if   ARCH_BSC9131    || \
 932                                 ARCH_BSC9132    || \
 933                                 ARCH_C29X       || \
 934                                 ARCH_MPC8536    || \
 935                                 ARCH_MPC8540    || \
 936                                 ARCH_MPC8544    || \
 937                                 ARCH_MPC8548    || \
 938                                 ARCH_MPC8560    || \
 939                                 ARCH_MPC8568    || \
 940                                 ARCH_MPC8572    || \
 941                                 ARCH_P1010      || \
 942                                 ARCH_P1011      || \
 943                                 ARCH_P1020      || \
 944                                 ARCH_P1021      || \
 945                                 ARCH_P1024      || \
 946                                 ARCH_P1025      || \
 947                                 ARCH_P2020
 948         default 0xff600000 if   ARCH_P1023
 949         default 0xfe000000 if   ARCH_B4420      || \
 950                                 ARCH_B4860      || \
 951                                 ARCH_P2041      || \
 952                                 ARCH_P3041      || \
 953                                 ARCH_P4080      || \
 954                                 ARCH_P5040      || \
 955                                 ARCH_T1023      || \
 956                                 ARCH_T1024      || \
 957                                 ARCH_T1040      || \
 958                                 ARCH_T1042      || \
 959                                 ARCH_T2080      || \
 960                                 ARCH_T4160      || \
 961                                 ARCH_T4240
 962         default 0xe0000000 if ARCH_QEMU_E500
 963         help
 964                 Default value of CCSRBAR comes from power-on-reset. It
 965                 is fixed on each SoC. Some SoCs can have different value
 966                 if changed by pre-boot regime. The value here must match
 967                 the current value in SoC. If not sure, do not change.
 968
 969 config SYS_FSL_ERRATUM_A004468
 970         bool
 971
 972 config SYS_FSL_ERRATUM_A004477
 973         bool
 974
 975 config SYS_FSL_ERRATUM_A004508
 976         bool
 977
 978 config SYS_FSL_ERRATUM_A004580
 979         bool
 980
 981 config SYS_FSL_ERRATUM_A004699
 982         bool
 983
 984 config SYS_FSL_ERRATUM_A004849
 985         bool
 986
 987 config SYS_FSL_ERRATUM_A004510
 988         bool
 989
 990 config SYS_FSL_ERRATUM_A004510_SVR_REV
 991         hex
 992         depends on SYS_FSL_ERRATUM_A004510
 993         default 0x20 if ARCH_P4080
 994         default 0x10
 995
 996 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 997         hex
 998         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 999         default 0x11
1000
1001 config SYS_FSL_ERRATUM_A005125
1002         bool
1003
1004 config SYS_FSL_ERRATUM_A005434
1005         bool
1006
1007 config SYS_FSL_ERRATUM_A005812
1008         bool
1009
1010 config SYS_FSL_ERRATUM_A005871
1011         bool
1012
1013 config SYS_FSL_ERRATUM_A005275
1014         bool
1015
1016 config SYS_FSL_ERRATUM_A006261
1017         bool
1018
1019 config SYS_FSL_ERRATUM_A006379
1020         bool
1021
1022 config SYS_FSL_ERRATUM_A006384
1023         bool
1024
1025 config SYS_FSL_ERRATUM_A006475
1026         bool
1027
1028 config SYS_FSL_ERRATUM_A006593
1029         bool
1030
1031 config SYS_FSL_ERRATUM_A007075
1032         bool
1033
1034 config SYS_FSL_ERRATUM_A007186
1035         bool
1036
1037 config SYS_FSL_ERRATUM_A007212
1038         bool
1039
1040 config SYS_FSL_ERRATUM_A007815
1041         bool
1042
1043 config SYS_FSL_ERRATUM_A007798
1044         bool
1045
1046 config SYS_FSL_ERRATUM_A007907
1047         bool
1048
1049 config SYS_FSL_ERRATUM_A008044
1050         bool
1051
1052 config SYS_FSL_ERRATUM_CPC_A002
1053         bool
1054
1055 config SYS_FSL_ERRATUM_CPC_A003
1056         bool
1057
1058 config SYS_FSL_ERRATUM_CPU_A003999
1059         bool
1060
1061 config SYS_FSL_ERRATUM_ELBC_A001
1062         bool
1063
1064 config SYS_FSL_ERRATUM_I2C_A004447
1065         bool
1066
1067 config SYS_FSL_A004447_SVR_REV
1068         hex
1069         depends on SYS_FSL_ERRATUM_I2C_A004447
1070         default 0x00 if ARCH_MPC8548
1071         default 0x10 if ARCH_P1010
1072         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
1073         default 0x20 if ARCH_P3041 || ARCH_P4080
1074
1075 config SYS_FSL_ERRATUM_IFC_A002769
1076         bool
1077
1078 config SYS_FSL_ERRATUM_IFC_A003399
1079         bool
1080
1081 config SYS_FSL_ERRATUM_NMG_CPU_A011
1082         bool
1083
1084 config SYS_FSL_ERRATUM_NMG_ETSEC129
1085         bool
1086
1087 config SYS_FSL_ERRATUM_NMG_LBC103
1088         bool
1089
1090 config SYS_FSL_ERRATUM_P1010_A003549
1091         bool
1092
1093 config SYS_FSL_ERRATUM_SATA_A001
1094         bool
1095
1096 config SYS_FSL_ERRATUM_SEC_A003571
1097         bool
1098
1099 config SYS_FSL_ERRATUM_SRIO_A004034
1100         bool
1101
1102 config SYS_FSL_ERRATUM_USB14
1103         bool
1104
1105 config SYS_P4080_ERRATUM_CPU22
1106         bool
1107
1108 config SYS_P4080_ERRATUM_PCIE_A003
1109         bool
1110
1111 config SYS_P4080_ERRATUM_SERDES8
1112         bool
1113
1114 config SYS_P4080_ERRATUM_SERDES9
1115         bool
1116
1117 config SYS_P4080_ERRATUM_SERDES_A001
1118         bool
1119
1120 config SYS_P4080_ERRATUM_SERDES_A005
1121         bool
1122
1123 config FSL_PCIE_DISABLE_ASPM
1124         bool
1125
1126 config FSL_PCIE_RESET
1127         bool
1128
1129 config SYS_FSL_QORIQ_CHASSIS1
1130         bool
1131
1132 config SYS_FSL_QORIQ_CHASSIS2
1133         bool
1134
1135 config SYS_FSL_NUM_LAWS
1136         int "Number of local access windows"
1137         depends on FSL_LAW
1138         default 32 if   ARCH_B4420      || \
1139                         ARCH_B4860      || \
1140                         ARCH_P2041      || \
1141                         ARCH_P3041      || \
1142                         ARCH_P4080      || \
1143                         ARCH_P5040      || \
1144                         ARCH_T2080      || \
1145                         ARCH_T4160      || \
1146                         ARCH_T4240
1147         default 16 if   ARCH_T1023      || \
1148                         ARCH_T1024      || \
1149                         ARCH_T1040      || \
1150                         ARCH_T1042
1151         default 12 if   ARCH_BSC9131    || \
1152                         ARCH_BSC9132    || \
1153                         ARCH_C29X       || \
1154                         ARCH_MPC8536    || \
1155                         ARCH_MPC8572    || \
1156                         ARCH_P1010      || \
1157                         ARCH_P1011      || \
1158                         ARCH_P1020      || \
1159                         ARCH_P1021      || \
1160                         ARCH_P1023      || \
1161                         ARCH_P1024      || \
1162                         ARCH_P1025      || \
1163                         ARCH_P2020
1164         default 10 if   ARCH_MPC8544    || \
1165                         ARCH_MPC8548    || \
1166                         ARCH_MPC8568
1167         default 8 if    ARCH_MPC8540    || \
1168                         ARCH_MPC8560
1169         help
1170                 Number of local access windows. This is fixed per SoC.
1171                 If not sure, do not change.
1172
1173 config SYS_FSL_THREADS_PER_CORE
1174         int
1175         default 2 if E6500
1176         default 1
1177
1178 config SYS_NUM_TLBCAMS
1179         int "Number of TLB CAM entries"
1180         default 64 if E500MC
1181         default 16
1182         help
1183                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1184                 16 for other E500 SoCs.
1185
1186 config SYS_PPC64
1187         bool
1188
1189 config SYS_PPC_E500_USE_DEBUG_TLB
1190         bool
1191
1192 config FSL_IFC
1193         bool
1194
1195 config FSL_ELBC
1196         bool
1197
1198 config SYS_PPC_E500_DEBUG_TLB
1199         int "Temporary TLB entry for external debugger"
1200         depends on SYS_PPC_E500_USE_DEBUG_TLB
1201         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1202         default 1 if    ARCH_MPC8536
1203         default 2 if    ARCH_MPC8572    || \
1204                         ARCH_P1011      || \
1205                         ARCH_P1020      || \
1206                         ARCH_P1021      || \
1207                         ARCH_P1024      || \
1208                         ARCH_P1025      || \
1209                         ARCH_P2020
1210         default 3 if    ARCH_P1010      || \
1211                         ARCH_BSC9132    || \
1212                         ARCH_C29X
1213         help
1214                 Select a temporary TLB entry to be used during boot to work
1215                 around limitations in e500v1 and e500v2 external debugger
1216                 support. This reduces the portions of the boot code where
1217                 breakpoints and single stepping do not work. The value of this
1218                 symbol should be set to the TLB1 entry to be used for this
1219                 purpose. If unsure, do not change.
1220
1221 config SYS_FSL_IFC_CLK_DIV
1222         int "Divider of platform clock"
1223         depends on FSL_IFC
1224         default 2 if    ARCH_B4420      || \
1225                         ARCH_B4860      || \
1226                         ARCH_T1024      || \
1227                         ARCH_T1023      || \
1228                         ARCH_T1040      || \
1229                         ARCH_T1042      || \
1230                         ARCH_T4160      || \
1231                         ARCH_T4240
1232         default 1
1233         help
1234                 Defines divider of platform clock(clock input to
1235                 IFC controller).
1236
1237 config SYS_FSL_LBC_CLK_DIV
1238         int "Divider of platform clock"
1239         depends on FSL_ELBC || ARCH_MPC8540 || \
1240                 ARCH_MPC8548 || \
1241                 ARCH_MPC8560 || \
1242                 ARCH_MPC8568
1243
1244         default 2 if    ARCH_P2041      || \
1245                         ARCH_P3041      || \
1246                         ARCH_P4080      || \
1247                         ARCH_P5040
1248         default 1
1249
1250         help
1251                 Defines divider of platform clock(clock input to
1252                 eLBC controller).
1253
1254 config FSL_VIA
1255         bool
1256
1257 source "board/emulation/qemu-ppce500/Kconfig"
1258 source "board/freescale/corenet_ds/Kconfig"
1259 source "board/freescale/mpc8548cds/Kconfig"
1260 source "board/freescale/mpc8568mds/Kconfig"
1261 source "board/freescale/p1010rdb/Kconfig"
1262 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1263 source "board/freescale/p2041rdb/Kconfig"
1264 source "board/freescale/t102xrdb/Kconfig"
1265 source "board/freescale/t104xrdb/Kconfig"
1266 source "board/freescale/t208xqds/Kconfig"
1267 source "board/freescale/t208xrdb/Kconfig"
1268 source "board/freescale/t4rdb/Kconfig"
1269 source "board/keymile/Kconfig"
1270 source "board/socrates/Kconfig"
1271 source "board/xes/xpedite520x/Kconfig"
1272 source "board/xes/xpedite537x/Kconfig"
1273 source "board/xes/xpedite550x/Kconfig"
1274 source "board/Arcturus/ucp1020/Kconfig"
1275
1276 endmenu