arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51
  52 config TARGET_P1010RDB_PA
  53         bool "Support P1010RDB_PA"
  54         select ARCH_P1010
  55         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  56         select SUPPORT_SPL
  57         select SUPPORT_TPL
  58         imply CMD_EEPROM
  59         imply CMD_SATA
  60         imply PANIC_HANG
  61
  62 config TARGET_P1010RDB_PB
  63         bool "Support P1010RDB_PB"
  64         select ARCH_P1010
  65         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  66         select SUPPORT_SPL
  67         select SUPPORT_TPL
  68         imply CMD_EEPROM
  69         imply CMD_SATA
  70         imply PANIC_HANG
  71
  72 config TARGET_P1020RDB_PC
  73         bool "Support P1020RDB-PC"
  74         select SUPPORT_SPL
  75         select SUPPORT_TPL
  76         select ARCH_P1020
  77         imply CMD_EEPROM
  78         imply CMD_SATA
  79         imply PANIC_HANG
  80
  81 config TARGET_P1020RDB_PD
  82         bool "Support P1020RDB-PD"
  83         select SUPPORT_SPL
  84         select SUPPORT_TPL
  85         select ARCH_P1020
  86         imply CMD_EEPROM
  87         imply CMD_SATA
  88         imply PANIC_HANG
  89
  90 config TARGET_P2020RDB
  91         bool "Support P2020RDB-PC"
  92         select SUPPORT_SPL
  93         select SUPPORT_TPL
  94         select ARCH_P2020
  95         imply CMD_EEPROM
  96         imply CMD_SATA
  97         imply SATA_SIL
  98
  99 config TARGET_P2041RDB
 100         bool "Support P2041RDB"
 101         select ARCH_P2041
 102         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 103         select PHYS_64BIT
 104         imply CMD_SATA
 105         imply FSL_SATA
 106
 107 config TARGET_QEMU_PPCE500
 108         bool "Support qemu-ppce500"
 109         select ARCH_QEMU_E500
 110         select PHYS_64BIT
 111
 112 config TARGET_T1024RDB
 113         bool "Support T1024RDB"
 114         select ARCH_T1024
 115         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 116         select SUPPORT_SPL
 117         select PHYS_64BIT
 118         select FSL_DDR_INTERACTIVE
 119         imply CMD_EEPROM
 120         imply PANIC_HANG
 121
 122 config TARGET_T1042RDB
 123         bool "Support T1042RDB"
 124         select ARCH_T1042
 125         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 126         select SUPPORT_SPL
 127         select PHYS_64BIT
 128
 129 config TARGET_T1042D4RDB
 130         bool "Support T1042D4RDB"
 131         select ARCH_T1042
 132         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 133         select SUPPORT_SPL
 134         select PHYS_64BIT
 135         imply PANIC_HANG
 136
 137 config TARGET_T1042RDB_PI
 138         bool "Support T1042RDB_PI"
 139         select ARCH_T1042
 140         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 141         select SUPPORT_SPL
 142         select PHYS_64BIT
 143         imply PANIC_HANG
 144
 145 config TARGET_T2080QDS
 146         bool "Support T2080QDS"
 147         select ARCH_T2080
 148         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 149         select SUPPORT_SPL
 150         select PHYS_64BIT
 151         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 152         select FSL_DDR_INTERACTIVE
 153         imply CMD_SATA
 154
 155 config TARGET_T2080RDB
 156         bool "Support T2080RDB"
 157         select ARCH_T2080
 158         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 159         select SUPPORT_SPL
 160         select PHYS_64BIT
 161         imply CMD_SATA
 162         imply PANIC_HANG
 163
 164 config TARGET_T4240RDB
 165         bool "Support T4240RDB"
 166         select ARCH_T4240
 167         select SUPPORT_SPL
 168         select PHYS_64BIT
 169         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 170         imply CMD_SATA
 171         imply PANIC_HANG
 172
 173 config TARGET_KMP204X
 174         bool "Support kmp204x"
 175         select VENDOR_KM
 176
 177 config TARGET_KMCENT2
 178         bool "Support kmcent2"
 179         select VENDOR_KM
 180
 181 endchoice
 182
 183 config ARCH_B4420
 184         bool
 185         select E500MC
 186         select E6500
 187         select FSL_LAW
 188         select SYS_FSL_DDR_VER_47
 189         select SYS_FSL_ERRATUM_A004477
 190         select SYS_FSL_ERRATUM_A005871
 191         select SYS_FSL_ERRATUM_A006379
 192         select SYS_FSL_ERRATUM_A006384
 193         select SYS_FSL_ERRATUM_A006475
 194         select SYS_FSL_ERRATUM_A006593
 195         select SYS_FSL_ERRATUM_A007075
 196         select SYS_FSL_ERRATUM_A007186
 197         select SYS_FSL_ERRATUM_A007212
 198         select SYS_FSL_ERRATUM_A009942
 199         select SYS_FSL_HAS_DDR3
 200         select SYS_FSL_HAS_SEC
 201         select SYS_FSL_QORIQ_CHASSIS2
 202         select SYS_FSL_SEC_BE
 203         select SYS_FSL_SEC_COMPAT_4
 204         select SYS_PPC64
 205         select FSL_IFC
 206         imply CMD_EEPROM
 207         imply CMD_NAND
 208         imply CMD_REGINFO
 209
 210 config ARCH_B4860
 211         bool
 212         select E500MC
 213         select E6500
 214         select FSL_LAW
 215         select SYS_FSL_DDR_VER_47
 216         select SYS_FSL_ERRATUM_A004477
 217         select SYS_FSL_ERRATUM_A005871
 218         select SYS_FSL_ERRATUM_A006379
 219         select SYS_FSL_ERRATUM_A006384
 220         select SYS_FSL_ERRATUM_A006475
 221         select SYS_FSL_ERRATUM_A006593
 222         select SYS_FSL_ERRATUM_A007075
 223         select SYS_FSL_ERRATUM_A007186
 224         select SYS_FSL_ERRATUM_A007212
 225         select SYS_FSL_ERRATUM_A007907
 226         select SYS_FSL_ERRATUM_A009942
 227         select SYS_FSL_HAS_DDR3
 228         select SYS_FSL_HAS_SEC
 229         select SYS_FSL_QORIQ_CHASSIS2
 230         select SYS_FSL_SEC_BE
 231         select SYS_FSL_SEC_COMPAT_4
 232         select SYS_PPC64
 233         select FSL_IFC
 234         imply CMD_EEPROM
 235         imply CMD_NAND
 236         imply CMD_REGINFO
 237
 238 config ARCH_BSC9131
 239         bool
 240         select FSL_LAW
 241         select SYS_FSL_DDR_VER_44
 242         select SYS_FSL_ERRATUM_A004477
 243         select SYS_FSL_ERRATUM_A005125
 244         select SYS_FSL_ERRATUM_ESDHC111
 245         select SYS_FSL_HAS_DDR3
 246         select SYS_FSL_HAS_SEC
 247         select SYS_FSL_SEC_BE
 248         select SYS_FSL_SEC_COMPAT_4
 249         select FSL_IFC
 250         imply CMD_EEPROM
 251         imply CMD_NAND
 252         imply CMD_REGINFO
 253
 254 config ARCH_BSC9132
 255         bool
 256         select FSL_LAW
 257         select SYS_FSL_DDR_VER_46
 258         select SYS_FSL_ERRATUM_A004477
 259         select SYS_FSL_ERRATUM_A005125
 260         select SYS_FSL_ERRATUM_A005434
 261         select SYS_FSL_ERRATUM_ESDHC111
 262         select SYS_FSL_ERRATUM_I2C_A004447
 263         select SYS_FSL_ERRATUM_IFC_A002769
 264         select FSL_PCIE_RESET
 265         select SYS_FSL_HAS_DDR3
 266         select SYS_FSL_HAS_SEC
 267         select SYS_FSL_SEC_BE
 268         select SYS_FSL_SEC_COMPAT_4
 269         select SYS_PPC_E500_USE_DEBUG_TLB
 270         select FSL_IFC
 271         imply CMD_EEPROM
 272         imply CMD_MTDPARTS
 273         imply CMD_NAND
 274         imply CMD_PCI
 275         imply CMD_REGINFO
 276
 277 config ARCH_C29X
 278         bool
 279         select FSL_LAW
 280         select SYS_FSL_DDR_VER_46
 281         select SYS_FSL_ERRATUM_A005125
 282         select SYS_FSL_ERRATUM_ESDHC111
 283         select FSL_PCIE_RESET
 284         select SYS_FSL_HAS_DDR3
 285         select SYS_FSL_HAS_SEC
 286         select SYS_FSL_SEC_BE
 287         select SYS_FSL_SEC_COMPAT_6
 288         select SYS_PPC_E500_USE_DEBUG_TLB
 289         select FSL_IFC
 290         imply CMD_NAND
 291         imply CMD_PCI
 292         imply CMD_REGINFO
 293
 294 config ARCH_MPC8536
 295         bool
 296         select FSL_LAW
 297         select SYS_FSL_ERRATUM_A004508
 298         select SYS_FSL_ERRATUM_A005125
 299         select FSL_PCIE_RESET
 300         select SYS_FSL_HAS_DDR2
 301         select SYS_FSL_HAS_DDR3
 302         select SYS_FSL_HAS_SEC
 303         select SYS_FSL_SEC_BE
 304         select SYS_FSL_SEC_COMPAT_2
 305         select SYS_PPC_E500_USE_DEBUG_TLB
 306         select FSL_ELBC
 307         imply CMD_NAND
 308         imply CMD_SATA
 309         imply CMD_REGINFO
 310
 311 config ARCH_MPC8540
 312         bool
 313         select FSL_LAW
 314         select SYS_FSL_HAS_DDR1
 315
 316 config ARCH_MPC8544
 317         bool
 318         select FSL_LAW
 319         select SYS_FSL_ERRATUM_A005125
 320         select FSL_PCIE_RESET
 321         select SYS_FSL_HAS_DDR2
 322         select SYS_FSL_HAS_SEC
 323         select SYS_FSL_SEC_BE
 324         select SYS_FSL_SEC_COMPAT_2
 325         select SYS_PPC_E500_USE_DEBUG_TLB
 326         select FSL_ELBC
 327
 328 config ARCH_MPC8548
 329         bool
 330         select FSL_LAW
 331         select SYS_FSL_ERRATUM_A005125
 332         select SYS_FSL_ERRATUM_NMG_DDR120
 333         select SYS_FSL_ERRATUM_NMG_LBC103
 334         select SYS_FSL_ERRATUM_NMG_ETSEC129
 335         select SYS_FSL_ERRATUM_I2C_A004447
 336         select FSL_PCIE_RESET
 337         select SYS_FSL_HAS_DDR2
 338         select SYS_FSL_HAS_DDR1
 339         select SYS_FSL_HAS_SEC
 340         select SYS_FSL_SEC_BE
 341         select SYS_FSL_SEC_COMPAT_2
 342         select SYS_PPC_E500_USE_DEBUG_TLB
 343         imply CMD_REGINFO
 344
 345 config ARCH_MPC8560
 346         bool
 347         select FSL_LAW
 348         select SYS_FSL_HAS_DDR1
 349
 350 config ARCH_P1010
 351         bool
 352         select FSL_LAW
 353         select SYS_FSL_ERRATUM_A004477
 354         select SYS_FSL_ERRATUM_A004508
 355         select SYS_FSL_ERRATUM_A005125
 356         select SYS_FSL_ERRATUM_A005275
 357         select SYS_FSL_ERRATUM_A006261
 358         select SYS_FSL_ERRATUM_A007075
 359         select SYS_FSL_ERRATUM_ESDHC111
 360         select SYS_FSL_ERRATUM_I2C_A004447
 361         select SYS_FSL_ERRATUM_IFC_A002769
 362         select SYS_FSL_ERRATUM_P1010_A003549
 363         select SYS_FSL_ERRATUM_SEC_A003571
 364         select SYS_FSL_ERRATUM_IFC_A003399
 365         select FSL_PCIE_RESET
 366         select SYS_FSL_HAS_DDR3
 367         select SYS_FSL_HAS_SEC
 368         select SYS_FSL_SEC_BE
 369         select SYS_FSL_SEC_COMPAT_4
 370         select SYS_PPC_E500_USE_DEBUG_TLB
 371         select FSL_IFC
 372         imply CMD_EEPROM
 373         imply CMD_MTDPARTS
 374         imply CMD_NAND
 375         imply CMD_SATA
 376         imply CMD_PCI
 377         imply CMD_REGINFO
 378         imply FSL_SATA
 379
 380 config ARCH_P1011
 381         bool
 382         select FSL_LAW
 383         select SYS_FSL_ERRATUM_A004508
 384         select SYS_FSL_ERRATUM_A005125
 385         select SYS_FSL_ERRATUM_ELBC_A001
 386         select SYS_FSL_ERRATUM_ESDHC111
 387         select FSL_PCIE_DISABLE_ASPM
 388         select SYS_FSL_HAS_DDR3
 389         select SYS_FSL_HAS_SEC
 390         select SYS_FSL_SEC_BE
 391         select SYS_FSL_SEC_COMPAT_2
 392         select SYS_PPC_E500_USE_DEBUG_TLB
 393         select FSL_ELBC
 394
 395 config ARCH_P1020
 396         bool
 397         select FSL_LAW
 398         select SYS_FSL_ERRATUM_A004508
 399         select SYS_FSL_ERRATUM_A005125
 400         select SYS_FSL_ERRATUM_ELBC_A001
 401         select SYS_FSL_ERRATUM_ESDHC111
 402         select FSL_PCIE_DISABLE_ASPM
 403         select FSL_PCIE_RESET
 404         select SYS_FSL_HAS_DDR3
 405         select SYS_FSL_HAS_SEC
 406         select SYS_FSL_SEC_BE
 407         select SYS_FSL_SEC_COMPAT_2
 408         select SYS_PPC_E500_USE_DEBUG_TLB
 409         select FSL_ELBC
 410         imply CMD_NAND
 411         imply CMD_SATA
 412         imply CMD_PCI
 413         imply CMD_REGINFO
 414         imply SATA_SIL
 415
 416 config ARCH_P1021
 417         bool
 418         select FSL_LAW
 419         select SYS_FSL_ERRATUM_A004508
 420         select SYS_FSL_ERRATUM_A005125
 421         select SYS_FSL_ERRATUM_ELBC_A001
 422         select SYS_FSL_ERRATUM_ESDHC111
 423         select FSL_PCIE_DISABLE_ASPM
 424         select FSL_PCIE_RESET
 425         select SYS_FSL_HAS_DDR3
 426         select SYS_FSL_HAS_SEC
 427         select SYS_FSL_SEC_BE
 428         select SYS_FSL_SEC_COMPAT_2
 429         select SYS_PPC_E500_USE_DEBUG_TLB
 430         select FSL_ELBC
 431         imply CMD_REGINFO
 432         imply CMD_NAND
 433         imply CMD_SATA
 434         imply CMD_REGINFO
 435         imply SATA_SIL
 436
 437 config ARCH_P1023
 438         bool
 439         select FSL_LAW
 440         select SYS_FSL_ERRATUM_A004508
 441         select SYS_FSL_ERRATUM_A005125
 442         select SYS_FSL_ERRATUM_I2C_A004447
 443         select FSL_PCIE_RESET
 444         select SYS_FSL_HAS_DDR3
 445         select SYS_FSL_HAS_SEC
 446         select SYS_FSL_SEC_BE
 447         select SYS_FSL_SEC_COMPAT_4
 448         select FSL_ELBC
 449
 450 config ARCH_P1024
 451         bool
 452         select FSL_LAW
 453         select SYS_FSL_ERRATUM_A004508
 454         select SYS_FSL_ERRATUM_A005125
 455         select SYS_FSL_ERRATUM_ELBC_A001
 456         select SYS_FSL_ERRATUM_ESDHC111
 457         select FSL_PCIE_DISABLE_ASPM
 458         select FSL_PCIE_RESET
 459         select SYS_FSL_HAS_DDR3
 460         select SYS_FSL_HAS_SEC
 461         select SYS_FSL_SEC_BE
 462         select SYS_FSL_SEC_COMPAT_2
 463         select SYS_PPC_E500_USE_DEBUG_TLB
 464         select FSL_ELBC
 465         imply CMD_EEPROM
 466         imply CMD_NAND
 467         imply CMD_SATA
 468         imply CMD_PCI
 469         imply CMD_REGINFO
 470         imply SATA_SIL
 471
 472 config ARCH_P1025
 473         bool
 474         select FSL_LAW
 475         select SYS_FSL_ERRATUM_A004508
 476         select SYS_FSL_ERRATUM_A005125
 477         select SYS_FSL_ERRATUM_ELBC_A001
 478         select SYS_FSL_ERRATUM_ESDHC111
 479         select FSL_PCIE_DISABLE_ASPM
 480         select FSL_PCIE_RESET
 481         select SYS_FSL_HAS_DDR3
 482         select SYS_FSL_HAS_SEC
 483         select SYS_FSL_SEC_BE
 484         select SYS_FSL_SEC_COMPAT_2
 485         select SYS_PPC_E500_USE_DEBUG_TLB
 486         select FSL_ELBC
 487         imply CMD_SATA
 488         imply CMD_REGINFO
 489
 490 config ARCH_P2020
 491         bool
 492         select FSL_LAW
 493         select SYS_FSL_ERRATUM_A004477
 494         select SYS_FSL_ERRATUM_A004508
 495         select SYS_FSL_ERRATUM_A005125
 496         select SYS_FSL_ERRATUM_ESDHC111
 497         select SYS_FSL_ERRATUM_ESDHC_A001
 498         select FSL_PCIE_RESET
 499         select SYS_FSL_HAS_DDR3
 500         select SYS_FSL_HAS_SEC
 501         select SYS_FSL_SEC_BE
 502         select SYS_FSL_SEC_COMPAT_2
 503         select SYS_PPC_E500_USE_DEBUG_TLB
 504         select FSL_ELBC
 505         imply CMD_EEPROM
 506         imply CMD_NAND
 507         imply CMD_REGINFO
 508
 509 config ARCH_P2041
 510         bool
 511         select E500MC
 512         select FSL_LAW
 513         select SYS_FSL_ERRATUM_A004510
 514         select SYS_FSL_ERRATUM_A004849
 515         select SYS_FSL_ERRATUM_A005275
 516         select SYS_FSL_ERRATUM_A006261
 517         select SYS_FSL_ERRATUM_CPU_A003999
 518         select SYS_FSL_ERRATUM_DDR_A003
 519         select SYS_FSL_ERRATUM_DDR_A003474
 520         select SYS_FSL_ERRATUM_ESDHC111
 521         select SYS_FSL_ERRATUM_I2C_A004447
 522         select SYS_FSL_ERRATUM_NMG_CPU_A011
 523         select SYS_FSL_ERRATUM_SRIO_A004034
 524         select SYS_FSL_ERRATUM_USB14
 525         select SYS_FSL_HAS_DDR3
 526         select SYS_FSL_HAS_SEC
 527         select SYS_FSL_QORIQ_CHASSIS1
 528         select SYS_FSL_SEC_BE
 529         select SYS_FSL_SEC_COMPAT_4
 530         select FSL_ELBC
 531         imply CMD_NAND
 532
 533 config ARCH_P3041
 534         bool
 535         select E500MC
 536         select FSL_LAW
 537         select SYS_FSL_DDR_VER_44
 538         select SYS_FSL_ERRATUM_A004510
 539         select SYS_FSL_ERRATUM_A004849
 540         select SYS_FSL_ERRATUM_A005275
 541         select SYS_FSL_ERRATUM_A005812
 542         select SYS_FSL_ERRATUM_A006261
 543         select SYS_FSL_ERRATUM_CPU_A003999
 544         select SYS_FSL_ERRATUM_DDR_A003
 545         select SYS_FSL_ERRATUM_DDR_A003474
 546         select SYS_FSL_ERRATUM_ESDHC111
 547         select SYS_FSL_ERRATUM_I2C_A004447
 548         select SYS_FSL_ERRATUM_NMG_CPU_A011
 549         select SYS_FSL_ERRATUM_SRIO_A004034
 550         select SYS_FSL_ERRATUM_USB14
 551         select SYS_FSL_HAS_DDR3
 552         select SYS_FSL_HAS_SEC
 553         select SYS_FSL_QORIQ_CHASSIS1
 554         select SYS_FSL_SEC_BE
 555         select SYS_FSL_SEC_COMPAT_4
 556         select FSL_ELBC
 557         imply CMD_NAND
 558         imply CMD_SATA
 559         imply CMD_REGINFO
 560         imply FSL_SATA
 561
 562 config ARCH_P4080
 563         bool
 564         select E500MC
 565         select FSL_LAW
 566         select SYS_FSL_DDR_VER_44
 567         select SYS_FSL_ERRATUM_A004510
 568         select SYS_FSL_ERRATUM_A004580
 569         select SYS_FSL_ERRATUM_A004849
 570         select SYS_FSL_ERRATUM_A005812
 571         select SYS_FSL_ERRATUM_A007075
 572         select SYS_FSL_ERRATUM_CPC_A002
 573         select SYS_FSL_ERRATUM_CPC_A003
 574         select SYS_FSL_ERRATUM_CPU_A003999
 575         select SYS_FSL_ERRATUM_DDR_A003
 576         select SYS_FSL_ERRATUM_DDR_A003474
 577         select SYS_FSL_ERRATUM_ELBC_A001
 578         select SYS_FSL_ERRATUM_ESDHC111
 579         select SYS_FSL_ERRATUM_ESDHC13
 580         select SYS_FSL_ERRATUM_ESDHC135
 581         select SYS_FSL_ERRATUM_I2C_A004447
 582         select SYS_FSL_ERRATUM_NMG_CPU_A011
 583         select SYS_FSL_ERRATUM_SRIO_A004034
 584         select SYS_P4080_ERRATUM_CPU22
 585         select SYS_P4080_ERRATUM_PCIE_A003
 586         select SYS_P4080_ERRATUM_SERDES8
 587         select SYS_P4080_ERRATUM_SERDES9
 588         select SYS_P4080_ERRATUM_SERDES_A001
 589         select SYS_P4080_ERRATUM_SERDES_A005
 590         select SYS_FSL_HAS_DDR3
 591         select SYS_FSL_HAS_SEC
 592         select SYS_FSL_QORIQ_CHASSIS1
 593         select SYS_FSL_SEC_BE
 594         select SYS_FSL_SEC_COMPAT_4
 595         select FSL_ELBC
 596         imply CMD_SATA
 597         imply CMD_REGINFO
 598         imply SATA_SIL
 599
 600 config ARCH_P5040
 601         bool
 602         select E500MC
 603         select FSL_LAW
 604         select SYS_FSL_DDR_VER_44
 605         select SYS_FSL_ERRATUM_A004510
 606         select SYS_FSL_ERRATUM_A004699
 607         select SYS_FSL_ERRATUM_A005275
 608         select SYS_FSL_ERRATUM_A005812
 609         select SYS_FSL_ERRATUM_A006261
 610         select SYS_FSL_ERRATUM_DDR_A003
 611         select SYS_FSL_ERRATUM_DDR_A003474
 612         select SYS_FSL_ERRATUM_ESDHC111
 613         select SYS_FSL_ERRATUM_USB14
 614         select SYS_FSL_HAS_DDR3
 615         select SYS_FSL_HAS_SEC
 616         select SYS_FSL_QORIQ_CHASSIS1
 617         select SYS_FSL_SEC_BE
 618         select SYS_FSL_SEC_COMPAT_4
 619         select SYS_PPC64
 620         select FSL_ELBC
 621         imply CMD_SATA
 622         imply CMD_REGINFO
 623         imply FSL_SATA
 624
 625 config ARCH_QEMU_E500
 626         bool
 627
 628 config ARCH_T1024
 629         bool
 630         select E500MC
 631         select FSL_LAW
 632         select SYS_FSL_DDR_VER_50
 633         select SYS_FSL_ERRATUM_A008378
 634         select SYS_FSL_ERRATUM_A008109
 635         select SYS_FSL_ERRATUM_A009663
 636         select SYS_FSL_ERRATUM_A009942
 637         select SYS_FSL_ERRATUM_ESDHC111
 638         select SYS_FSL_HAS_DDR3
 639         select SYS_FSL_HAS_DDR4
 640         select SYS_FSL_HAS_SEC
 641         select SYS_FSL_QORIQ_CHASSIS2
 642         select SYS_FSL_SEC_BE
 643         select SYS_FSL_SEC_COMPAT_5
 644         select FSL_IFC
 645         imply CMD_EEPROM
 646         imply CMD_NAND
 647         imply CMD_MTDPARTS
 648         imply CMD_REGINFO
 649
 650 config ARCH_T1040
 651         bool
 652         select E500MC
 653         select FSL_LAW
 654         select SYS_FSL_DDR_VER_50
 655         select SYS_FSL_ERRATUM_A008044
 656         select SYS_FSL_ERRATUM_A008378
 657         select SYS_FSL_ERRATUM_A008109
 658         select SYS_FSL_ERRATUM_A009663
 659         select SYS_FSL_ERRATUM_A009942
 660         select SYS_FSL_ERRATUM_ESDHC111
 661         select SYS_FSL_HAS_DDR3
 662         select SYS_FSL_HAS_DDR4
 663         select SYS_FSL_HAS_SEC
 664         select SYS_FSL_QORIQ_CHASSIS2
 665         select SYS_FSL_SEC_BE
 666         select SYS_FSL_SEC_COMPAT_5
 667         select FSL_IFC
 668         imply CMD_MTDPARTS
 669         imply CMD_NAND
 670         imply CMD_REGINFO
 671
 672 config ARCH_T1042
 673         bool
 674         select E500MC
 675         select FSL_LAW
 676         select SYS_FSL_DDR_VER_50
 677         select SYS_FSL_ERRATUM_A008044
 678         select SYS_FSL_ERRATUM_A008378
 679         select SYS_FSL_ERRATUM_A008109
 680         select SYS_FSL_ERRATUM_A009663
 681         select SYS_FSL_ERRATUM_A009942
 682         select SYS_FSL_ERRATUM_ESDHC111
 683         select SYS_FSL_HAS_DDR3
 684         select SYS_FSL_HAS_DDR4
 685         select SYS_FSL_HAS_SEC
 686         select SYS_FSL_QORIQ_CHASSIS2
 687         select SYS_FSL_SEC_BE
 688         select SYS_FSL_SEC_COMPAT_5
 689         select FSL_IFC
 690         imply CMD_MTDPARTS
 691         imply CMD_NAND
 692         imply CMD_REGINFO
 693
 694 config ARCH_T2080
 695         bool
 696         select E500MC
 697         select E6500
 698         select FSL_LAW
 699         select SYS_FSL_DDR_VER_47
 700         select SYS_FSL_ERRATUM_A006379
 701         select SYS_FSL_ERRATUM_A006593
 702         select SYS_FSL_ERRATUM_A007186
 703         select SYS_FSL_ERRATUM_A007212
 704         select SYS_FSL_ERRATUM_A007815
 705         select SYS_FSL_ERRATUM_A007907
 706         select SYS_FSL_ERRATUM_A008109
 707         select SYS_FSL_ERRATUM_A009942
 708         select SYS_FSL_ERRATUM_ESDHC111
 709         select FSL_PCIE_RESET
 710         select SYS_FSL_HAS_DDR3
 711         select SYS_FSL_HAS_SEC
 712         select SYS_FSL_QORIQ_CHASSIS2
 713         select SYS_FSL_SEC_BE
 714         select SYS_FSL_SEC_COMPAT_4
 715         select SYS_PPC64
 716         select FSL_IFC
 717         imply CMD_SATA
 718         imply CMD_NAND
 719         imply CMD_REGINFO
 720         imply FSL_SATA
 721
 722 config ARCH_T4240
 723         bool
 724         select E500MC
 725         select E6500
 726         select FSL_LAW
 727         select SYS_FSL_DDR_VER_47
 728         select SYS_FSL_ERRATUM_A004468
 729         select SYS_FSL_ERRATUM_A005871
 730         select SYS_FSL_ERRATUM_A006261
 731         select SYS_FSL_ERRATUM_A006379
 732         select SYS_FSL_ERRATUM_A006593
 733         select SYS_FSL_ERRATUM_A007186
 734         select SYS_FSL_ERRATUM_A007798
 735         select SYS_FSL_ERRATUM_A007815
 736         select SYS_FSL_ERRATUM_A007907
 737         select SYS_FSL_ERRATUM_A008109
 738         select SYS_FSL_ERRATUM_A009942
 739         select SYS_FSL_HAS_DDR3
 740         select SYS_FSL_HAS_SEC
 741         select SYS_FSL_QORIQ_CHASSIS2
 742         select SYS_FSL_SEC_BE
 743         select SYS_FSL_SEC_COMPAT_4
 744         select SYS_PPC64
 745         select FSL_IFC
 746         imply CMD_SATA
 747         imply CMD_NAND
 748         imply CMD_REGINFO
 749         imply FSL_SATA
 750
 751 config MPC85XX_HAVE_RESET_VECTOR
 752         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 753         depends on MPC85xx
 754
 755 config BOOKE
 756         bool
 757         default y
 758
 759 config E500
 760         bool
 761         default y
 762         help
 763                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 764
 765 config E500MC
 766         bool
 767         imply CMD_PCI
 768         help
 769                 Enble PowerPC E500MC core
 770
 771 config E6500
 772         bool
 773         help
 774                 Enable PowerPC E6500 core
 775
 776 config FSL_LAW
 777         bool
 778         help
 779                 Use Freescale common code for Local Access Window
 780
 781 config NXP_ESBC
 782         bool    "NXP_ESBC"
 783         help
 784                 Enable Freescale Secure Boot feature. Normally selected
 785                 by defconfig. If unsure, do not change.
 786
 787 config MAX_CPUS
 788         int "Maximum number of CPUs permitted for MPC85xx"
 789         default 12 if ARCH_T4240
 790         default 8 if ARCH_P4080
 791         default 4 if ARCH_B4860 || \
 792                      ARCH_P2041 || \
 793                      ARCH_P3041 || \
 794                      ARCH_P5040 || \
 795                      ARCH_T1040 || \
 796                      ARCH_T1042 || \
 797                      ARCH_T2080
 798         default 2 if ARCH_B4420 || \
 799                      ARCH_BSC9132 || \
 800                      ARCH_P1020 || \
 801                      ARCH_P1021 || \
 802                      ARCH_P1023 || \
 803                      ARCH_P1024 || \
 804                      ARCH_P1025 || \
 805                      ARCH_P2020 || \
 806                      ARCH_T1024
 807         default 1
 808         help
 809           Set this number to the maximum number of possible CPUs in the SoC.
 810           SoCs may have multiple clusters with each cluster may have multiple
 811           ports. If some ports are reserved but higher ports are used for
 812           cores, count the reserved ports. This will allocate enough memory
 813           in spin table to properly handle all cores.
 814
 815 config SYS_CCSRBAR_DEFAULT
 816         hex "Default CCSRBAR address"
 817         default 0xff700000 if   ARCH_BSC9131    || \
 818                                 ARCH_BSC9132    || \
 819                                 ARCH_C29X       || \
 820                                 ARCH_MPC8536    || \
 821                                 ARCH_MPC8540    || \
 822                                 ARCH_MPC8544    || \
 823                                 ARCH_MPC8548    || \
 824                                 ARCH_MPC8560    || \
 825                                 ARCH_P1010      || \
 826                                 ARCH_P1011      || \
 827                                 ARCH_P1020      || \
 828                                 ARCH_P1021      || \
 829                                 ARCH_P1024      || \
 830                                 ARCH_P1025      || \
 831                                 ARCH_P2020
 832         default 0xff600000 if   ARCH_P1023
 833         default 0xfe000000 if   ARCH_B4420      || \
 834                                 ARCH_B4860      || \
 835                                 ARCH_P2041      || \
 836                                 ARCH_P3041      || \
 837                                 ARCH_P4080      || \
 838                                 ARCH_P5040      || \
 839                                 ARCH_T1024      || \
 840                                 ARCH_T1040      || \
 841                                 ARCH_T1042      || \
 842                                 ARCH_T2080      || \
 843                                 ARCH_T4240
 844         default 0xe0000000 if ARCH_QEMU_E500
 845         help
 846                 Default value of CCSRBAR comes from power-on-reset. It
 847                 is fixed on each SoC. Some SoCs can have different value
 848                 if changed by pre-boot regime. The value here must match
 849                 the current value in SoC. If not sure, do not change.
 850
 851 config SYS_FSL_ERRATUM_A004468
 852         bool
 853
 854 config SYS_FSL_ERRATUM_A004477
 855         bool
 856
 857 config SYS_FSL_ERRATUM_A004508
 858         bool
 859
 860 config SYS_FSL_ERRATUM_A004580
 861         bool
 862
 863 config SYS_FSL_ERRATUM_A004699
 864         bool
 865
 866 config SYS_FSL_ERRATUM_A004849
 867         bool
 868
 869 config SYS_FSL_ERRATUM_A004510
 870         bool
 871
 872 config SYS_FSL_ERRATUM_A004510_SVR_REV
 873         hex
 874         depends on SYS_FSL_ERRATUM_A004510
 875         default 0x20 if ARCH_P4080
 876         default 0x10
 877
 878 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 879         hex
 880         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 881         default 0x11
 882
 883 config SYS_FSL_ERRATUM_A005125
 884         bool
 885
 886 config SYS_FSL_ERRATUM_A005434
 887         bool
 888
 889 config SYS_FSL_ERRATUM_A005812
 890         bool
 891
 892 config SYS_FSL_ERRATUM_A005871
 893         bool
 894
 895 config SYS_FSL_ERRATUM_A005275
 896         bool
 897
 898 config SYS_FSL_ERRATUM_A006261
 899         bool
 900
 901 config SYS_FSL_ERRATUM_A006379
 902         bool
 903
 904 config SYS_FSL_ERRATUM_A006384
 905         bool
 906
 907 config SYS_FSL_ERRATUM_A006475
 908         bool
 909
 910 config SYS_FSL_ERRATUM_A006593
 911         bool
 912
 913 config SYS_FSL_ERRATUM_A007075
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A007186
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A007212
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A007815
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A007798
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A007907
 929         bool
 930
 931 config SYS_FSL_ERRATUM_A008044
 932         bool
 933
 934 config SYS_FSL_ERRATUM_CPC_A002
 935         bool
 936
 937 config SYS_FSL_ERRATUM_CPC_A003
 938         bool
 939
 940 config SYS_FSL_ERRATUM_CPU_A003999
 941         bool
 942
 943 config SYS_FSL_ERRATUM_ELBC_A001
 944         bool
 945
 946 config SYS_FSL_ERRATUM_I2C_A004447
 947         bool
 948
 949 config SYS_FSL_A004447_SVR_REV
 950         hex
 951         depends on SYS_FSL_ERRATUM_I2C_A004447
 952         default 0x00 if ARCH_MPC8548
 953         default 0x10 if ARCH_P1010
 954         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 955         default 0x20 if ARCH_P3041 || ARCH_P4080
 956
 957 config SYS_FSL_ERRATUM_IFC_A002769
 958         bool
 959
 960 config SYS_FSL_ERRATUM_IFC_A003399
 961         bool
 962
 963 config SYS_FSL_ERRATUM_NMG_CPU_A011
 964         bool
 965
 966 config SYS_FSL_ERRATUM_NMG_ETSEC129
 967         bool
 968
 969 config SYS_FSL_ERRATUM_NMG_LBC103
 970         bool
 971
 972 config SYS_FSL_ERRATUM_P1010_A003549
 973         bool
 974
 975 config SYS_FSL_ERRATUM_SATA_A001
 976         bool
 977
 978 config SYS_FSL_ERRATUM_SEC_A003571
 979         bool
 980
 981 config SYS_FSL_ERRATUM_SRIO_A004034
 982         bool
 983
 984 config SYS_FSL_ERRATUM_USB14
 985         bool
 986
 987 config SYS_P4080_ERRATUM_CPU22
 988         bool
 989
 990 config SYS_P4080_ERRATUM_PCIE_A003
 991         bool
 992
 993 config SYS_P4080_ERRATUM_SERDES8
 994         bool
 995
 996 config SYS_P4080_ERRATUM_SERDES9
 997         bool
 998
 999 config SYS_P4080_ERRATUM_SERDES_A001
1000         bool
1001
1002 config SYS_P4080_ERRATUM_SERDES_A005
1003         bool
1004
1005 config FSL_PCIE_DISABLE_ASPM
1006         bool
1007
1008 config FSL_PCIE_RESET
1009         bool
1010
1011 config SYS_FSL_QORIQ_CHASSIS1
1012         bool
1013
1014 config SYS_FSL_QORIQ_CHASSIS2
1015         bool
1016
1017 config SYS_FSL_NUM_LAWS
1018         int "Number of local access windows"
1019         depends on FSL_LAW
1020         default 32 if   ARCH_B4420      || \
1021                         ARCH_B4860      || \
1022                         ARCH_P2041      || \
1023                         ARCH_P3041      || \
1024                         ARCH_P4080      || \
1025                         ARCH_P5040      || \
1026                         ARCH_T2080      || \
1027                         ARCH_T4240
1028         default 16 if   ARCH_T1024      || \
1029                         ARCH_T1040      || \
1030                         ARCH_T1042
1031         default 12 if   ARCH_BSC9131    || \
1032                         ARCH_BSC9132    || \
1033                         ARCH_C29X       || \
1034                         ARCH_MPC8536    || \
1035                         ARCH_P1010      || \
1036                         ARCH_P1011      || \
1037                         ARCH_P1020      || \
1038                         ARCH_P1021      || \
1039                         ARCH_P1023      || \
1040                         ARCH_P1024      || \
1041                         ARCH_P1025      || \
1042                         ARCH_P2020
1043         default 10 if   ARCH_MPC8544    || \
1044                         ARCH_MPC8548
1045         default 8 if    ARCH_MPC8540    || \
1046                         ARCH_MPC8560
1047         help
1048                 Number of local access windows. This is fixed per SoC.
1049                 If not sure, do not change.
1050
1051 config SYS_FSL_THREADS_PER_CORE
1052         int
1053         default 2 if E6500
1054         default 1
1055
1056 config SYS_NUM_TLBCAMS
1057         int "Number of TLB CAM entries"
1058         default 64 if E500MC
1059         default 16
1060         help
1061                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1062                 16 for other E500 SoCs.
1063
1064 config SYS_PPC64
1065         bool
1066
1067 config SYS_PPC_E500_USE_DEBUG_TLB
1068         bool
1069
1070 config FSL_IFC
1071         bool
1072
1073 config FSL_ELBC
1074         bool
1075
1076 config SYS_PPC_E500_DEBUG_TLB
1077         int "Temporary TLB entry for external debugger"
1078         depends on SYS_PPC_E500_USE_DEBUG_TLB
1079         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1080         default 1 if    ARCH_MPC8536
1081         default 2 if    ARCH_P1011      || \
1082                         ARCH_P1020      || \
1083                         ARCH_P1021      || \
1084                         ARCH_P1024      || \
1085                         ARCH_P1025      || \
1086                         ARCH_P2020
1087         default 3 if    ARCH_P1010      || \
1088                         ARCH_BSC9132    || \
1089                         ARCH_C29X
1090         help
1091                 Select a temporary TLB entry to be used during boot to work
1092                 around limitations in e500v1 and e500v2 external debugger
1093                 support. This reduces the portions of the boot code where
1094                 breakpoints and single stepping do not work. The value of this
1095                 symbol should be set to the TLB1 entry to be used for this
1096                 purpose. If unsure, do not change.
1097
1098 config SYS_FSL_IFC_CLK_DIV
1099         int "Divider of platform clock"
1100         depends on FSL_IFC
1101         default 2 if    ARCH_B4420      || \
1102                         ARCH_B4860      || \
1103                         ARCH_T1024      || \
1104                         ARCH_T1040      || \
1105                         ARCH_T1042      || \
1106                         ARCH_T4240
1107         default 1
1108         help
1109                 Defines divider of platform clock(clock input to
1110                 IFC controller).
1111
1112 config SYS_FSL_LBC_CLK_DIV
1113         int "Divider of platform clock"
1114         depends on FSL_ELBC || ARCH_MPC8540 || \
1115                 ARCH_MPC8548 || \
1116                 ARCH_MPC8560
1117
1118         default 2 if    ARCH_P2041      || \
1119                         ARCH_P3041      || \
1120                         ARCH_P4080      || \
1121                         ARCH_P5040
1122         default 1
1123
1124         help
1125                 Defines divider of platform clock(clock input to
1126                 eLBC controller).
1127
1128 config FSL_VIA
1129         bool
1130
1131 source "board/emulation/qemu-ppce500/Kconfig"
1132 source "board/freescale/corenet_ds/Kconfig"
1133 source "board/freescale/mpc8548cds/Kconfig"
1134 source "board/freescale/p1010rdb/Kconfig"
1135 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1136 source "board/freescale/p2041rdb/Kconfig"
1137 source "board/freescale/t102xrdb/Kconfig"
1138 source "board/freescale/t104xrdb/Kconfig"
1139 source "board/freescale/t208xqds/Kconfig"
1140 source "board/freescale/t208xrdb/Kconfig"
1141 source "board/freescale/t4rdb/Kconfig"
1142 source "board/keymile/Kconfig"
1143 source "board/socrates/Kconfig"
1144
1145 endmenu