arch/powerpc/cpu/mpc85xx/Kconfig

   1 menu "mpc85xx CPU"
   2         depends on MPC85xx
   3
   4 config SYS_CPU
   5         default "mpc85xx"
   6
   7 config CMD_ERRATA
   8         bool "Enable the 'errata' command"
   9         depends on MPC85xx
  10         default y
  11         help
  12           This enables the 'errata' command which displays a list of errata
  13           work-arounds which are enabled for the current board.
  14
  15 choice
  16         prompt "Target select"
  17         optional
  18
  19 config TARGET_SOCRATES
  20         bool "Support socrates"
  21         select ARCH_MPC8544
  22
  23 config TARGET_P3041DS
  24         bool "Support P3041DS"
  25         select PHYS_64BIT
  26         select ARCH_P3041
  27         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  28         imply CMD_SATA
  29         imply PANIC_HANG
  30
  31 config TARGET_P4080DS
  32         bool "Support P4080DS"
  33         select PHYS_64BIT
  34         select ARCH_P4080
  35         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  36         imply CMD_SATA
  37         imply PANIC_HANG
  38
  39 config TARGET_P5040DS
  40         bool "Support P5040DS"
  41         select PHYS_64BIT
  42         select ARCH_P5040
  43         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  44         imply CMD_SATA
  45         imply PANIC_HANG
  46
  47 config TARGET_MPC8548CDS
  48         bool "Support MPC8548CDS"
  49         select ARCH_MPC8548
  50         select FSL_VIA
  51
  52 config TARGET_P1010RDB_PA
  53         bool "Support P1010RDB_PA"
  54         select ARCH_P1010
  55         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  56         select SUPPORT_SPL
  57         select SUPPORT_TPL
  58         imply CMD_EEPROM
  59         imply CMD_SATA
  60         imply PANIC_HANG
  61
  62 config TARGET_P1010RDB_PB
  63         bool "Support P1010RDB_PB"
  64         select ARCH_P1010
  65         select BOARD_LATE_INIT if CHAIN_OF_TRUST
  66         select SUPPORT_SPL
  67         select SUPPORT_TPL
  68         imply CMD_EEPROM
  69         imply CMD_SATA
  70         imply PANIC_HANG
  71
  72 config TARGET_P1020RDB_PC
  73         bool "Support P1020RDB-PC"
  74         select SUPPORT_SPL
  75         select SUPPORT_TPL
  76         select ARCH_P1020
  77         imply CMD_EEPROM
  78         imply CMD_SATA
  79         imply PANIC_HANG
  80
  81 config TARGET_P1020RDB_PD
  82         bool "Support P1020RDB-PD"
  83         select SUPPORT_SPL
  84         select SUPPORT_TPL
  85         select ARCH_P1020
  86         imply CMD_EEPROM
  87         imply CMD_SATA
  88         imply PANIC_HANG
  89
  90 config TARGET_P2020RDB
  91         bool "Support P2020RDB-PC"
  92         select SUPPORT_SPL
  93         select SUPPORT_TPL
  94         select ARCH_P2020
  95         imply CMD_EEPROM
  96         imply CMD_SATA
  97         imply SATA_SIL
  98
  99 config TARGET_P2041RDB
 100         bool "Support P2041RDB"
 101         select ARCH_P2041
 102         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 103         select PHYS_64BIT
 104         imply CMD_SATA
 105         imply FSL_SATA
 106
 107 config TARGET_QEMU_PPCE500
 108         bool "Support qemu-ppce500"
 109         select ARCH_QEMU_E500
 110         select PHYS_64BIT
 111
 112 config TARGET_T1024RDB
 113         bool "Support T1024RDB"
 114         select ARCH_T1024
 115         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 116         select SUPPORT_SPL
 117         select PHYS_64BIT
 118         select FSL_DDR_INTERACTIVE
 119         imply CMD_EEPROM
 120         imply PANIC_HANG
 121
 122 config TARGET_T1042RDB
 123         bool "Support T1042RDB"
 124         select ARCH_T1042
 125         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 126         select SUPPORT_SPL
 127         select PHYS_64BIT
 128
 129 config TARGET_T1042D4RDB
 130         bool "Support T1042D4RDB"
 131         select ARCH_T1042
 132         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 133         select SUPPORT_SPL
 134         select PHYS_64BIT
 135         imply PANIC_HANG
 136
 137 config TARGET_T1042RDB_PI
 138         bool "Support T1042RDB_PI"
 139         select ARCH_T1042
 140         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 141         select SUPPORT_SPL
 142         select PHYS_64BIT
 143         imply PANIC_HANG
 144
 145 config TARGET_T2080QDS
 146         bool "Support T2080QDS"
 147         select ARCH_T2080
 148         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 149         select SUPPORT_SPL
 150         select PHYS_64BIT
 151         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 152         select FSL_DDR_INTERACTIVE
 153         imply CMD_SATA
 154
 155 config TARGET_T2080RDB
 156         bool "Support T2080RDB"
 157         select ARCH_T2080
 158         select BOARD_LATE_INIT if CHAIN_OF_TRUST
 159         select SUPPORT_SPL
 160         select PHYS_64BIT
 161         imply CMD_SATA
 162         imply PANIC_HANG
 163
 164 config TARGET_T4240RDB
 165         bool "Support T4240RDB"
 166         select ARCH_T4240
 167         select SUPPORT_SPL
 168         select PHYS_64BIT
 169         select FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
 170         imply CMD_SATA
 171         imply PANIC_HANG
 172
 173 config TARGET_KMP204X
 174         bool "Support kmp204x"
 175         select VENDOR_KM
 176
 177 config TARGET_KMCENT2
 178         bool "Support kmcent2"
 179         select VENDOR_KM
 180
 181 config TARGET_UCP1020
 182         bool "Support uCP1020"
 183         select ARCH_P1020
 184         imply CMD_SATA
 185         imply PANIC_HANG
 186
 187 endchoice
 188
 189 config ARCH_B4420
 190         bool
 191         select E500MC
 192         select E6500
 193         select FSL_LAW
 194         select SYS_FSL_DDR_VER_47
 195         select SYS_FSL_ERRATUM_A004477
 196         select SYS_FSL_ERRATUM_A005871
 197         select SYS_FSL_ERRATUM_A006379
 198         select SYS_FSL_ERRATUM_A006384
 199         select SYS_FSL_ERRATUM_A006475
 200         select SYS_FSL_ERRATUM_A006593
 201         select SYS_FSL_ERRATUM_A007075
 202         select SYS_FSL_ERRATUM_A007186
 203         select SYS_FSL_ERRATUM_A007212
 204         select SYS_FSL_ERRATUM_A009942
 205         select SYS_FSL_HAS_DDR3
 206         select SYS_FSL_HAS_SEC
 207         select SYS_FSL_QORIQ_CHASSIS2
 208         select SYS_FSL_SEC_BE
 209         select SYS_FSL_SEC_COMPAT_4
 210         select SYS_PPC64
 211         select FSL_IFC
 212         imply CMD_EEPROM
 213         imply CMD_NAND
 214         imply CMD_REGINFO
 215
 216 config ARCH_B4860
 217         bool
 218         select E500MC
 219         select E6500
 220         select FSL_LAW
 221         select SYS_FSL_DDR_VER_47
 222         select SYS_FSL_ERRATUM_A004477
 223         select SYS_FSL_ERRATUM_A005871
 224         select SYS_FSL_ERRATUM_A006379
 225         select SYS_FSL_ERRATUM_A006384
 226         select SYS_FSL_ERRATUM_A006475
 227         select SYS_FSL_ERRATUM_A006593
 228         select SYS_FSL_ERRATUM_A007075
 229         select SYS_FSL_ERRATUM_A007186
 230         select SYS_FSL_ERRATUM_A007212
 231         select SYS_FSL_ERRATUM_A007907
 232         select SYS_FSL_ERRATUM_A009942
 233         select SYS_FSL_HAS_DDR3
 234         select SYS_FSL_HAS_SEC
 235         select SYS_FSL_QORIQ_CHASSIS2
 236         select SYS_FSL_SEC_BE
 237         select SYS_FSL_SEC_COMPAT_4
 238         select SYS_PPC64
 239         select FSL_IFC
 240         imply CMD_EEPROM
 241         imply CMD_NAND
 242         imply CMD_REGINFO
 243
 244 config ARCH_BSC9131
 245         bool
 246         select FSL_LAW
 247         select SYS_FSL_DDR_VER_44
 248         select SYS_FSL_ERRATUM_A004477
 249         select SYS_FSL_ERRATUM_A005125
 250         select SYS_FSL_ERRATUM_ESDHC111
 251         select SYS_FSL_HAS_DDR3
 252         select SYS_FSL_HAS_SEC
 253         select SYS_FSL_SEC_BE
 254         select SYS_FSL_SEC_COMPAT_4
 255         select FSL_IFC
 256         imply CMD_EEPROM
 257         imply CMD_NAND
 258         imply CMD_REGINFO
 259
 260 config ARCH_BSC9132
 261         bool
 262         select FSL_LAW
 263         select SYS_FSL_DDR_VER_46
 264         select SYS_FSL_ERRATUM_A004477
 265         select SYS_FSL_ERRATUM_A005125
 266         select SYS_FSL_ERRATUM_A005434
 267         select SYS_FSL_ERRATUM_ESDHC111
 268         select SYS_FSL_ERRATUM_I2C_A004447
 269         select SYS_FSL_ERRATUM_IFC_A002769
 270         select FSL_PCIE_RESET
 271         select SYS_FSL_HAS_DDR3
 272         select SYS_FSL_HAS_SEC
 273         select SYS_FSL_SEC_BE
 274         select SYS_FSL_SEC_COMPAT_4
 275         select SYS_PPC_E500_USE_DEBUG_TLB
 276         select FSL_IFC
 277         imply CMD_EEPROM
 278         imply CMD_MTDPARTS
 279         imply CMD_NAND
 280         imply CMD_PCI
 281         imply CMD_REGINFO
 282
 283 config ARCH_C29X
 284         bool
 285         select FSL_LAW
 286         select SYS_FSL_DDR_VER_46
 287         select SYS_FSL_ERRATUM_A005125
 288         select SYS_FSL_ERRATUM_ESDHC111
 289         select FSL_PCIE_RESET
 290         select SYS_FSL_HAS_DDR3
 291         select SYS_FSL_HAS_SEC
 292         select SYS_FSL_SEC_BE
 293         select SYS_FSL_SEC_COMPAT_6
 294         select SYS_PPC_E500_USE_DEBUG_TLB
 295         select FSL_IFC
 296         imply CMD_NAND
 297         imply CMD_PCI
 298         imply CMD_REGINFO
 299
 300 config ARCH_MPC8536
 301         bool
 302         select FSL_LAW
 303         select SYS_FSL_ERRATUM_A004508
 304         select SYS_FSL_ERRATUM_A005125
 305         select FSL_PCIE_RESET
 306         select SYS_FSL_HAS_DDR2
 307         select SYS_FSL_HAS_DDR3
 308         select SYS_FSL_HAS_SEC
 309         select SYS_FSL_SEC_BE
 310         select SYS_FSL_SEC_COMPAT_2
 311         select SYS_PPC_E500_USE_DEBUG_TLB
 312         select FSL_ELBC
 313         imply CMD_NAND
 314         imply CMD_SATA
 315         imply CMD_REGINFO
 316
 317 config ARCH_MPC8540
 318         bool
 319         select FSL_LAW
 320         select SYS_FSL_HAS_DDR1
 321
 322 config ARCH_MPC8544
 323         bool
 324         select FSL_LAW
 325         select SYS_FSL_ERRATUM_A005125
 326         select FSL_PCIE_RESET
 327         select SYS_FSL_HAS_DDR2
 328         select SYS_FSL_HAS_SEC
 329         select SYS_FSL_SEC_BE
 330         select SYS_FSL_SEC_COMPAT_2
 331         select SYS_PPC_E500_USE_DEBUG_TLB
 332         select FSL_ELBC
 333
 334 config ARCH_MPC8548
 335         bool
 336         select FSL_LAW
 337         select SYS_FSL_ERRATUM_A005125
 338         select SYS_FSL_ERRATUM_NMG_DDR120
 339         select SYS_FSL_ERRATUM_NMG_LBC103
 340         select SYS_FSL_ERRATUM_NMG_ETSEC129
 341         select SYS_FSL_ERRATUM_I2C_A004447
 342         select FSL_PCIE_RESET
 343         select SYS_FSL_HAS_DDR2
 344         select SYS_FSL_HAS_DDR1
 345         select SYS_FSL_HAS_SEC
 346         select SYS_FSL_SEC_BE
 347         select SYS_FSL_SEC_COMPAT_2
 348         select SYS_PPC_E500_USE_DEBUG_TLB
 349         imply CMD_REGINFO
 350
 351 config ARCH_MPC8560
 352         bool
 353         select FSL_LAW
 354         select SYS_FSL_HAS_DDR1
 355
 356 config ARCH_P1010
 357         bool
 358         select FSL_LAW
 359         select SYS_FSL_ERRATUM_A004477
 360         select SYS_FSL_ERRATUM_A004508
 361         select SYS_FSL_ERRATUM_A005125
 362         select SYS_FSL_ERRATUM_A005275
 363         select SYS_FSL_ERRATUM_A006261
 364         select SYS_FSL_ERRATUM_A007075
 365         select SYS_FSL_ERRATUM_ESDHC111
 366         select SYS_FSL_ERRATUM_I2C_A004447
 367         select SYS_FSL_ERRATUM_IFC_A002769
 368         select SYS_FSL_ERRATUM_P1010_A003549
 369         select SYS_FSL_ERRATUM_SEC_A003571
 370         select SYS_FSL_ERRATUM_IFC_A003399
 371         select FSL_PCIE_RESET
 372         select SYS_FSL_HAS_DDR3
 373         select SYS_FSL_HAS_SEC
 374         select SYS_FSL_SEC_BE
 375         select SYS_FSL_SEC_COMPAT_4
 376         select SYS_PPC_E500_USE_DEBUG_TLB
 377         select FSL_IFC
 378         imply CMD_EEPROM
 379         imply CMD_MTDPARTS
 380         imply CMD_NAND
 381         imply CMD_SATA
 382         imply CMD_PCI
 383         imply CMD_REGINFO
 384         imply FSL_SATA
 385
 386 config ARCH_P1011
 387         bool
 388         select FSL_LAW
 389         select SYS_FSL_ERRATUM_A004508
 390         select SYS_FSL_ERRATUM_A005125
 391         select SYS_FSL_ERRATUM_ELBC_A001
 392         select SYS_FSL_ERRATUM_ESDHC111
 393         select FSL_PCIE_DISABLE_ASPM
 394         select SYS_FSL_HAS_DDR3
 395         select SYS_FSL_HAS_SEC
 396         select SYS_FSL_SEC_BE
 397         select SYS_FSL_SEC_COMPAT_2
 398         select SYS_PPC_E500_USE_DEBUG_TLB
 399         select FSL_ELBC
 400
 401 config ARCH_P1020
 402         bool
 403         select FSL_LAW
 404         select SYS_FSL_ERRATUM_A004508
 405         select SYS_FSL_ERRATUM_A005125
 406         select SYS_FSL_ERRATUM_ELBC_A001
 407         select SYS_FSL_ERRATUM_ESDHC111
 408         select FSL_PCIE_DISABLE_ASPM
 409         select FSL_PCIE_RESET
 410         select SYS_FSL_HAS_DDR3
 411         select SYS_FSL_HAS_SEC
 412         select SYS_FSL_SEC_BE
 413         select SYS_FSL_SEC_COMPAT_2
 414         select SYS_PPC_E500_USE_DEBUG_TLB
 415         select FSL_ELBC
 416         imply CMD_NAND
 417         imply CMD_SATA
 418         imply CMD_PCI
 419         imply CMD_REGINFO
 420         imply SATA_SIL
 421
 422 config ARCH_P1021
 423         bool
 424         select FSL_LAW
 425         select SYS_FSL_ERRATUM_A004508
 426         select SYS_FSL_ERRATUM_A005125
 427         select SYS_FSL_ERRATUM_ELBC_A001
 428         select SYS_FSL_ERRATUM_ESDHC111
 429         select FSL_PCIE_DISABLE_ASPM
 430         select FSL_PCIE_RESET
 431         select SYS_FSL_HAS_DDR3
 432         select SYS_FSL_HAS_SEC
 433         select SYS_FSL_SEC_BE
 434         select SYS_FSL_SEC_COMPAT_2
 435         select SYS_PPC_E500_USE_DEBUG_TLB
 436         select FSL_ELBC
 437         imply CMD_REGINFO
 438         imply CMD_NAND
 439         imply CMD_SATA
 440         imply CMD_REGINFO
 441         imply SATA_SIL
 442
 443 config ARCH_P1023
 444         bool
 445         select FSL_LAW
 446         select SYS_FSL_ERRATUM_A004508
 447         select SYS_FSL_ERRATUM_A005125
 448         select SYS_FSL_ERRATUM_I2C_A004447
 449         select FSL_PCIE_RESET
 450         select SYS_FSL_HAS_DDR3
 451         select SYS_FSL_HAS_SEC
 452         select SYS_FSL_SEC_BE
 453         select SYS_FSL_SEC_COMPAT_4
 454         select FSL_ELBC
 455
 456 config ARCH_P1024
 457         bool
 458         select FSL_LAW
 459         select SYS_FSL_ERRATUM_A004508
 460         select SYS_FSL_ERRATUM_A005125
 461         select SYS_FSL_ERRATUM_ELBC_A001
 462         select SYS_FSL_ERRATUM_ESDHC111
 463         select FSL_PCIE_DISABLE_ASPM
 464         select FSL_PCIE_RESET
 465         select SYS_FSL_HAS_DDR3
 466         select SYS_FSL_HAS_SEC
 467         select SYS_FSL_SEC_BE
 468         select SYS_FSL_SEC_COMPAT_2
 469         select SYS_PPC_E500_USE_DEBUG_TLB
 470         select FSL_ELBC
 471         imply CMD_EEPROM
 472         imply CMD_NAND
 473         imply CMD_SATA
 474         imply CMD_PCI
 475         imply CMD_REGINFO
 476         imply SATA_SIL
 477
 478 config ARCH_P1025
 479         bool
 480         select FSL_LAW
 481         select SYS_FSL_ERRATUM_A004508
 482         select SYS_FSL_ERRATUM_A005125
 483         select SYS_FSL_ERRATUM_ELBC_A001
 484         select SYS_FSL_ERRATUM_ESDHC111
 485         select FSL_PCIE_DISABLE_ASPM
 486         select FSL_PCIE_RESET
 487         select SYS_FSL_HAS_DDR3
 488         select SYS_FSL_HAS_SEC
 489         select SYS_FSL_SEC_BE
 490         select SYS_FSL_SEC_COMPAT_2
 491         select SYS_PPC_E500_USE_DEBUG_TLB
 492         select FSL_ELBC
 493         imply CMD_SATA
 494         imply CMD_REGINFO
 495
 496 config ARCH_P2020
 497         bool
 498         select FSL_LAW
 499         select SYS_FSL_ERRATUM_A004477
 500         select SYS_FSL_ERRATUM_A004508
 501         select SYS_FSL_ERRATUM_A005125
 502         select SYS_FSL_ERRATUM_ESDHC111
 503         select SYS_FSL_ERRATUM_ESDHC_A001
 504         select FSL_PCIE_RESET
 505         select SYS_FSL_HAS_DDR3
 506         select SYS_FSL_HAS_SEC
 507         select SYS_FSL_SEC_BE
 508         select SYS_FSL_SEC_COMPAT_2
 509         select SYS_PPC_E500_USE_DEBUG_TLB
 510         select FSL_ELBC
 511         imply CMD_EEPROM
 512         imply CMD_NAND
 513         imply CMD_REGINFO
 514
 515 config ARCH_P2041
 516         bool
 517         select E500MC
 518         select FSL_LAW
 519         select SYS_FSL_ERRATUM_A004510
 520         select SYS_FSL_ERRATUM_A004849
 521         select SYS_FSL_ERRATUM_A005275
 522         select SYS_FSL_ERRATUM_A006261
 523         select SYS_FSL_ERRATUM_CPU_A003999
 524         select SYS_FSL_ERRATUM_DDR_A003
 525         select SYS_FSL_ERRATUM_DDR_A003474
 526         select SYS_FSL_ERRATUM_ESDHC111
 527         select SYS_FSL_ERRATUM_I2C_A004447
 528         select SYS_FSL_ERRATUM_NMG_CPU_A011
 529         select SYS_FSL_ERRATUM_SRIO_A004034
 530         select SYS_FSL_ERRATUM_USB14
 531         select SYS_FSL_HAS_DDR3
 532         select SYS_FSL_HAS_SEC
 533         select SYS_FSL_QORIQ_CHASSIS1
 534         select SYS_FSL_SEC_BE
 535         select SYS_FSL_SEC_COMPAT_4
 536         select FSL_ELBC
 537         imply CMD_NAND
 538
 539 config ARCH_P3041
 540         bool
 541         select E500MC
 542         select FSL_LAW
 543         select SYS_FSL_DDR_VER_44
 544         select SYS_FSL_ERRATUM_A004510
 545         select SYS_FSL_ERRATUM_A004849
 546         select SYS_FSL_ERRATUM_A005275
 547         select SYS_FSL_ERRATUM_A005812
 548         select SYS_FSL_ERRATUM_A006261
 549         select SYS_FSL_ERRATUM_CPU_A003999
 550         select SYS_FSL_ERRATUM_DDR_A003
 551         select SYS_FSL_ERRATUM_DDR_A003474
 552         select SYS_FSL_ERRATUM_ESDHC111
 553         select SYS_FSL_ERRATUM_I2C_A004447
 554         select SYS_FSL_ERRATUM_NMG_CPU_A011
 555         select SYS_FSL_ERRATUM_SRIO_A004034
 556         select SYS_FSL_ERRATUM_USB14
 557         select SYS_FSL_HAS_DDR3
 558         select SYS_FSL_HAS_SEC
 559         select SYS_FSL_QORIQ_CHASSIS1
 560         select SYS_FSL_SEC_BE
 561         select SYS_FSL_SEC_COMPAT_4
 562         select FSL_ELBC
 563         imply CMD_NAND
 564         imply CMD_SATA
 565         imply CMD_REGINFO
 566         imply FSL_SATA
 567
 568 config ARCH_P4080
 569         bool
 570         select E500MC
 571         select FSL_LAW
 572         select SYS_FSL_DDR_VER_44
 573         select SYS_FSL_ERRATUM_A004510
 574         select SYS_FSL_ERRATUM_A004580
 575         select SYS_FSL_ERRATUM_A004849
 576         select SYS_FSL_ERRATUM_A005812
 577         select SYS_FSL_ERRATUM_A007075
 578         select SYS_FSL_ERRATUM_CPC_A002
 579         select SYS_FSL_ERRATUM_CPC_A003
 580         select SYS_FSL_ERRATUM_CPU_A003999
 581         select SYS_FSL_ERRATUM_DDR_A003
 582         select SYS_FSL_ERRATUM_DDR_A003474
 583         select SYS_FSL_ERRATUM_ELBC_A001
 584         select SYS_FSL_ERRATUM_ESDHC111
 585         select SYS_FSL_ERRATUM_ESDHC13
 586         select SYS_FSL_ERRATUM_ESDHC135
 587         select SYS_FSL_ERRATUM_I2C_A004447
 588         select SYS_FSL_ERRATUM_NMG_CPU_A011
 589         select SYS_FSL_ERRATUM_SRIO_A004034
 590         select SYS_P4080_ERRATUM_CPU22
 591         select SYS_P4080_ERRATUM_PCIE_A003
 592         select SYS_P4080_ERRATUM_SERDES8
 593         select SYS_P4080_ERRATUM_SERDES9
 594         select SYS_P4080_ERRATUM_SERDES_A001
 595         select SYS_P4080_ERRATUM_SERDES_A005
 596         select SYS_FSL_HAS_DDR3
 597         select SYS_FSL_HAS_SEC
 598         select SYS_FSL_QORIQ_CHASSIS1
 599         select SYS_FSL_SEC_BE
 600         select SYS_FSL_SEC_COMPAT_4
 601         select FSL_ELBC
 602         imply CMD_SATA
 603         imply CMD_REGINFO
 604         imply SATA_SIL
 605
 606 config ARCH_P5040
 607         bool
 608         select E500MC
 609         select FSL_LAW
 610         select SYS_FSL_DDR_VER_44
 611         select SYS_FSL_ERRATUM_A004510
 612         select SYS_FSL_ERRATUM_A004699
 613         select SYS_FSL_ERRATUM_A005275
 614         select SYS_FSL_ERRATUM_A005812
 615         select SYS_FSL_ERRATUM_A006261
 616         select SYS_FSL_ERRATUM_DDR_A003
 617         select SYS_FSL_ERRATUM_DDR_A003474
 618         select SYS_FSL_ERRATUM_ESDHC111
 619         select SYS_FSL_ERRATUM_USB14
 620         select SYS_FSL_HAS_DDR3
 621         select SYS_FSL_HAS_SEC
 622         select SYS_FSL_QORIQ_CHASSIS1
 623         select SYS_FSL_SEC_BE
 624         select SYS_FSL_SEC_COMPAT_4
 625         select SYS_PPC64
 626         select FSL_ELBC
 627         imply CMD_SATA
 628         imply CMD_REGINFO
 629         imply FSL_SATA
 630
 631 config ARCH_QEMU_E500
 632         bool
 633
 634 config ARCH_T1024
 635         bool
 636         select E500MC
 637         select FSL_LAW
 638         select SYS_FSL_DDR_VER_50
 639         select SYS_FSL_ERRATUM_A008378
 640         select SYS_FSL_ERRATUM_A008109
 641         select SYS_FSL_ERRATUM_A009663
 642         select SYS_FSL_ERRATUM_A009942
 643         select SYS_FSL_ERRATUM_ESDHC111
 644         select SYS_FSL_HAS_DDR3
 645         select SYS_FSL_HAS_DDR4
 646         select SYS_FSL_HAS_SEC
 647         select SYS_FSL_QORIQ_CHASSIS2
 648         select SYS_FSL_SEC_BE
 649         select SYS_FSL_SEC_COMPAT_5
 650         select FSL_IFC
 651         imply CMD_EEPROM
 652         imply CMD_NAND
 653         imply CMD_MTDPARTS
 654         imply CMD_REGINFO
 655
 656 config ARCH_T1040
 657         bool
 658         select E500MC
 659         select FSL_LAW
 660         select SYS_FSL_DDR_VER_50
 661         select SYS_FSL_ERRATUM_A008044
 662         select SYS_FSL_ERRATUM_A008378
 663         select SYS_FSL_ERRATUM_A008109
 664         select SYS_FSL_ERRATUM_A009663
 665         select SYS_FSL_ERRATUM_A009942
 666         select SYS_FSL_ERRATUM_ESDHC111
 667         select SYS_FSL_HAS_DDR3
 668         select SYS_FSL_HAS_DDR4
 669         select SYS_FSL_HAS_SEC
 670         select SYS_FSL_QORIQ_CHASSIS2
 671         select SYS_FSL_SEC_BE
 672         select SYS_FSL_SEC_COMPAT_5
 673         select FSL_IFC
 674         imply CMD_MTDPARTS
 675         imply CMD_NAND
 676         imply CMD_REGINFO
 677
 678 config ARCH_T1042
 679         bool
 680         select E500MC
 681         select FSL_LAW
 682         select SYS_FSL_DDR_VER_50
 683         select SYS_FSL_ERRATUM_A008044
 684         select SYS_FSL_ERRATUM_A008378
 685         select SYS_FSL_ERRATUM_A008109
 686         select SYS_FSL_ERRATUM_A009663
 687         select SYS_FSL_ERRATUM_A009942
 688         select SYS_FSL_ERRATUM_ESDHC111
 689         select SYS_FSL_HAS_DDR3
 690         select SYS_FSL_HAS_DDR4
 691         select SYS_FSL_HAS_SEC
 692         select SYS_FSL_QORIQ_CHASSIS2
 693         select SYS_FSL_SEC_BE
 694         select SYS_FSL_SEC_COMPAT_5
 695         select FSL_IFC
 696         imply CMD_MTDPARTS
 697         imply CMD_NAND
 698         imply CMD_REGINFO
 699
 700 config ARCH_T2080
 701         bool
 702         select E500MC
 703         select E6500
 704         select FSL_LAW
 705         select SYS_FSL_DDR_VER_47
 706         select SYS_FSL_ERRATUM_A006379
 707         select SYS_FSL_ERRATUM_A006593
 708         select SYS_FSL_ERRATUM_A007186
 709         select SYS_FSL_ERRATUM_A007212
 710         select SYS_FSL_ERRATUM_A007815
 711         select SYS_FSL_ERRATUM_A007907
 712         select SYS_FSL_ERRATUM_A008109
 713         select SYS_FSL_ERRATUM_A009942
 714         select SYS_FSL_ERRATUM_ESDHC111
 715         select FSL_PCIE_RESET
 716         select SYS_FSL_HAS_DDR3
 717         select SYS_FSL_HAS_SEC
 718         select SYS_FSL_QORIQ_CHASSIS2
 719         select SYS_FSL_SEC_BE
 720         select SYS_FSL_SEC_COMPAT_4
 721         select SYS_PPC64
 722         select FSL_IFC
 723         imply CMD_SATA
 724         imply CMD_NAND
 725         imply CMD_REGINFO
 726         imply FSL_SATA
 727
 728 config ARCH_T4240
 729         bool
 730         select E500MC
 731         select E6500
 732         select FSL_LAW
 733         select SYS_FSL_DDR_VER_47
 734         select SYS_FSL_ERRATUM_A004468
 735         select SYS_FSL_ERRATUM_A005871
 736         select SYS_FSL_ERRATUM_A006261
 737         select SYS_FSL_ERRATUM_A006379
 738         select SYS_FSL_ERRATUM_A006593
 739         select SYS_FSL_ERRATUM_A007186
 740         select SYS_FSL_ERRATUM_A007798
 741         select SYS_FSL_ERRATUM_A007815
 742         select SYS_FSL_ERRATUM_A007907
 743         select SYS_FSL_ERRATUM_A008109
 744         select SYS_FSL_ERRATUM_A009942
 745         select SYS_FSL_HAS_DDR3
 746         select SYS_FSL_HAS_SEC
 747         select SYS_FSL_QORIQ_CHASSIS2
 748         select SYS_FSL_SEC_BE
 749         select SYS_FSL_SEC_COMPAT_4
 750         select SYS_PPC64
 751         select FSL_IFC
 752         imply CMD_SATA
 753         imply CMD_NAND
 754         imply CMD_REGINFO
 755         imply FSL_SATA
 756
 757 config MPC85XX_HAVE_RESET_VECTOR
 758         bool "Indicate reset vector at CONFIG_RESET_VECTOR_ADDRESS - 0xffc"
 759         depends on MPC85xx
 760
 761 config BOOKE
 762         bool
 763         default y
 764
 765 config E500
 766         bool
 767         default y
 768         help
 769                 Enable PowerPC E500 cores, including e500v1, e500v2, e500mc
 770
 771 config E500MC
 772         bool
 773         imply CMD_PCI
 774         help
 775                 Enble PowerPC E500MC core
 776
 777 config E6500
 778         bool
 779         help
 780                 Enable PowerPC E6500 core
 781
 782 config FSL_LAW
 783         bool
 784         help
 785                 Use Freescale common code for Local Access Window
 786
 787 config NXP_ESBC
 788         bool    "NXP_ESBC"
 789         help
 790                 Enable Freescale Secure Boot feature. Normally selected
 791                 by defconfig. If unsure, do not change.
 792
 793 config MAX_CPUS
 794         int "Maximum number of CPUs permitted for MPC85xx"
 795         default 12 if ARCH_T4240
 796         default 8 if ARCH_P4080
 797         default 4 if ARCH_B4860 || \
 798                      ARCH_P2041 || \
 799                      ARCH_P3041 || \
 800                      ARCH_P5040 || \
 801                      ARCH_T1040 || \
 802                      ARCH_T1042 || \
 803                      ARCH_T2080
 804         default 2 if ARCH_B4420 || \
 805                      ARCH_BSC9132 || \
 806                      ARCH_P1020 || \
 807                      ARCH_P1021 || \
 808                      ARCH_P1023 || \
 809                      ARCH_P1024 || \
 810                      ARCH_P1025 || \
 811                      ARCH_P2020 || \
 812                      ARCH_T1024
 813         default 1
 814         help
 815           Set this number to the maximum number of possible CPUs in the SoC.
 816           SoCs may have multiple clusters with each cluster may have multiple
 817           ports. If some ports are reserved but higher ports are used for
 818           cores, count the reserved ports. This will allocate enough memory
 819           in spin table to properly handle all cores.
 820
 821 config SYS_CCSRBAR_DEFAULT
 822         hex "Default CCSRBAR address"
 823         default 0xff700000 if   ARCH_BSC9131    || \
 824                                 ARCH_BSC9132    || \
 825                                 ARCH_C29X       || \
 826                                 ARCH_MPC8536    || \
 827                                 ARCH_MPC8540    || \
 828                                 ARCH_MPC8544    || \
 829                                 ARCH_MPC8548    || \
 830                                 ARCH_MPC8560    || \
 831                                 ARCH_P1010      || \
 832                                 ARCH_P1011      || \
 833                                 ARCH_P1020      || \
 834                                 ARCH_P1021      || \
 835                                 ARCH_P1024      || \
 836                                 ARCH_P1025      || \
 837                                 ARCH_P2020
 838         default 0xff600000 if   ARCH_P1023
 839         default 0xfe000000 if   ARCH_B4420      || \
 840                                 ARCH_B4860      || \
 841                                 ARCH_P2041      || \
 842                                 ARCH_P3041      || \
 843                                 ARCH_P4080      || \
 844                                 ARCH_P5040      || \
 845                                 ARCH_T1024      || \
 846                                 ARCH_T1040      || \
 847                                 ARCH_T1042      || \
 848                                 ARCH_T2080      || \
 849                                 ARCH_T4240
 850         default 0xe0000000 if ARCH_QEMU_E500
 851         help
 852                 Default value of CCSRBAR comes from power-on-reset. It
 853                 is fixed on each SoC. Some SoCs can have different value
 854                 if changed by pre-boot regime. The value here must match
 855                 the current value in SoC. If not sure, do not change.
 856
 857 config SYS_FSL_ERRATUM_A004468
 858         bool
 859
 860 config SYS_FSL_ERRATUM_A004477
 861         bool
 862
 863 config SYS_FSL_ERRATUM_A004508
 864         bool
 865
 866 config SYS_FSL_ERRATUM_A004580
 867         bool
 868
 869 config SYS_FSL_ERRATUM_A004699
 870         bool
 871
 872 config SYS_FSL_ERRATUM_A004849
 873         bool
 874
 875 config SYS_FSL_ERRATUM_A004510
 876         bool
 877
 878 config SYS_FSL_ERRATUM_A004510_SVR_REV
 879         hex
 880         depends on SYS_FSL_ERRATUM_A004510
 881         default 0x20 if ARCH_P4080
 882         default 0x10
 883
 884 config SYS_FSL_ERRATUM_A004510_SVR_REV2
 885         hex
 886         depends on (SYS_FSL_ERRATUM_A004510 && (ARCH_P2041 || ARCH_P3041))
 887         default 0x11
 888
 889 config SYS_FSL_ERRATUM_A005125
 890         bool
 891
 892 config SYS_FSL_ERRATUM_A005434
 893         bool
 894
 895 config SYS_FSL_ERRATUM_A005812
 896         bool
 897
 898 config SYS_FSL_ERRATUM_A005871
 899         bool
 900
 901 config SYS_FSL_ERRATUM_A005275
 902         bool
 903
 904 config SYS_FSL_ERRATUM_A006261
 905         bool
 906
 907 config SYS_FSL_ERRATUM_A006379
 908         bool
 909
 910 config SYS_FSL_ERRATUM_A006384
 911         bool
 912
 913 config SYS_FSL_ERRATUM_A006475
 914         bool
 915
 916 config SYS_FSL_ERRATUM_A006593
 917         bool
 918
 919 config SYS_FSL_ERRATUM_A007075
 920         bool
 921
 922 config SYS_FSL_ERRATUM_A007186
 923         bool
 924
 925 config SYS_FSL_ERRATUM_A007212
 926         bool
 927
 928 config SYS_FSL_ERRATUM_A007815
 929         bool
 930
 931 config SYS_FSL_ERRATUM_A007798
 932         bool
 933
 934 config SYS_FSL_ERRATUM_A007907
 935         bool
 936
 937 config SYS_FSL_ERRATUM_A008044
 938         bool
 939
 940 config SYS_FSL_ERRATUM_CPC_A002
 941         bool
 942
 943 config SYS_FSL_ERRATUM_CPC_A003
 944         bool
 945
 946 config SYS_FSL_ERRATUM_CPU_A003999
 947         bool
 948
 949 config SYS_FSL_ERRATUM_ELBC_A001
 950         bool
 951
 952 config SYS_FSL_ERRATUM_I2C_A004447
 953         bool
 954
 955 config SYS_FSL_A004447_SVR_REV
 956         hex
 957         depends on SYS_FSL_ERRATUM_I2C_A004447
 958         default 0x00 if ARCH_MPC8548
 959         default 0x10 if ARCH_P1010
 960         default 0x11 if ARCH_P1023 || ARCH_P2041 || ARCH_BSC9132
 961         default 0x20 if ARCH_P3041 || ARCH_P4080
 962
 963 config SYS_FSL_ERRATUM_IFC_A002769
 964         bool
 965
 966 config SYS_FSL_ERRATUM_IFC_A003399
 967         bool
 968
 969 config SYS_FSL_ERRATUM_NMG_CPU_A011
 970         bool
 971
 972 config SYS_FSL_ERRATUM_NMG_ETSEC129
 973         bool
 974
 975 config SYS_FSL_ERRATUM_NMG_LBC103
 976         bool
 977
 978 config SYS_FSL_ERRATUM_P1010_A003549
 979         bool
 980
 981 config SYS_FSL_ERRATUM_SATA_A001
 982         bool
 983
 984 config SYS_FSL_ERRATUM_SEC_A003571
 985         bool
 986
 987 config SYS_FSL_ERRATUM_SRIO_A004034
 988         bool
 989
 990 config SYS_FSL_ERRATUM_USB14
 991         bool
 992
 993 config SYS_P4080_ERRATUM_CPU22
 994         bool
 995
 996 config SYS_P4080_ERRATUM_PCIE_A003
 997         bool
 998
 999 config SYS_P4080_ERRATUM_SERDES8
1000         bool
1001
1002 config SYS_P4080_ERRATUM_SERDES9
1003         bool
1004
1005 config SYS_P4080_ERRATUM_SERDES_A001
1006         bool
1007
1008 config SYS_P4080_ERRATUM_SERDES_A005
1009         bool
1010
1011 config FSL_PCIE_DISABLE_ASPM
1012         bool
1013
1014 config FSL_PCIE_RESET
1015         bool
1016
1017 config SYS_FSL_QORIQ_CHASSIS1
1018         bool
1019
1020 config SYS_FSL_QORIQ_CHASSIS2
1021         bool
1022
1023 config SYS_FSL_NUM_LAWS
1024         int "Number of local access windows"
1025         depends on FSL_LAW
1026         default 32 if   ARCH_B4420      || \
1027                         ARCH_B4860      || \
1028                         ARCH_P2041      || \
1029                         ARCH_P3041      || \
1030                         ARCH_P4080      || \
1031                         ARCH_P5040      || \
1032                         ARCH_T2080      || \
1033                         ARCH_T4240
1034         default 16 if   ARCH_T1024      || \
1035                         ARCH_T1040      || \
1036                         ARCH_T1042
1037         default 12 if   ARCH_BSC9131    || \
1038                         ARCH_BSC9132    || \
1039                         ARCH_C29X       || \
1040                         ARCH_MPC8536    || \
1041                         ARCH_P1010      || \
1042                         ARCH_P1011      || \
1043                         ARCH_P1020      || \
1044                         ARCH_P1021      || \
1045                         ARCH_P1023      || \
1046                         ARCH_P1024      || \
1047                         ARCH_P1025      || \
1048                         ARCH_P2020
1049         default 10 if   ARCH_MPC8544    || \
1050                         ARCH_MPC8548
1051         default 8 if    ARCH_MPC8540    || \
1052                         ARCH_MPC8560
1053         help
1054                 Number of local access windows. This is fixed per SoC.
1055                 If not sure, do not change.
1056
1057 config SYS_FSL_THREADS_PER_CORE
1058         int
1059         default 2 if E6500
1060         default 1
1061
1062 config SYS_NUM_TLBCAMS
1063         int "Number of TLB CAM entries"
1064         default 64 if E500MC
1065         default 16
1066         help
1067                 Number of TLB CAM entries for Book-E chips. 64 for E500MC,
1068                 16 for other E500 SoCs.
1069
1070 config SYS_PPC64
1071         bool
1072
1073 config SYS_PPC_E500_USE_DEBUG_TLB
1074         bool
1075
1076 config FSL_IFC
1077         bool
1078
1079 config FSL_ELBC
1080         bool
1081
1082 config SYS_PPC_E500_DEBUG_TLB
1083         int "Temporary TLB entry for external debugger"
1084         depends on SYS_PPC_E500_USE_DEBUG_TLB
1085         default 0 if    ARCH_MPC8544 || ARCH_MPC8548
1086         default 1 if    ARCH_MPC8536
1087         default 2 if    ARCH_P1011      || \
1088                         ARCH_P1020      || \
1089                         ARCH_P1021      || \
1090                         ARCH_P1024      || \
1091                         ARCH_P1025      || \
1092                         ARCH_P2020
1093         default 3 if    ARCH_P1010      || \
1094                         ARCH_BSC9132    || \
1095                         ARCH_C29X
1096         help
1097                 Select a temporary TLB entry to be used during boot to work
1098                 around limitations in e500v1 and e500v2 external debugger
1099                 support. This reduces the portions of the boot code where
1100                 breakpoints and single stepping do not work. The value of this
1101                 symbol should be set to the TLB1 entry to be used for this
1102                 purpose. If unsure, do not change.
1103
1104 config SYS_FSL_IFC_CLK_DIV
1105         int "Divider of platform clock"
1106         depends on FSL_IFC
1107         default 2 if    ARCH_B4420      || \
1108                         ARCH_B4860      || \
1109                         ARCH_T1024      || \
1110                         ARCH_T1040      || \
1111                         ARCH_T1042      || \
1112                         ARCH_T4240
1113         default 1
1114         help
1115                 Defines divider of platform clock(clock input to
1116                 IFC controller).
1117
1118 config SYS_FSL_LBC_CLK_DIV
1119         int "Divider of platform clock"
1120         depends on FSL_ELBC || ARCH_MPC8540 || \
1121                 ARCH_MPC8548 || \
1122                 ARCH_MPC8560
1123
1124         default 2 if    ARCH_P2041      || \
1125                         ARCH_P3041      || \
1126                         ARCH_P4080      || \
1127                         ARCH_P5040
1128         default 1
1129
1130         help
1131                 Defines divider of platform clock(clock input to
1132                 eLBC controller).
1133
1134 config FSL_VIA
1135         bool
1136
1137 source "board/emulation/qemu-ppce500/Kconfig"
1138 source "board/freescale/corenet_ds/Kconfig"
1139 source "board/freescale/mpc8548cds/Kconfig"
1140 source "board/freescale/p1010rdb/Kconfig"
1141 source "board/freescale/p1_p2_rdb_pc/Kconfig"
1142 source "board/freescale/p2041rdb/Kconfig"
1143 source "board/freescale/t102xrdb/Kconfig"
1144 source "board/freescale/t104xrdb/Kconfig"
1145 source "board/freescale/t208xqds/Kconfig"
1146 source "board/freescale/t208xrdb/Kconfig"
1147 source "board/freescale/t4rdb/Kconfig"
1148 source "board/keymile/Kconfig"
1149 source "board/socrates/Kconfig"
1150 source "board/Arcturus/ucp1020/Kconfig"
1151
1152 endmenu