arch/ia64/pci/pci.c

   1 /*
   2  * pci.c - Low-Level PCI Access in IA-64
   3  *
   4  * Derived from bios32.c of i386 tree.
   5  *
   6  * (c) Copyright 2002, 2005 Hewlett-Packard Development Company, L.P.
   7  *      David Mosberger-Tang <davidm@hpl.hp.com>
   8  *      Bjorn Helgaas <bjorn.helgaas@hp.com>
   9  * Copyright (C) 2004 Silicon Graphics, Inc.
  10  *
  11  * Note: Above list of copyright holders is incomplete...
  12  */
  13
  14 #include <linux/acpi.h>
  15 #include <linux/types.h>
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/pci-acpi.h>
  19 #include <linux/init.h>
  20 #include <linux/ioport.h>
  21 #include <linux/slab.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/export.h>
  25
  26 #include <asm/machvec.h>
  27 #include <asm/page.h>
  28 #include <asm/io.h>
  29 #include <asm/sal.h>
  30 #include <asm/smp.h>
  31 #include <asm/irq.h>
  32 #include <asm/hw_irq.h>
  33
  34 /*
  35  * Low-level SAL-based PCI configuration access functions. Note that SAL
  36  * calls are already serialized (via sal_lock), so we don't need another
  37  * synchronization mechanism here.
  38  */
  39
  40 #define PCI_SAL_ADDRESS(seg, bus, devfn, reg)           \
  41         (((u64) seg << 24) | (bus << 16) | (devfn << 8) | (reg))
  42
  43 /* SAL 3.2 adds support for extended config space. */
  44
  45 #define PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg)       \
  46         (((u64) seg << 28) | (bus << 20) | (devfn << 12) | (reg))
  47
  48 int raw_pci_read(unsigned int seg, unsigned int bus, unsigned int devfn,
  49               int reg, int len, u32 *value)
  50 {
  51         u64 addr, data = 0;
  52         int mode, result;
  53
  54         if (!value || (seg > 65535) || (bus > 255) || (devfn > 255) || (reg > 4095))
  55                 return -EINVAL;
  56
  57         if ((seg | reg) <= 255) {
  58                 addr = PCI_SAL_ADDRESS(seg, bus, devfn, reg);
  59                 mode = 0;
  60         } else if (sal_revision >= SAL_VERSION_CODE(3,2)) {
  61                 addr = PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg);
  62                 mode = 1;
  63         } else {
  64                 return -EINVAL;
  65         }
  66
  67         result = ia64_sal_pci_config_read(addr, mode, len, &data);
  68         if (result != 0)
  69                 return -EINVAL;
  70
  71         *value = (u32) data;
  72         return 0;
  73 }
  74
  75 int raw_pci_write(unsigned int seg, unsigned int bus, unsigned int devfn,
  76                int reg, int len, u32 value)
  77 {
  78         u64 addr;
  79         int mode, result;
  80
  81         if ((seg > 65535) || (bus > 255) || (devfn > 255) || (reg > 4095))
  82                 return -EINVAL;
  83
  84         if ((seg | reg) <= 255) {
  85                 addr = PCI_SAL_ADDRESS(seg, bus, devfn, reg);
  86                 mode = 0;
  87         } else if (sal_revision >= SAL_VERSION_CODE(3,2)) {
  88                 addr = PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg);
  89                 mode = 1;
  90         } else {
  91                 return -EINVAL;
  92         }
  93         result = ia64_sal_pci_config_write(addr, mode, len, value);
  94         if (result != 0)
  95                 return -EINVAL;
  96         return 0;
  97 }
  98
  99 static int pci_read(struct pci_bus *bus, unsigned int devfn, int where,
 100                                                         int size, u32 *value)
 101 {
 102         return raw_pci_read(pci_domain_nr(bus), bus->number,
 103                                  devfn, where, size, value);
 104 }
 105
 106 static int pci_write(struct pci_bus *bus, unsigned int devfn, int where,
 107                                                         int size, u32 value)
 108 {
 109         return raw_pci_write(pci_domain_nr(bus), bus->number,
 110                                   devfn, where, size, value);
 111 }
 112
 113 struct pci_ops pci_root_ops = {
 114         .read = pci_read,
 115         .write = pci_write,
 116 };
 117
 118 /* Called by ACPI when it finds a new root bus.  */
 119
 120 static struct pci_controller *alloc_pci_controller(int seg)
 121 {
 122         struct pci_controller *controller;
 123
 124         controller = kzalloc(sizeof(*controller), GFP_KERNEL);
 125         if (!controller)
 126                 return NULL;
 127
 128         controller->segment = seg;
 129         controller->node = -1;
 130         return controller;
 131 }
 132
 133 struct pci_root_info {
 134         struct acpi_device *bridge;
 135         struct pci_controller *controller;
 136         struct list_head resources;
 137         struct resource *res;
 138         resource_size_t *res_offset;
 139         unsigned int res_num;
 140         char *name;
 141 };
 142
 143 static unsigned int
 144 new_space (u64 phys_base, int sparse)
 145 {
 146         u64 mmio_base;
 147         int i;
 148
 149         if (phys_base == 0)
 150                 return 0;       /* legacy I/O port space */
 151
 152         mmio_base = (u64) ioremap(phys_base, 0);
 153         for (i = 0; i < num_io_spaces; i++)
 154                 if (io_space[i].mmio_base == mmio_base &&
 155                     io_space[i].sparse == sparse)
 156                         return i;
 157
 158         if (num_io_spaces == MAX_IO_SPACES) {
 159                 printk(KERN_ERR "PCI: Too many IO port spaces "
 160                         "(MAX_IO_SPACES=%lu)\n", MAX_IO_SPACES);
 161                 return ~0;
 162         }
 163
 164         i = num_io_spaces++;
 165         io_space[i].mmio_base = mmio_base;
 166         io_space[i].sparse = sparse;
 167
 168         return i;
 169 }
 170
 171 static u64 add_io_space(struct pci_root_info *info,
 172                         struct acpi_resource_address64 *addr)
 173 {
 174         struct resource *resource;
 175         char *name;
 176         unsigned long base, min, max, base_port;
 177         unsigned int sparse = 0, space_nr, len;
 178
 179         resource = kzalloc(sizeof(*resource), GFP_KERNEL);
 180         if (!resource) {
 181                 printk(KERN_ERR "PCI: No memory for %s I/O port space\n",
 182                         info->name);
 183                 goto out;
 184         }
 185
 186         len = strlen(info->name) + 32;
 187         name = kzalloc(len, GFP_KERNEL);
 188         if (!name) {
 189                 printk(KERN_ERR "PCI: No memory for %s I/O port space name\n",
 190                         info->name);
 191                 goto free_resource;
 192         }
 193
 194         min = addr->minimum;
 195         max = min + addr->address_length - 1;
 196         if (addr->info.io.translation_type == ACPI_SPARSE_TRANSLATION)
 197                 sparse = 1;
 198
 199         space_nr = new_space(addr->translation_offset, sparse);
 200         if (space_nr == ~0)
 201                 goto free_name;
 202
 203         base = __pa(io_space[space_nr].mmio_base);
 204         base_port = IO_SPACE_BASE(space_nr);
 205         snprintf(name, len, "%s I/O Ports %08lx-%08lx", info->name,
 206                 base_port + min, base_port + max);
 207
 208         /*
 209          * The SDM guarantees the legacy 0-64K space is sparse, but if the
 210          * mapping is done by the processor (not the bridge), ACPI may not
 211          * mark it as sparse.
 212          */
 213         if (space_nr == 0)
 214                 sparse = 1;
 215
 216         resource->name  = name;
 217         resource->flags = IORESOURCE_MEM;
 218         resource->start = base + (sparse ? IO_SPACE_SPARSE_ENCODING(min) : min);
 219         resource->end   = base + (sparse ? IO_SPACE_SPARSE_ENCODING(max) : max);
 220         insert_resource(&iomem_resource, resource);
 221
 222         return base_port;
 223
 224 free_name:
 225         kfree(name);
 226 free_resource:
 227         kfree(resource);
 228 out:
 229         return ~0;
 230 }
 231
 232 static acpi_status resource_to_window(struct acpi_resource *resource,
 233                                       struct acpi_resource_address64 *addr)
 234 {
 235         acpi_status status;
 236
 237         /*
 238          * We're only interested in _CRS descriptors that are
 239          *      - address space descriptors for memory or I/O space
 240          *      - non-zero size
 241          *      - producers, i.e., the address space is routed downstream,
 242          *        not consumed by the bridge itself
 243          */
 244         status = acpi_resource_to_address64(resource, addr);
 245         if (ACPI_SUCCESS(status) &&
 246             (addr->resource_type == ACPI_MEMORY_RANGE ||
 247              addr->resource_type == ACPI_IO_RANGE) &&
 248             addr->address_length &&
 249             addr->producer_consumer == ACPI_PRODUCER)
 250                 return AE_OK;
 251
 252         return AE_ERROR;
 253 }
 254
 255 static acpi_status count_window(struct acpi_resource *resource, void *data)
 256 {
 257         unsigned int *windows = (unsigned int *) data;
 258         struct acpi_resource_address64 addr;
 259         acpi_status status;
 260
 261         status = resource_to_window(resource, &addr);
 262         if (ACPI_SUCCESS(status))
 263                 (*windows)++;
 264
 265         return AE_OK;
 266 }
 267
 268 static acpi_status add_window(struct acpi_resource *res, void *data)
 269 {
 270         struct pci_root_info *info = data;
 271         struct resource *resource;
 272         struct acpi_resource_address64 addr;
 273         acpi_status status;
 274         unsigned long flags, offset = 0;
 275         struct resource *root;
 276
 277         /* Return AE_OK for non-window resources to keep scanning for more */
 278         status = resource_to_window(res, &addr);
 279         if (!ACPI_SUCCESS(status))
 280                 return AE_OK;
 281
 282         if (addr.resource_type == ACPI_MEMORY_RANGE) {
 283                 flags = IORESOURCE_MEM;
 284                 root = &iomem_resource;
 285                 offset = addr.translation_offset;
 286         } else if (addr.resource_type == ACPI_IO_RANGE) {
 287                 flags = IORESOURCE_IO;
 288                 root = &ioport_resource;
 289                 offset = add_io_space(info, &addr);
 290                 if (offset == ~0)
 291                         return AE_OK;
 292         } else
 293                 return AE_OK;
 294
 295         resource = &info->res[info->res_num];
 296         resource->name = info->name;
 297         resource->flags = flags;
 298         resource->start = addr.minimum + offset;
 299         resource->end = resource->start + addr.address_length - 1;
 300         info->res_offset[info->res_num] = offset;
 301
 302         if (insert_resource(root, resource)) {
 303                 dev_err(&info->bridge->dev,
 304                         "can't allocate host bridge window %pR\n",
 305                         resource);
 306         } else {
 307                 if (offset)
 308                         dev_info(&info->bridge->dev, "host bridge window %pR "
 309                                  "(PCI address [%#llx-%#llx])\n",
 310                                  resource,
 311                                  resource->start - offset,
 312                                  resource->end - offset);
 313                 else
 314                         dev_info(&info->bridge->dev,
 315                                  "host bridge window %pR\n", resource);
 316         }
 317         /* HP's firmware has a hack to work around a Windows bug.
 318          * Ignore these tiny memory ranges */
 319         if (!((resource->flags & IORESOURCE_MEM) &&
 320               (resource->end - resource->start < 16)))
 321                 pci_add_resource_offset(&info->resources, resource,
 322                                         info->res_offset[info->res_num]);
 323
 324         info->res_num++;
 325         return AE_OK;
 326 }
 327
 328 struct pci_bus *pci_acpi_scan_root(struct acpi_pci_root *root)
 329 {
 330         struct acpi_device *device = root->device;
 331         int domain = root->segment;
 332         int bus = root->secondary.start;
 333         struct pci_controller *controller;
 334         struct pci_root_info info;
 335         struct pci_bus *pbus;
 336         char *name;
 337         int pxm;
 338
 339         controller = alloc_pci_controller(domain);
 340         if (!controller)
 341                 goto out1;
 342
 343         controller->acpi_handle = device->handle;
 344
 345         pxm = acpi_get_pxm(controller->acpi_handle);
 346 #ifdef CONFIG_NUMA
 347         if (pxm >= 0)
 348                 controller->node = pxm_to_node(pxm);
 349 #endif
 350
 351         INIT_LIST_HEAD(&info.resources);
 352         /* insert busn resource at first */
 353         pci_add_resource(&info.resources, &root->secondary);
 354         acpi_walk_resources(device->handle, METHOD_NAME__CRS, count_window,
 355                         &info.res_num);
 356         if (info.res_num) {
 357                 info.res =
 358                         kzalloc_node(sizeof(*info.res) * info.res_num,
 359                                      GFP_KERNEL, controller->node);
 360                 if (!info.res)
 361                         goto out2;
 362
 363                 info.res_offset =
 364                         kzalloc_node(sizeof(*info.res_offset) * info.res_num,
 365                                 GFP_KERNEL, controller->node);
 366                 if (!info.res_offset)
 367                         goto out3;
 368
 369                 name = kmalloc(16, GFP_KERNEL);
 370                 if (!name)
 371                         goto out4;
 372
 373                 sprintf(name, "PCI Bus %04x:%02x", domain, bus);
 374                 info.bridge = device;
 375                 info.controller = controller;
 376                 info.name = name;
 377                 info.res_num = 0;
 378                 acpi_walk_resources(device->handle, METHOD_NAME__CRS,
 379                         add_window, &info);
 380         }
 381         /*
 382          * See arch/x86/pci/acpi.c.
 383          * The desired pci bus might already be scanned in a quirk. We
 384          * should handle the case here, but it appears that IA64 hasn't
 385          * such quirk. So we just ignore the case now.
 386          */
 387         pbus = pci_create_root_bus(NULL, bus, &pci_root_ops, controller,
 388                                    &info.resources);
 389         if (!pbus) {
 390                 pci_free_resource_list(&info.resources);
 391                 return NULL;
 392         }
 393
 394         pci_scan_child_bus(pbus);
 395         return pbus;
 396 out4:
 397         kfree(info.res_offset);
 398 out3:
 399         kfree(info.res);
 400 out2:
 401         kfree(controller);
 402 out1:
 403         return NULL;
 404 }
 405
 406 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge)
 407 {
 408         struct pci_controller *controller = bridge->bus->sysdata;
 409
 410         ACPI_HANDLE_SET(&bridge->dev, controller->acpi_handle);
 411         return 0;
 412 }
 413
 414 static int is_valid_resource(struct pci_dev *dev, int idx)
 415 {
 416         unsigned int i, type_mask = IORESOURCE_IO | IORESOURCE_MEM;
 417         struct resource *devr = &dev->resource[idx], *busr;
 418
 419         if (!dev->bus)
 420                 return 0;
 421
 422         pci_bus_for_each_resource(dev->bus, busr, i) {
 423                 if (!busr || ((busr->flags ^ devr->flags) & type_mask))
 424                         continue;
 425                 if ((devr->start) && (devr->start >= busr->start) &&
 426                                 (devr->end <= busr->end))
 427                         return 1;
 428         }
 429         return 0;
 430 }
 431
 432 static void pcibios_fixup_resources(struct pci_dev *dev, int start, int limit)
 433 {
 434         int i;
 435
 436         for (i = start; i < limit; i++) {
 437                 if (!dev->resource[i].flags)
 438                         continue;
 439                 if ((is_valid_resource(dev, i)))
 440                         pci_claim_resource(dev, i);
 441         }
 442 }
 443
 444 void pcibios_fixup_device_resources(struct pci_dev *dev)
 445 {
 446         pcibios_fixup_resources(dev, 0, PCI_BRIDGE_RESOURCES);
 447 }
 448 EXPORT_SYMBOL_GPL(pcibios_fixup_device_resources);
 449
 450 static void pcibios_fixup_bridge_resources(struct pci_dev *dev)
 451 {
 452         pcibios_fixup_resources(dev, PCI_BRIDGE_RESOURCES, PCI_NUM_RESOURCES);
 453 }
 454
 455 /*
 456  *  Called after each bus is probed, but before its children are examined.
 457  */
 458 void pcibios_fixup_bus(struct pci_bus *b)
 459 {
 460         struct pci_dev *dev;
 461
 462         if (b->self) {
 463                 pci_read_bridge_bases(b);
 464                 pcibios_fixup_bridge_resources(b->self);
 465         }
 466         list_for_each_entry(dev, &b->devices, bus_list)
 467                 pcibios_fixup_device_resources(dev);
 468         platform_pci_fixup_bus(b);
 469 }
 470
 471 void pcibios_add_bus(struct pci_bus *bus)
 472 {
 473         acpi_pci_add_bus(bus);
 474 }
 475
 476 void pcibios_remove_bus(struct pci_bus *bus)
 477 {
 478         acpi_pci_remove_bus(bus);
 479 }
 480
 481 void pcibios_set_master (struct pci_dev *dev)
 482 {
 483         /* No special bus mastering setup handling */
 484 }
 485
 486 int
 487 pcibios_enable_device (struct pci_dev *dev, int mask)
 488 {
 489         int ret;
 490
 491         ret = pci_enable_resources(dev, mask);
 492         if (ret < 0)
 493                 return ret;
 494
 495         if (!dev->msi_enabled)
 496                 return acpi_pci_irq_enable(dev);
 497         return 0;
 498 }
 499
 500 void
 501 pcibios_disable_device (struct pci_dev *dev)
 502 {
 503         BUG_ON(atomic_read(&dev->enable_cnt));
 504         if (!dev->msi_enabled)
 505                 acpi_pci_irq_disable(dev);
 506 }
 507
 508 resource_size_t
 509 pcibios_align_resource (void *data, const struct resource *res,
 510                         resource_size_t size, resource_size_t align)
 511 {
 512         return res->start;
 513 }
 514
 515 int
 516 pci_mmap_page_range (struct pci_dev *dev, struct vm_area_struct *vma,
 517                      enum pci_mmap_state mmap_state, int write_combine)
 518 {
 519         unsigned long size = vma->vm_end - vma->vm_start;
 520         pgprot_t prot;
 521
 522         /*
 523          * I/O space cannot be accessed via normal processor loads and
 524          * stores on this platform.
 525          */
 526         if (mmap_state == pci_mmap_io)
 527                 /*
 528                  * XXX we could relax this for I/O spaces for which ACPI
 529                  * indicates that the space is 1-to-1 mapped.  But at the
 530                  * moment, we don't support multiple PCI address spaces and
 531                  * the legacy I/O space is not 1-to-1 mapped, so this is moot.
 532                  */
 533                 return -EINVAL;
 534
 535         if (!valid_mmap_phys_addr_range(vma->vm_pgoff, size))
 536                 return -EINVAL;
 537
 538         prot = phys_mem_access_prot(NULL, vma->vm_pgoff, size,
 539                                     vma->vm_page_prot);
 540
 541         /*
 542          * If the user requested WC, the kernel uses UC or WC for this region,
 543          * and the chipset supports WC, we can use WC. Otherwise, we have to
 544          * use the same attribute the kernel uses.
 545          */
 546         if (write_combine &&
 547             ((pgprot_val(prot) & _PAGE_MA_MASK) == _PAGE_MA_UC ||
 548              (pgprot_val(prot) & _PAGE_MA_MASK) == _PAGE_MA_WC) &&
 549             efi_range_is_wc(vma->vm_start, vma->vm_end - vma->vm_start))
 550                 vma->vm_page_prot = pgprot_writecombine(vma->vm_page_prot);
 551         else
 552                 vma->vm_page_prot = prot;
 553
 554         if (remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 555                              vma->vm_end - vma->vm_start, vma->vm_page_prot))
 556                 return -EAGAIN;
 557
 558         return 0;
 559 }
 560
 561 /**
 562  * ia64_pci_get_legacy_mem - generic legacy mem routine
 563  * @bus: bus to get legacy memory base address for
 564  *
 565  * Find the base of legacy memory for @bus.  This is typically the first
 566  * megabyte of bus address space for @bus or is simply 0 on platforms whose
 567  * chipsets support legacy I/O and memory routing.  Returns the base address
 568  * or an error pointer if an error occurred.
 569  *
 570  * This is the ia64 generic version of this routine.  Other platforms
 571  * are free to override it with a machine vector.
 572  */
 573 char *ia64_pci_get_legacy_mem(struct pci_bus *bus)
 574 {
 575         return (char *)__IA64_UNCACHED_OFFSET;
 576 }
 577
 578 /**
 579  * pci_mmap_legacy_page_range - map legacy memory space to userland
 580  * @bus: bus whose legacy space we're mapping
 581  * @vma: vma passed in by mmap
 582  *
 583  * Map legacy memory space for this device back to userspace using a machine
 584  * vector to get the base address.
 585  */
 586 int
 587 pci_mmap_legacy_page_range(struct pci_bus *bus, struct vm_area_struct *vma,
 588                            enum pci_mmap_state mmap_state)
 589 {
 590         unsigned long size = vma->vm_end - vma->vm_start;
 591         pgprot_t prot;
 592         char *addr;
 593
 594         /* We only support mmap'ing of legacy memory space */
 595         if (mmap_state != pci_mmap_mem)
 596                 return -ENOSYS;
 597
 598         /*
 599          * Avoid attribute aliasing.  See Documentation/ia64/aliasing.txt
 600          * for more details.
 601          */
 602         if (!valid_mmap_phys_addr_range(vma->vm_pgoff, size))
 603                 return -EINVAL;
 604         prot = phys_mem_access_prot(NULL, vma->vm_pgoff, size,
 605                                     vma->vm_page_prot);
 606
 607         addr = pci_get_legacy_mem(bus);
 608         if (IS_ERR(addr))
 609                 return PTR_ERR(addr);
 610
 611         vma->vm_pgoff += (unsigned long)addr >> PAGE_SHIFT;
 612         vma->vm_page_prot = prot;
 613
 614         if (remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 615                             size, vma->vm_page_prot))
 616                 return -EAGAIN;
 617
 618         return 0;
 619 }
 620
 621 /**
 622  * ia64_pci_legacy_read - read from legacy I/O space
 623  * @bus: bus to read
 624  * @port: legacy port value
 625  * @val: caller allocated storage for returned value
 626  * @size: number of bytes to read
 627  *
 628  * Simply reads @size bytes from @port and puts the result in @val.
 629  *
 630  * Again, this (and the write routine) are generic versions that can be
 631  * overridden by the platform.  This is necessary on platforms that don't
 632  * support legacy I/O routing or that hard fail on legacy I/O timeouts.
 633  */
 634 int ia64_pci_legacy_read(struct pci_bus *bus, u16 port, u32 *val, u8 size)
 635 {
 636         int ret = size;
 637
 638         switch (size) {
 639         case 1:
 640                 *val = inb(port);
 641                 break;
 642         case 2:
 643                 *val = inw(port);
 644                 break;
 645         case 4:
 646                 *val = inl(port);
 647                 break;
 648         default:
 649                 ret = -EINVAL;
 650                 break;
 651         }
 652
 653         return ret;
 654 }
 655
 656 /**
 657  * ia64_pci_legacy_write - perform a legacy I/O write
 658  * @bus: bus pointer
 659  * @port: port to write
 660  * @val: value to write
 661  * @size: number of bytes to write from @val
 662  *
 663  * Simply writes @size bytes of @val to @port.
 664  */
 665 int ia64_pci_legacy_write(struct pci_bus *bus, u16 port, u32 val, u8 size)
 666 {
 667         int ret = size;
 668
 669         switch (size) {
 670         case 1:
 671                 outb(val, port);
 672                 break;
 673         case 2:
 674                 outw(val, port);
 675                 break;
 676         case 4:
 677                 outl(val, port);
 678                 break;
 679         default:
 680                 ret = -EINVAL;
 681                 break;
 682         }
 683
 684         return ret;
 685 }
 686
 687 /**
 688  * set_pci_cacheline_size - determine cacheline size for PCI devices
 689  *
 690  * We want to use the line-size of the outer-most cache.  We assume
 691  * that this line-size is the same for all CPUs.
 692  *
 693  * Code mostly taken from arch/ia64/kernel/palinfo.c:cache_info().
 694  */
 695 static void __init set_pci_dfl_cacheline_size(void)
 696 {
 697         unsigned long levels, unique_caches;
 698         long status;
 699         pal_cache_config_info_t cci;
 700
 701         status = ia64_pal_cache_summary(&levels, &unique_caches);
 702         if (status != 0) {
 703                 printk(KERN_ERR "%s: ia64_pal_cache_summary() failed "
 704                         "(status=%ld)\n", __func__, status);
 705                 return;
 706         }
 707
 708         status = ia64_pal_cache_config_info(levels - 1,
 709                                 /* cache_type (data_or_unified)= */ 2, &cci);
 710         if (status != 0) {
 711                 printk(KERN_ERR "%s: ia64_pal_cache_config_info() failed "
 712                         "(status=%ld)\n", __func__, status);
 713                 return;
 714         }
 715         pci_dfl_cache_line_size = (1 << cci.pcci_line_size) / 4;
 716 }
 717
 718 u64 ia64_dma_get_required_mask(struct device *dev)
 719 {
 720         u32 low_totalram = ((max_pfn - 1) << PAGE_SHIFT);
 721         u32 high_totalram = ((max_pfn - 1) >> (32 - PAGE_SHIFT));
 722         u64 mask;
 723
 724         if (!high_totalram) {
 725                 /* convert to mask just covering totalram */
 726                 low_totalram = (1 << (fls(low_totalram) - 1));
 727                 low_totalram += low_totalram - 1;
 728                 mask = low_totalram;
 729         } else {
 730                 high_totalram = (1 << (fls(high_totalram) - 1));
 731                 high_totalram += high_totalram - 1;
 732                 mask = (((u64)high_totalram) << 32) + 0xffffffff;
 733         }
 734         return mask;
 735 }
 736 EXPORT_SYMBOL_GPL(ia64_dma_get_required_mask);
 737
 738 u64 dma_get_required_mask(struct device *dev)
 739 {
 740         return platform_dma_get_required_mask(dev);
 741 }
 742 EXPORT_SYMBOL_GPL(dma_get_required_mask);
 743
 744 static int __init pcibios_init(void)
 745 {
 746         set_pci_dfl_cacheline_size();
 747         return 0;
 748 }
 749
 750 subsys_initcall(pcibios_init);