arch/arm/mach-uniphier/sc64-regs.h

   1 /*
   2  * UniPhier SC (System Control) block registers for ARMv8 SoCs
   3  *
   4  * Copyright (C) 2016 Socionext Inc.
   5  *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #ifndef SC64_REGS_H
  11 #define SC64_REGS_H
  12
  13 #define SC_BASE_ADDR            0x61840000
  14
  15 #define SC_RSTCTRL              (SC_BASE_ADDR | 0x2000)
  16 #define SC_RSTCTRL3             (SC_BASE_ADDR | 0x2008)
  17 #define SC_RSTCTRL4             (SC_BASE_ADDR | 0x200c)
  18 #define SC_RSTCTRL5             (SC_BASE_ADDR | 0x2010)
  19 #define SC_RSTCTRL6             (SC_BASE_ADDR | 0x2014)
  20 #define SC_RSTCTRL7             (SC_BASE_ADDR | 0x2018)
  21
  22 #define SC_CLKCTRL              (SC_BASE_ADDR | 0x2100)
  23 #define SC_CLKCTRL3             (SC_BASE_ADDR | 0x2108)
  24 #define SC_CLKCTRL4             (SC_BASE_ADDR | 0x210c)
  25 #define SC_CLKCTRL5             (SC_BASE_ADDR | 0x2110)
  26 #define SC_CLKCTRL6             (SC_BASE_ADDR | 0x2114)
  27 #define SC_CLKCTRL7             (SC_BASE_ADDR | 0x2118)
  28
  29 #define SC_CA72_GEARST          (SC_BASE_ADDR | 0x8000)
  30 #define SC_CA72_GEARSET         (SC_BASE_ADDR | 0x8004)
  31 #define SC_CA72_GEARUPD         (SC_BASE_ADDR | 0x8008)
  32 #define SC_CA53_GEARST          (SC_BASE_ADDR | 0x8080)
  33 #define SC_CA53_GEARSET         (SC_BASE_ADDR | 0x8084)
  34 #define SC_CA53_GEARUPD         (SC_BASE_ADDR | 0x8088)
  35 #define   SC_CA_GEARUPD                 (1 << 0)
  36
  37 #endif /* SC64_REGS_H */