arch/arm/mach-imx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007
   4  * Sascha Hauer, Pengutronix
   5  *
   6  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <bootm.h>
  10 #include <common.h>
  11 #include <dm.h>
  12 #include <init.h>
  13 #include <log.h>
  14 #include <net.h>
  15 #include <netdev.h>
  16 #include <linux/errno.h>
  17 #include <asm/io.h>
  18 #include <asm/arch/imx-regs.h>
  19 #include <asm/arch/clock.h>
  20 #include <asm/arch/sys_proto.h>
  21 #include <asm/arch/crm_regs.h>
  22 #include <asm/mach-imx/boot_mode.h>
  23 #include <imx_thermal.h>
  24 #include <ipu_pixfmt.h>
  25 #include <thermal.h>
  26 #include <sata.h>
  27
  28 #ifdef CONFIG_FSL_ESDHC_IMX
  29 #include <fsl_esdhc_imx.h>
  30 #endif
  31
  32 static u32 reset_cause = -1;
  33
  34 u32 get_imx_reset_cause(void)
  35 {
  36         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  37
  38         if (reset_cause == -1) {
  39                 reset_cause = readl(&src_regs->srsr);
  40 /* preserve the value for U-Boot proper */
  41 #if !defined(CONFIG_SPL_BUILD)
  42                 writel(reset_cause, &src_regs->srsr);
  43 #endif
  44         }
  45
  46         return reset_cause;
  47 }
  48
  49 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  50 static char *get_reset_cause(void)
  51 {
  52         switch (get_imx_reset_cause()) {
  53         case 0x00001:
  54         case 0x00011:
  55                 return "POR";
  56         case 0x00004:
  57                 return "CSU";
  58         case 0x00008:
  59                 return "IPP USER";
  60         case 0x00010:
  61 #ifdef  CONFIG_MX7
  62                 return "WDOG1";
  63 #else
  64                 return "WDOG";
  65 #endif
  66         case 0x00020:
  67                 return "JTAG HIGH-Z";
  68         case 0x00040:
  69                 return "JTAG SW";
  70         case 0x00080:
  71                 return "WDOG3";
  72 #ifdef CONFIG_MX7
  73         case 0x00100:
  74                 return "WDOG4";
  75         case 0x00200:
  76                 return "TEMPSENSE";
  77 #elif defined(CONFIG_IMX8M)
  78         case 0x00100:
  79                 return "WDOG2";
  80         case 0x00200:
  81                 return "TEMPSENSE";
  82 #else
  83         case 0x00100:
  84                 return "TEMPSENSE";
  85         case 0x10000:
  86                 return "WARM BOOT";
  87 #endif
  88         default:
  89                 return "unknown reset";
  90         }
  91 }
  92 #endif
  93
  94 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  95
  96 const char *get_imx_type(u32 imxtype)
  97 {
  98         switch (imxtype) {
  99         case MXC_CPU_IMX8MP:
 100                 return "8MP[8]";        /* Quad-core version of the imx8mp */
 101         case MXC_CPU_IMX8MPD:
 102                 return "8MP Dual[3]";   /* Dual-core version of the imx8mp */
 103         case MXC_CPU_IMX8MPL:
 104                 return "8MP Lite[4]";   /* Quad-core Lite version of the imx8mp */
 105         case MXC_CPU_IMX8MP6:
 106                 return "8MP[6]";        /* Quad-core version of the imx8mp, NPU fused */
 107         case MXC_CPU_IMX8MN:
 108                 return "8MNano Quad"; /* Quad-core version */
 109         case MXC_CPU_IMX8MND:
 110                 return "8MNano Dual"; /* Dual-core version */
 111         case MXC_CPU_IMX8MNS:
 112                 return "8MNano Solo"; /* Single-core version */
 113         case MXC_CPU_IMX8MNL:
 114                 return "8MNano QuadLite"; /* Quad-core Lite version */
 115         case MXC_CPU_IMX8MNDL:
 116                 return "8MNano DualLite"; /* Dual-core Lite version */
 117         case MXC_CPU_IMX8MNSL:
 118                 return "8MNano SoloLite"; /* Single-core Lite version */
 119         case MXC_CPU_IMX8MM:
 120                 return "8MMQ";  /* Quad-core version of the imx8mm */
 121         case MXC_CPU_IMX8MML:
 122                 return "8MMQL"; /* Quad-core Lite version of the imx8mm */
 123         case MXC_CPU_IMX8MMD:
 124                 return "8MMD";  /* Dual-core version of the imx8mm */
 125         case MXC_CPU_IMX8MMDL:
 126                 return "8MMDL"; /* Dual-core Lite version of the imx8mm */
 127         case MXC_CPU_IMX8MMS:
 128                 return "8MMS";  /* Single-core version of the imx8mm */
 129         case MXC_CPU_IMX8MMSL:
 130                 return "8MMSL"; /* Single-core Lite version of the imx8mm */
 131         case MXC_CPU_IMX8MQ:
 132                 return "8MQ";   /* Quad-core version of the imx8mq */
 133         case MXC_CPU_IMX8MQL:
 134                 return "8MQLite";       /* Quad-core Lite version of the imx8mq */
 135         case MXC_CPU_IMX8MD:
 136                 return "8MD";   /* Dual-core version of the imx8mq */
 137         case MXC_CPU_MX7S:
 138                 return "7S";    /* Single-core version of the mx7 */
 139         case MXC_CPU_MX7D:
 140                 return "7D";    /* Dual-core version of the mx7 */
 141         case MXC_CPU_MX6QP:
 142                 return "6QP";   /* Quad-Plus version of the mx6 */
 143         case MXC_CPU_MX6DP:
 144                 return "6DP";   /* Dual-Plus version of the mx6 */
 145         case MXC_CPU_MX6Q:
 146                 return "6Q";    /* Quad-core version of the mx6 */
 147         case MXC_CPU_MX6D:
 148                 return "6D";    /* Dual-core version of the mx6 */
 149         case MXC_CPU_MX6DL:
 150                 return "6DL";   /* Dual Lite version of the mx6 */
 151         case MXC_CPU_MX6SOLO:
 152                 return "6SOLO"; /* Solo version of the mx6 */
 153         case MXC_CPU_MX6SL:
 154                 return "6SL";   /* Solo-Lite version of the mx6 */
 155         case MXC_CPU_MX6SLL:
 156                 return "6SLL";  /* SLL version of the mx6 */
 157         case MXC_CPU_MX6SX:
 158                 return "6SX";   /* SoloX version of the mx6 */
 159         case MXC_CPU_MX6UL:
 160                 return "6UL";   /* Ultra-Lite version of the mx6 */
 161         case MXC_CPU_MX6ULL:
 162                 return "6ULL";  /* ULL version of the mx6 */
 163         case MXC_CPU_MX6ULZ:
 164                 return "6ULZ";  /* ULZ version of the mx6 */
 165         case MXC_CPU_MX51:
 166                 return "51";
 167         case MXC_CPU_MX53:
 168                 return "53";
 169         default:
 170                 return "??";
 171         }
 172 }
 173
 174 int print_cpuinfo(void)
 175 {
 176         u32 cpurev;
 177         __maybe_unused u32 max_freq;
 178
 179         cpurev = get_cpu_rev();
 180
 181 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 182         struct udevice *thermal_dev;
 183         int cpu_tmp, minc, maxc, ret;
 184
 185         printf("CPU:   Freescale i.MX%s rev%d.%d",
 186                get_imx_type((cpurev & 0x1FF000) >> 12),
 187                (cpurev & 0x000F0) >> 4,
 188                (cpurev & 0x0000F) >> 0);
 189         max_freq = get_cpu_speed_grade_hz();
 190         if (!max_freq || max_freq == mxc_get_clock(MXC_ARM_CLK)) {
 191                 printf(" at %dMHz\n", mxc_get_clock(MXC_ARM_CLK) / 1000000);
 192         } else {
 193                 printf(" %d MHz (running at %d MHz)\n", max_freq / 1000000,
 194                        mxc_get_clock(MXC_ARM_CLK) / 1000000);
 195         }
 196 #else
 197         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 198                 get_imx_type((cpurev & 0x1FF000) >> 12),
 199                 (cpurev & 0x000F0) >> 4,
 200                 (cpurev & 0x0000F) >> 0,
 201                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 202 #endif
 203
 204 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 205         puts("CPU:   ");
 206         switch (get_cpu_temp_grade(&minc, &maxc)) {
 207         case TEMP_AUTOMOTIVE:
 208                 puts("Automotive temperature grade ");
 209                 break;
 210         case TEMP_INDUSTRIAL:
 211                 puts("Industrial temperature grade ");
 212                 break;
 213         case TEMP_EXTCOMMERCIAL:
 214                 puts("Extended Commercial temperature grade ");
 215                 break;
 216         default:
 217                 puts("Commercial temperature grade ");
 218                 break;
 219         }
 220         printf("(%dC to %dC)", minc, maxc);
 221         ret = uclass_get_device(UCLASS_THERMAL, 0, &thermal_dev);
 222         if (!ret) {
 223                 ret = thermal_get_temp(thermal_dev, &cpu_tmp);
 224
 225                 if (!ret)
 226                         printf(" at %dC", cpu_tmp);
 227                 else
 228                         debug(" - invalid sensor data\n");
 229         } else {
 230                 debug(" - invalid sensor device\n");
 231         }
 232         puts("\n");
 233 #endif
 234
 235         printf("Reset cause: %s\n", get_reset_cause());
 236         return 0;
 237 }
 238 #endif
 239
 240 int cpu_eth_init(struct bd_info *bis)
 241 {
 242         int rc = -ENODEV;
 243
 244 #if defined(CONFIG_FEC_MXC)
 245         rc = fecmxc_initialize(bis);
 246 #endif
 247
 248         return rc;
 249 }
 250
 251 #ifdef CONFIG_FSL_ESDHC_IMX
 252 /*
 253  * Initializes on-chip MMC controllers.
 254  * to override, implement board_mmc_init()
 255  */
 256 int cpu_mmc_init(struct bd_info *bis)
 257 {
 258         return fsl_esdhc_mmc_init(bis);
 259 }
 260 #endif
 261
 262 #if !(defined(CONFIG_MX7) || defined(CONFIG_IMX8M))
 263 u32 get_ahb_clk(void)
 264 {
 265         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 266         u32 reg, ahb_podf;
 267
 268         reg = __raw_readl(&imx_ccm->cbcdr);
 269         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 270         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 271
 272         return get_periph_clk() / (ahb_podf + 1);
 273 }
 274 #endif
 275
 276 void arch_preboot_os(void)
 277 {
 278 #if defined(CONFIG_PCIE_IMX) && !CONFIG_IS_ENABLED(DM_PCI)
 279         imx_pcie_remove();
 280 #endif
 281 #if defined(CONFIG_SATA)
 282         if (!is_mx6sdl()) {
 283                 sata_remove(0);
 284 #if defined(CONFIG_MX6)
 285                 disable_sata_clock();
 286 #endif
 287         }
 288 #endif
 289 #if defined(CONFIG_VIDEO_IPUV3)
 290         /* disable video before launching O/S */
 291         ipuv3_fb_shutdown();
 292 #endif
 293 #if defined(CONFIG_VIDEO_MXS) && !defined(CONFIG_DM_VIDEO)
 294         lcdif_power_down();
 295 #endif
 296 }
 297
 298 #ifndef CONFIG_IMX8M
 299 void set_chipselect_size(int const cs_size)
 300 {
 301         unsigned int reg;
 302         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 303         reg = readl(&iomuxc_regs->gpr[1]);
 304
 305         switch (cs_size) {
 306         case CS0_128:
 307                 reg &= ~0x7;    /* CS0=128MB, CS1=0, CS2=0, CS3=0 */
 308                 reg |= 0x5;
 309                 break;
 310         case CS0_64M_CS1_64M:
 311                 reg &= ~0x3F;   /* CS0=64MB, CS1=64MB, CS2=0, CS3=0 */
 312                 reg |= 0x1B;
 313                 break;
 314         case CS0_64M_CS1_32M_CS2_32M:
 315                 reg &= ~0x1FF;  /* CS0=64MB, CS1=32MB, CS2=32MB, CS3=0 */
 316                 reg |= 0x4B;
 317                 break;
 318         case CS0_32M_CS1_32M_CS2_32M_CS3_32M:
 319                 reg &= ~0xFFF;  /* CS0=32MB, CS1=32MB, CS2=32MB, CS3=32MB */
 320                 reg |= 0x249;
 321                 break;
 322         default:
 323                 printf("Unknown chip select size: %d\n", cs_size);
 324                 break;
 325         }
 326
 327         writel(reg, &iomuxc_regs->gpr[1]);
 328 }
 329 #endif
 330
 331 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 332 /*
 333  * OCOTP_TESTER3[9:8] (see Fusemap Description Table offset 0x440)
 334  * defines a 2-bit SPEED_GRADING
 335  */
 336 #define OCOTP_TESTER3_SPEED_SHIFT       8
 337 enum cpu_speed {
 338         OCOTP_TESTER3_SPEED_GRADE0,
 339         OCOTP_TESTER3_SPEED_GRADE1,
 340         OCOTP_TESTER3_SPEED_GRADE2,
 341         OCOTP_TESTER3_SPEED_GRADE3,
 342         OCOTP_TESTER3_SPEED_GRADE4,
 343 };
 344
 345 u32 get_cpu_speed_grade_hz(void)
 346 {
 347         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 348         struct fuse_bank *bank = &ocotp->bank[1];
 349         struct fuse_bank1_regs *fuse =
 350                 (struct fuse_bank1_regs *)bank->fuse_regs;
 351         uint32_t val;
 352
 353         val = readl(&fuse->tester3);
 354         val >>= OCOTP_TESTER3_SPEED_SHIFT;
 355
 356         if (is_imx8mn() || is_imx8mp()) {
 357                 val &= 0xf;
 358                 return 2300000000 - val * 100000000;
 359         }
 360
 361         if (is_imx8mm())
 362                 val &= 0x7;
 363         else
 364                 val &= 0x3;
 365
 366         switch(val) {
 367         case OCOTP_TESTER3_SPEED_GRADE0:
 368                 return 800000000;
 369         case OCOTP_TESTER3_SPEED_GRADE1:
 370                 return (is_mx7() ? 500000000 : (is_imx8mq() ? 1000000000 : 1200000000));
 371         case OCOTP_TESTER3_SPEED_GRADE2:
 372                 return (is_mx7() ? 1000000000 : (is_imx8mq() ? 1300000000 : 1600000000));
 373         case OCOTP_TESTER3_SPEED_GRADE3:
 374                 return (is_mx7() ? 1200000000 : (is_imx8mq() ? 1500000000 : 1800000000));
 375         case OCOTP_TESTER3_SPEED_GRADE4:
 376                 return 2000000000;
 377         }
 378
 379         return 0;
 380 }
 381
 382 /*
 383  * OCOTP_TESTER3[7:6] (see Fusemap Description Table offset 0x440)
 384  * defines a 2-bit SPEED_GRADING
 385  */
 386 #define OCOTP_TESTER3_TEMP_SHIFT        6
 387
 388 u32 get_cpu_temp_grade(int *minc, int *maxc)
 389 {
 390         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 391         struct fuse_bank *bank = &ocotp->bank[1];
 392         struct fuse_bank1_regs *fuse =
 393                 (struct fuse_bank1_regs *)bank->fuse_regs;
 394         uint32_t val;
 395
 396         val = readl(&fuse->tester3);
 397         val >>= OCOTP_TESTER3_TEMP_SHIFT;
 398         val &= 0x3;
 399
 400         if (minc && maxc) {
 401                 if (val == TEMP_AUTOMOTIVE) {
 402                         *minc = -40;
 403                         *maxc = 125;
 404                 } else if (val == TEMP_INDUSTRIAL) {
 405                         *minc = -40;
 406                         *maxc = 105;
 407                 } else if (val == TEMP_EXTCOMMERCIAL) {
 408                         *minc = -20;
 409                         *maxc = 105;
 410                 } else {
 411                         *minc = 0;
 412                         *maxc = 95;
 413                 }
 414         }
 415         return val;
 416 }
 417 #endif
 418
 419 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8MQ) || defined(CONFIG_IMX8MM)
 420 enum boot_device get_boot_device(void)
 421 {
 422         struct bootrom_sw_info **p =
 423                 (struct bootrom_sw_info **)(ulong)ROM_SW_INFO_ADDR;
 424
 425         enum boot_device boot_dev = SD1_BOOT;
 426         u8 boot_type = (*p)->boot_dev_type;
 427         u8 boot_instance = (*p)->boot_dev_instance;
 428
 429         switch (boot_type) {
 430         case BOOT_TYPE_SD:
 431                 boot_dev = boot_instance + SD1_BOOT;
 432                 break;
 433         case BOOT_TYPE_MMC:
 434                 boot_dev = boot_instance + MMC1_BOOT;
 435                 break;
 436         case BOOT_TYPE_NAND:
 437                 boot_dev = NAND_BOOT;
 438                 break;
 439         case BOOT_TYPE_QSPI:
 440                 boot_dev = QSPI_BOOT;
 441                 break;
 442         case BOOT_TYPE_WEIM:
 443                 boot_dev = WEIM_NOR_BOOT;
 444                 break;
 445         case BOOT_TYPE_SPINOR:
 446                 boot_dev = SPI_NOR_BOOT;
 447                 break;
 448 #ifdef CONFIG_IMX8M
 449         case BOOT_TYPE_USB:
 450                 boot_dev = USB_BOOT;
 451                 break;
 452 #endif
 453         default:
 454                 break;
 455         }
 456
 457         return boot_dev;
 458 }
 459 #endif
 460
 461 #ifdef CONFIG_NXP_BOARD_REVISION
 462 int nxp_board_rev(void)
 463 {
 464         /*
 465          * Get Board ID information from OCOTP_GP1[15:8]
 466          * RevA: 0x1
 467          * RevB: 0x2
 468          * RevC: 0x3
 469          */
 470         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 471         struct fuse_bank *bank = &ocotp->bank[4];
 472         struct fuse_bank4_regs *fuse =
 473                         (struct fuse_bank4_regs *)bank->fuse_regs;
 474
 475         return (readl(&fuse->gp1) >> 8 & 0x0F);
 476 }
 477
 478 char nxp_board_rev_string(void)
 479 {
 480         const char *rev = "A";
 481
 482         return (*rev + nxp_board_rev() - 1);
 483 }
 484 #endif