arch/arm/mach-exynos/lowlevel_init.c

   1 /*
   2  * Lowlevel setup for EXYNOS5 based board
   3  *
   4  * Copyright (C) 2013 Samsung Electronics
   5  * Rajeshwari Shinde <rajeshwari.s@samsung.com>
   6  *
   7  * See file CREDITS for list of people who contributed to this
   8  * project.
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License as
  12  * published by the Free Software Foundation; either version 2 of
  13  * the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  23  * MA 02111-1307 USA
  24  */
  25
  26 #include <common.h>
  27 #include <config.h>
  28 #include <debug_uart.h>
  29 #include <asm/system.h>
  30 #include <init.h>
  31 #include <asm/arch/cpu.h>
  32 #include <asm/arch/dmc.h>
  33 #include <asm/arch/power.h>
  34 #include <asm/arch/tzpc.h>
  35 #include <asm/arch/periph.h>
  36 #include <asm/arch/pinmux.h>
  37 #include <asm/arch/system.h>
  38 #include <asm/armv7.h>
  39 #include "common_setup.h"
  40 #include "exynos5_setup.h"
  41
  42 /* These are the things we can do during low-level init */
  43 enum {
  44         DO_WAKEUP       = 1 << 0,
  45         DO_CLOCKS       = 1 << 1,
  46         DO_MEM_RESET    = 1 << 2,
  47         DO_UART         = 1 << 3,
  48         DO_POWER        = 1 << 4,
  49 };
  50
  51 #ifdef CONFIG_EXYNOS5420
  52
  53 /* Address for relocating helper code (Last 4 KB of IRAM) */
  54 #define EXYNOS_RELOCATE_CODE_BASE       (CFG_IRAM_TOP - 0x1000)
  55
  56 /*
  57  * Power up secondary CPUs.
  58  */
  59 static void secondary_cpu_start(void)
  60 {
  61         v7_enable_smp(EXYNOS5420_INFORM_BASE);
  62         svc32_mode_en();
  63         branch_bx(EXYNOS_RELOCATE_CODE_BASE);
  64 }
  65
  66 /*
  67  * This is the entry point of hotplug-in and
  68  * cluster switching.
  69  */
  70 static void low_power_start(void)
  71 {
  72         uint32_t val, reg_val;
  73
  74         reg_val = readl(EXYNOS5420_SPARE_BASE);
  75         if (reg_val != CPU_RST_FLAG_VAL) {
  76                 writel(0x0, CFG_LOWPOWER_FLAG);
  77                 branch_bx(0x0);
  78         }
  79
  80         reg_val = readl(CFG_PHY_IRAM_BASE + 0x4);
  81         if (reg_val != (uint32_t)&low_power_start) {
  82                 /* Store jump address as low_power_start if not present */
  83                 writel((uint32_t)&low_power_start, CFG_PHY_IRAM_BASE + 0x4);
  84                 dsb();
  85                 sev();
  86         }
  87
  88         /* Set the CPU to SVC32 mode */
  89         svc32_mode_en();
  90
  91 #ifndef CONFIG_SYS_L2CACHE_OFF
  92         /* Read MIDR for Primary Part Number */
  93         mrc_midr(val);
  94         val = (val >> 4);
  95         val &= 0xf;
  96
  97         if (val == 0xf) {
  98                 configure_l2_ctlr();
  99                 configure_l2_actlr();
 100                 v7_enable_l2_hazard_detect();
 101         }
 102 #endif
 103
 104         /* Invalidate L1 & TLB */
 105         val = 0x0;
 106         mcr_tlb(val);
 107         mcr_icache(val);
 108
 109         /* Disable MMU stuff and caches */
 110         mrc_sctlr(val);
 111
 112         val &= ~((0x2 << 12) | 0x7);
 113         val |= ((0x1 << 12) | (0x8 << 8) | 0x2);
 114         mcr_sctlr(val);
 115
 116         /* CPU state is hotplug or reset */
 117         secondary_cpu_start();
 118
 119         /* Core should not enter into WFI here */
 120         wfi();
 121 }
 122
 123 /*
 124  * Pointer to this function is stored in iRam which is used
 125  * for jump and power down of a specific core.
 126  */
 127 static void power_down_core(void)
 128 {
 129         uint32_t tmp, core_id, core_config;
 130
 131         /* Get the unique core id */
 132         /*
 133          * Multiprocessor Affinity Register
 134          * [11:8]       Cluster ID
 135          * [1:0]        CPU ID
 136          */
 137         mrc_mpafr(core_id);
 138         tmp = core_id & 0x3;
 139         core_id = (core_id >> 6) & ~3;
 140         core_id |= tmp;
 141         core_id &= 0x3f;
 142
 143         /* Set the status of the core to low */
 144         core_config = (core_id * CPU_CONFIG_STATUS_OFFSET);
 145         core_config += EXYNOS5420_CPU_CONFIG_BASE;
 146         writel(0x0, core_config);
 147
 148         /* Core enter WFI */
 149         wfi();
 150 }
 151
 152 /*
 153  * Configurations for secondary cores are inapt at this stage.
 154  * Reconfigure secondary cores. Shutdown and change the status
 155  * of all cores except the primary core.
 156  */
 157 static void secondary_cores_configure(void)
 158 {
 159         /* Clear secondary boot iRAM base */
 160         writel(0x0, (EXYNOS_RELOCATE_CODE_BASE + 0x1C));
 161
 162         /* set lowpower flag and address */
 163         writel(CPU_RST_FLAG_VAL, CFG_LOWPOWER_FLAG);
 164         writel((uint32_t)&low_power_start, CFG_LOWPOWER_ADDR);
 165         writel(CPU_RST_FLAG_VAL, EXYNOS5420_SPARE_BASE);
 166         /* Store jump address for power down */
 167         writel((uint32_t)&power_down_core, CFG_PHY_IRAM_BASE + 0x4);
 168
 169         /* Need all core power down check */
 170         dsb();
 171         sev();
 172 }
 173
 174 extern void relocate_wait_code(void);
 175 #endif
 176
 177 int do_lowlevel_init(void)
 178 {
 179         uint32_t reset_status;
 180         int actions = 0;
 181
 182         arch_cpu_init();
 183
 184 #if !defined(CONFIG_SYS_L2CACHE_OFF) && defined(CONFIG_EXYNOS5420)
 185         /*
 186          * Init L2 cache parameters here for use by boot and resume
 187          *
 188          * These are here instead of in v7_outer_cache_enable() so that the
 189          * L2 cache settings get properly set even at resume time or if we're
 190          * running U-Boot with the cache off.  The kernel still needs us to
 191          * set these for it.
 192          */
 193         configure_l2_ctlr();
 194         configure_l2_actlr();
 195         dsb();
 196         isb();
 197
 198         relocate_wait_code();
 199
 200         /* Reconfigure secondary cores */
 201         secondary_cores_configure();
 202 #endif
 203
 204         reset_status = get_reset_status();
 205
 206         switch (reset_status) {
 207         case S5P_CHECK_SLEEP:
 208                 actions = DO_CLOCKS | DO_WAKEUP;
 209                 break;
 210         case S5P_CHECK_DIDLE:
 211         case S5P_CHECK_LPA:
 212                 actions = DO_WAKEUP;
 213                 break;
 214         default:
 215                 /* This is a normal boot (not a wake from sleep) */
 216                 actions = DO_CLOCKS | DO_MEM_RESET | DO_POWER;
 217         }
 218
 219         if (actions & DO_POWER)
 220                 set_ps_hold_ctrl();
 221
 222         if (actions & DO_CLOCKS) {
 223                 system_clock_init();
 224 #ifdef CONFIG_DEBUG_UART
 225 #if (defined(CONFIG_SPL_BUILD) && defined(CONFIG_SPL_SERIAL)) || \
 226     !defined(CONFIG_SPL_BUILD)
 227                 exynos_pinmux_config(PERIPH_ID_UART3, PINMUX_FLAG_NONE);
 228                 debug_uart_init();
 229 #endif
 230 #endif
 231                 mem_ctrl_init(actions & DO_MEM_RESET);
 232                 tzpc_init();
 233         }
 234
 235         return actions & DO_WAKEUP;
 236 }