arch/arm/lib/cache-pl310.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2010
   4  * Texas Instruments, <www.ti.com>
   5  * Aneesh V <aneesh@ti.com>
   6  */
   7 #include <linux/types.h>
   8 #include <asm/io.h>
   9 #include <asm/armv7.h>
  10 #include <asm/pl310.h>
  11 #include <config.h>
  12 #include <common.h>
  13
  14 struct pl310_regs *const pl310 = (struct pl310_regs *)CONFIG_SYS_PL310_BASE;
  15
  16 static void pl310_cache_sync(void)
  17 {
  18         writel(0, &pl310->pl310_cache_sync);
  19 }
  20
  21 static void pl310_background_op_all_ways(u32 *op_reg)
  22 {
  23         u32 assoc_16, associativity, way_mask;
  24
  25         assoc_16 = readl(&pl310->pl310_aux_ctrl) &
  26                         PL310_AUX_CTRL_ASSOCIATIVITY_MASK;
  27         if (assoc_16)
  28                 associativity = 16;
  29         else
  30                 associativity = 8;
  31
  32         way_mask = (1 << associativity) - 1;
  33         /* Invalidate all ways */
  34         writel(way_mask, op_reg);
  35         /* Wait for all ways to be invalidated */
  36         while (readl(op_reg) && way_mask)
  37                 ;
  38         pl310_cache_sync();
  39 }
  40
  41 void v7_outer_cache_inval_all(void)
  42 {
  43         pl310_background_op_all_ways(&pl310->pl310_inv_way);
  44 }
  45
  46 void v7_outer_cache_flush_all(void)
  47 {
  48         pl310_background_op_all_ways(&pl310->pl310_clean_inv_way);
  49 }
  50
  51 /* Flush(clean invalidate) memory from start to stop-1 */
  52 void v7_outer_cache_flush_range(u32 start, u32 stop)
  53 {
  54         /* PL310 currently supports only 32 bytes cache line */
  55         u32 pa, line_size = 32;
  56
  57         /*
  58          * Align to the beginning of cache-line - this ensures that
  59          * the first 5 bits are 0 as required by PL310 TRM
  60          */
  61         start &= ~(line_size - 1);
  62
  63         for (pa = start; pa < stop; pa = pa + line_size)
  64                 writel(pa, &pl310->pl310_clean_inv_line_pa);
  65
  66         pl310_cache_sync();
  67 }
  68
  69 /* invalidate memory from start to stop-1 */
  70 void v7_outer_cache_inval_range(u32 start, u32 stop)
  71 {
  72         /* PL310 currently supports only 32 bytes cache line */
  73         u32 pa, line_size = 32;
  74
  75         /*
  76          * If start address is not aligned to cache-line do not
  77          * invalidate the first cache-line
  78          */
  79         if (start & (line_size - 1)) {
  80                 printf("ERROR: %s - start address is not aligned - 0x%08x\n",
  81                         __func__, start);
  82                 /* move to next cache line */
  83                 start = (start + line_size - 1) & ~(line_size - 1);
  84         }
  85
  86         /*
  87          * If stop address is not aligned to cache-line do not
  88          * invalidate the last cache-line
  89          */
  90         if (stop & (line_size - 1)) {
  91                 printf("ERROR: %s - stop address is not aligned - 0x%08x\n",
  92                         __func__, stop);
  93                 /* align to the beginning of this cache line */
  94                 stop &= ~(line_size - 1);
  95         }
  96
  97         for (pa = start; pa < stop; pa = pa + line_size)
  98                 writel(pa, &pl310->pl310_inv_line_pa);
  99
 100         pl310_cache_sync();
 101 }