arch/arm/include/asm/mach-imx/sys_proto.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2009
   4  * Stefano Babic, DENX Software Engineering, sbabic@denx.de.
   5  */
   6
   7 #ifndef _SYS_PROTO_H_
   8 #define _SYS_PROTO_H_
   9
  10 #include <asm/io.h>
  11 #include <asm/mach-imx/regs-common.h>
  12 #include <asm/mach-imx/module_fuse.h>
  13 #include <linux/bitops.h>
  14 #include "../arch-imx/cpu.h"
  15
  16 struct bd_info;
  17
  18 #define soc_rev() (get_cpu_rev() & 0xFF)
  19 #define is_soc_rev(rev) (soc_rev() == rev)
  20
  21 /* returns MXC_CPU_ value */
  22 #define cpu_type(rev) (((rev) >> 12) & 0x1ff)
  23 #define soc_type(rev) (((rev) >> 12) & 0xf0)
  24 /* both macros return/take MXC_CPU_ constants */
  25 #define get_cpu_type() (cpu_type(get_cpu_rev()))
  26 #define get_soc_type() (soc_type(get_cpu_rev()))
  27 #define is_cpu_type(cpu) (get_cpu_type() == cpu)
  28 #define is_soc_type(soc) (get_soc_type() == soc)
  29
  30 #define is_mx6() (is_soc_type(MXC_SOC_MX6))
  31 #define is_mx7() (is_soc_type(MXC_SOC_MX7))
  32 #define is_imx8m() (is_soc_type(MXC_SOC_IMX8M))
  33 #define is_imx8() (is_soc_type(MXC_SOC_IMX8))
  34
  35 #define is_mx6dqp() (is_cpu_type(MXC_CPU_MX6QP) || is_cpu_type(MXC_CPU_MX6DP))
  36 #define is_mx6dq() (is_cpu_type(MXC_CPU_MX6Q) || is_cpu_type(MXC_CPU_MX6D))
  37 #define is_mx6sdl() (is_cpu_type(MXC_CPU_MX6SOLO) || is_cpu_type(MXC_CPU_MX6DL))
  38 #define is_mx6dl() (is_cpu_type(MXC_CPU_MX6DL))
  39 #define is_mx6sx() (is_cpu_type(MXC_CPU_MX6SX))
  40 #define is_mx6sl() (is_cpu_type(MXC_CPU_MX6SL))
  41 #define is_mx6solo() (is_cpu_type(MXC_CPU_MX6SOLO))
  42 #define is_mx6ul() (is_cpu_type(MXC_CPU_MX6UL))
  43 #define is_mx6ull() (is_cpu_type(MXC_CPU_MX6ULL) || is_cpu_type(MXC_CPU_MX6ULZ))
  44 #define is_mx6ulz() (is_cpu_type(MXC_CPU_MX6ULZ))
  45 #define is_mx6sll() (is_cpu_type(MXC_CPU_MX6SLL))
  46
  47 #define is_mx7ulp() (is_cpu_type(MXC_CPU_MX7ULP))
  48
  49 #define is_imx8mq() (is_cpu_type(MXC_CPU_IMX8MQ) || is_cpu_type(MXC_CPU_IMX8MD) || is_cpu_type(MXC_CPU_IMX8MQL))
  50 #define is_imx8md() (is_cpu_type(MXC_CPU_IMX8MD))
  51 #define is_imx8mql() (is_cpu_type(MXC_CPU_IMX8MQL))
  52 #define is_imx8qm() (is_cpu_type(MXC_CPU_IMX8QM))
  53 #define is_imx8mm() (is_cpu_type(MXC_CPU_IMX8MM) || is_cpu_type(MXC_CPU_IMX8MML) ||\
  54         is_cpu_type(MXC_CPU_IMX8MMD) || is_cpu_type(MXC_CPU_IMX8MMDL) || \
  55         is_cpu_type(MXC_CPU_IMX8MMS) || is_cpu_type(MXC_CPU_IMX8MMSL))
  56 #define is_imx8mml() (is_cpu_type(MXC_CPU_IMX8MML))
  57 #define is_imx8mmd() (is_cpu_type(MXC_CPU_IMX8MMD))
  58 #define is_imx8mmdl() (is_cpu_type(MXC_CPU_IMX8MMDL))
  59 #define is_imx8mms() (is_cpu_type(MXC_CPU_IMX8MMS))
  60 #define is_imx8mmsl() (is_cpu_type(MXC_CPU_IMX8MMSL))
  61 #define is_imx8mn() (is_cpu_type(MXC_CPU_IMX8MN) || is_cpu_type(MXC_CPU_IMX8MND) || \
  62         is_cpu_type(MXC_CPU_IMX8MNS) || is_cpu_type(MXC_CPU_IMX8MNL) || \
  63         is_cpu_type(MXC_CPU_IMX8MNDL) || is_cpu_type(MXC_CPU_IMX8MNSL))
  64 #define is_imx8mnd() (is_cpu_type(MXC_CPU_IMX8MND))
  65 #define is_imx8mns() (is_cpu_type(MXC_CPU_IMX8MNS))
  66 #define is_imx8mnl() (is_cpu_type(MXC_CPU_IMX8MNL))
  67 #define is_imx8mndl() (is_cpu_type(MXC_CPU_IMX8MNDL))
  68 #define is_imx8mnsl() (is_cpu_type(MXC_CPU_IMX8MNSL))
  69 #define is_imx8mp() (is_cpu_type(MXC_CPU_IMX8MP)  || is_cpu_type(MXC_CPU_IMX8MPD) || \
  70         is_cpu_type(MXC_CPU_IMX8MPL) || is_cpu_type(MXC_CPU_IMX8MP7) || \
  71         is_cpu_type(MXC_CPU_IMX8MP6) || is_cpu_type(MXC_CPU_IMX8MP5))
  72 #define is_imx8mpd() (is_cpu_type(MXC_CPU_IMX8MPD))
  73 #define is_imx8mpl() (is_cpu_type(MXC_CPU_IMX8MPL))
  74 #define is_imx8mp7() (is_cpu_type(MXC_CPU_IMX8MP7))
  75 #define is_imx8mp6() (is_cpu_type(MXC_CPU_IMX8MP6))
  76 #define is_imx8mp5() (is_cpu_type(MXC_CPU_IMX8MP5))
  77
  78 #define is_imx8qxp() (is_cpu_type(MXC_CPU_IMX8QXP))
  79
  80 #ifdef CONFIG_MX6
  81 #define IMX6_SRC_GPR10_BMODE                    BIT(28)
  82
  83 #define IMX6_BMODE_MASK                 GENMASK(7, 0)
  84 #define IMX6_BMODE_SHIFT                4
  85 #define IMX6_BMODE_EMI_MASK             BIT(3)
  86 #define IMX6_BMODE_EMI_SHIFT            3
  87 #define IMX6_BMODE_SERIAL_ROM_MASK      GENMASK(26, 24)
  88 #define IMX6_BMODE_SERIAL_ROM_SHIFT     24
  89
  90 enum imx6_bmode_serial_rom {
  91         IMX6_BMODE_ECSPI1,
  92         IMX6_BMODE_ECSPI2,
  93         IMX6_BMODE_ECSPI3,
  94         IMX6_BMODE_ECSPI4,
  95         IMX6_BMODE_ECSPI5,
  96         IMX6_BMODE_I2C1,
  97         IMX6_BMODE_I2C2,
  98         IMX6_BMODE_I2C3,
  99 };
 100
 101 enum imx6_bmode_emi {
 102         IMX6_BMODE_NOR,
 103         IMX6_BMODE_ONENAND,
 104 };
 105
 106 enum imx6_bmode {
 107         IMX6_BMODE_EMI,
 108 #if defined(CONFIG_MX6UL) || defined(CONFIG_MX6ULL)
 109         IMX6_BMODE_QSPI,
 110         IMX6_BMODE_RESERVED,
 111 #else
 112         IMX6_BMODE_RESERVED,
 113         IMX6_BMODE_SATA,
 114 #endif
 115         IMX6_BMODE_SERIAL_ROM,
 116         IMX6_BMODE_SD,
 117         IMX6_BMODE_ESD,
 118         IMX6_BMODE_MMC,
 119         IMX6_BMODE_EMMC,
 120         IMX6_BMODE_NAND_MIN,
 121         IMX6_BMODE_NAND_MAX = 0xf,
 122 };
 123
 124 u32 imx6_src_get_boot_mode(void);
 125 void gpr_init(void);
 126
 127 #endif /* CONFIG_MX6 */
 128
 129 #ifdef CONFIG_MX7
 130 #define IMX7_SRC_GPR10_BMODE                    BIT(28)
 131 #endif
 132
 133 /* address translation table */
 134 struct rproc_att {
 135         u32 da; /* device address (From Cortex M4 view) */
 136         u32 sa; /* system bus address */
 137         u32 size; /* size of reg range */
 138 };
 139
 140 #ifdef CONFIG_IMX8M
 141 struct rom_api {
 142         u16 ver;
 143         u16 tag;
 144         u32 reserved1;
 145         u32 (*download_image)(u8 *dest, u32 offset, u32 size,  u32 xor);
 146         u32 (*query_boot_infor)(u32 info_type, u32 *info, u32 xor);
 147 };
 148
 149 enum boot_dev_type_e {
 150         BT_DEV_TYPE_SD = 1,
 151         BT_DEV_TYPE_MMC = 2,
 152         BT_DEV_TYPE_NAND = 3,
 153         BT_DEV_TYPE_FLEXSPINOR = 4,
 154
 155         BT_DEV_TYPE_USB = 0xE,
 156         BT_DEV_TYPE_MEM_DEV = 0xF,
 157
 158         BT_DEV_TYPE_INVALID = 0xFF
 159 };
 160
 161 #define QUERY_ROM_VER           1
 162 #define QUERY_BT_DEV            2
 163 #define QUERY_PAGE_SZ           3
 164 #define QUERY_IVT_OFF           4
 165 #define QUERY_BT_STAGE          5
 166 #define QUERY_IMG_OFF           6
 167
 168 #define ROM_API_OKAY            0xF0
 169
 170 extern struct rom_api *g_rom_api;
 171 #endif
 172
 173 u32 get_nr_cpus(void);
 174 u32 get_cpu_rev(void);
 175 u32 get_cpu_speed_grade_hz(void);
 176 u32 get_cpu_temp_grade(int *minc, int *maxc);
 177 const char *get_imx_type(u32 imxtype);
 178 u32 imx_ddr_size(void);
 179 void sdelay(unsigned long);
 180 void set_chipselect_size(int const);
 181
 182 void init_aips(void);
 183 void init_src(void);
 184 void init_snvs(void);
 185 void imx_wdog_disable_powerdown(void);
 186
 187 int arch_auxiliary_core_check_up(u32 core_id);
 188
 189 int board_mmc_get_env_dev(int devno);
 190
 191 int nxp_board_rev(void);
 192 char nxp_board_rev_string(void);
 193
 194 /*
 195  * Initializes on-chip ethernet controllers.
 196  * to override, implement board_eth_init()
 197  */
 198 int fecmxc_initialize(struct bd_info *bis);
 199 u32 get_ahb_clk(void);
 200 u32 get_periph_clk(void);
 201
 202 void lcdif_power_down(void);
 203
 204 int mxs_reset_block(struct mxs_register_32 *reg);
 205 int mxs_wait_mask_set(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 206 int mxs_wait_mask_clr(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 207
 208 unsigned long call_imx_sip(unsigned long id, unsigned long reg0,
 209                            unsigned long reg1, unsigned long reg2,
 210                            unsigned long reg3);
 211 unsigned long call_imx_sip_ret2(unsigned long id, unsigned long reg0,
 212                                 unsigned long *reg1, unsigned long reg2,
 213                                 unsigned long reg3);
 214
 215 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac);
 216 #endif