arch/arm/cpu/armv8/fsl-layerscape/soc.c

   1 /*
   2  * Copyright 2014-2015 Freescale Semiconductor
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <common.h>
   8 #include <fsl_ifc.h>
   9 #include <ahci.h>
  10 #include <scsi.h>
  11 #include <asm/arch/fsl_serdes.h>
  12 #include <asm/arch/soc.h>
  13 #include <asm/io.h>
  14 #include <asm/global_data.h>
  15 #include <asm/arch-fsl-layerscape/config.h>
  16 #ifdef CONFIG_LAYERSCAPE_NS_ACCESS
  17 #include <fsl_csu.h>
  18 #endif
  19 #ifdef CONFIG_SYS_FSL_DDR
  20 #include <fsl_ddr_sdram.h>
  21 #include <fsl_ddr.h>
  22 #endif
  23 #ifdef CONFIG_CHAIN_OF_TRUST
  24 #include <fsl_validate.h>
  25 #endif
  26
  27 DECLARE_GLOBAL_DATA_PTR;
  28
  29 bool soc_has_dp_ddr(void)
  30 {
  31         struct ccsr_gur __iomem *gur = (void *)(CONFIG_SYS_FSL_GUTS_ADDR);
  32         u32 svr = gur_in32(&gur->svr);
  33
  34         /* LS2085A has DP_DDR */
  35         if (SVR_SOC_VER(svr) == SVR_LS2085A)
  36                 return true;
  37
  38         return false;
  39 }
  40
  41 bool soc_has_aiop(void)
  42 {
  43         struct ccsr_gur __iomem *gur = (void *)(CONFIG_SYS_FSL_GUTS_ADDR);
  44         u32 svr = gur_in32(&gur->svr);
  45
  46         /* LS2085A has AIOP */
  47         if (SVR_SOC_VER(svr) == SVR_LS2085A)
  48                 return true;
  49
  50         return false;
  51 }
  52
  53 #ifdef CONFIG_LS2080A
  54 /*
  55  * This erratum requires setting a value to eddrtqcr1 to
  56  * optimal the DDR performance.
  57  */
  58 static void erratum_a008336(void)
  59 {
  60         u32 *eddrtqcr1;
  61
  62 #ifdef CONFIG_SYS_FSL_ERRATUM_A008336
  63 #ifdef CONFIG_SYS_FSL_DCSR_DDR_ADDR
  64         eddrtqcr1 = (void *)CONFIG_SYS_FSL_DCSR_DDR_ADDR + 0x800;
  65         if (fsl_ddr_get_version(0) == 0x50200)
  66                 out_le32(eddrtqcr1, 0x63b30002);
  67 #endif
  68 #ifdef CONFIG_SYS_FSL_DCSR_DDR2_ADDR
  69         eddrtqcr1 = (void *)CONFIG_SYS_FSL_DCSR_DDR2_ADDR + 0x800;
  70         if (fsl_ddr_get_version(0) == 0x50200)
  71                 out_le32(eddrtqcr1, 0x63b30002);
  72 #endif
  73 #endif
  74 }
  75
  76 /*
  77  * This erratum requires a register write before being Memory
  78  * controller 3 being enabled.
  79  */
  80 static void erratum_a008514(void)
  81 {
  82         u32 *eddrtqcr1;
  83
  84 #ifdef CONFIG_SYS_FSL_ERRATUM_A008514
  85 #ifdef CONFIG_SYS_FSL_DCSR_DDR3_ADDR
  86         eddrtqcr1 = (void *)CONFIG_SYS_FSL_DCSR_DDR3_ADDR + 0x800;
  87         out_le32(eddrtqcr1, 0x63b20002);
  88 #endif
  89 #endif
  90 }
  91 #ifdef CONFIG_SYS_FSL_ERRATUM_A009635
  92 #define PLATFORM_CYCLE_ENV_VAR  "a009635_interval_val"
  93
  94 static unsigned long get_internval_val_mhz(void)
  95 {
  96         char *interval = getenv(PLATFORM_CYCLE_ENV_VAR);
  97         /*
  98          *  interval is the number of platform cycles(MHz) between
  99          *  wake up events generated by EPU.
 100          */
 101         ulong interval_mhz = get_bus_freq(0) / (1000 * 1000);
 102
 103         if (interval)
 104                 interval_mhz = simple_strtoul(interval, NULL, 10);
 105
 106         return interval_mhz;
 107 }
 108
 109 void erratum_a009635(void)
 110 {
 111         u32 val;
 112         unsigned long interval_mhz = get_internval_val_mhz();
 113
 114         if (!interval_mhz)
 115                 return;
 116
 117         val = in_le32(DCSR_CGACRE5);
 118         writel(val | 0x00000200, DCSR_CGACRE5);
 119
 120         val = in_le32(EPU_EPCMPR5);
 121         writel(interval_mhz, EPU_EPCMPR5);
 122         val = in_le32(EPU_EPCCR5);
 123         writel(val | 0x82820000, EPU_EPCCR5);
 124         val = in_le32(EPU_EPSMCR5);
 125         writel(val | 0x002f0000, EPU_EPSMCR5);
 126         val = in_le32(EPU_EPECR5);
 127         writel(val | 0x20000000, EPU_EPECR5);
 128         val = in_le32(EPU_EPGCR);
 129         writel(val | 0x80000000, EPU_EPGCR);
 130 }
 131 #endif  /* CONFIG_SYS_FSL_ERRATUM_A009635 */
 132
 133 static void erratum_rcw_src(void)
 134 {
 135 #if defined(CONFIG_SPL)
 136         u32 __iomem *dcfg_ccsr = (u32 __iomem *)DCFG_BASE;
 137         u32 __iomem *dcfg_dcsr = (u32 __iomem *)DCFG_DCSR_BASE;
 138         u32 val;
 139
 140         val = in_le32(dcfg_ccsr + DCFG_PORSR1 / 4);
 141         val &= ~DCFG_PORSR1_RCW_SRC;
 142         val |= DCFG_PORSR1_RCW_SRC_NOR;
 143         out_le32(dcfg_dcsr + DCFG_DCSR_PORCR1 / 4, val);
 144 #endif
 145 }
 146
 147 #define I2C_DEBUG_REG 0x6
 148 #define I2C_GLITCH_EN 0x8
 149 /*
 150  * This erratum requires setting glitch_en bit to enable
 151  * digital glitch filter to improve clock stability.
 152  */
 153 static void erratum_a009203(void)
 154 {
 155         u8 __iomem *ptr;
 156 #ifdef CONFIG_SYS_I2C
 157 #ifdef I2C1_BASE_ADDR
 158         ptr = (u8 __iomem *)(I2C1_BASE_ADDR + I2C_DEBUG_REG);
 159
 160         writeb(I2C_GLITCH_EN, ptr);
 161 #endif
 162 #ifdef I2C2_BASE_ADDR
 163         ptr = (u8 __iomem *)(I2C2_BASE_ADDR + I2C_DEBUG_REG);
 164
 165         writeb(I2C_GLITCH_EN, ptr);
 166 #endif
 167 #ifdef I2C3_BASE_ADDR
 168         ptr = (u8 __iomem *)(I2C3_BASE_ADDR + I2C_DEBUG_REG);
 169
 170         writeb(I2C_GLITCH_EN, ptr);
 171 #endif
 172 #ifdef I2C4_BASE_ADDR
 173         ptr = (u8 __iomem *)(I2C4_BASE_ADDR + I2C_DEBUG_REG);
 174
 175         writeb(I2C_GLITCH_EN, ptr);
 176 #endif
 177 #endif
 178 }
 179 void bypass_smmu(void)
 180 {
 181         u32 val;
 182         val = (in_le32(SMMU_SCR0) | SCR0_CLIENTPD_MASK) & ~(SCR0_USFCFG_MASK);
 183         out_le32(SMMU_SCR0, val);
 184         val = (in_le32(SMMU_NSCR0) | SCR0_CLIENTPD_MASK) & ~(SCR0_USFCFG_MASK);
 185         out_le32(SMMU_NSCR0, val);
 186 }
 187 void fsl_lsch3_early_init_f(void)
 188 {
 189         erratum_rcw_src();
 190         init_early_memctl_regs();       /* tighten IFC timing */
 191         erratum_a009203();
 192         erratum_a008514();
 193         erratum_a008336();
 194 #ifdef CONFIG_CHAIN_OF_TRUST
 195         /* In case of Secure Boot, the IBR configures the SMMU
 196         * to allow only Secure transactions.
 197         * SMMU must be reset in bypass mode.
 198         * Set the ClientPD bit and Clear the USFCFG Bit
 199         */
 200         if (fsl_check_boot_mode_secure() == 1)
 201                 bypass_smmu();
 202 #endif
 203 }
 204
 205 #ifdef CONFIG_SCSI_AHCI_PLAT
 206 int sata_init(void)
 207 {
 208         struct ccsr_ahci __iomem *ccsr_ahci;
 209
 210         ccsr_ahci  = (void *)CONFIG_SYS_SATA2;
 211         out_le32(&ccsr_ahci->ppcfg, AHCI_PORT_PHY_1_CFG);
 212         out_le32(&ccsr_ahci->ptc, AHCI_PORT_TRANS_CFG);
 213
 214         ccsr_ahci  = (void *)CONFIG_SYS_SATA1;
 215         out_le32(&ccsr_ahci->ppcfg, AHCI_PORT_PHY_1_CFG);
 216         out_le32(&ccsr_ahci->ptc, AHCI_PORT_TRANS_CFG);
 217
 218         ahci_init((void __iomem *)CONFIG_SYS_SATA1);
 219         scsi_scan(0);
 220
 221         return 0;
 222 }
 223 #endif
 224
 225 #elif defined(CONFIG_FSL_LSCH2)
 226 #ifdef CONFIG_SCSI_AHCI_PLAT
 227 int sata_init(void)
 228 {
 229         struct ccsr_ahci __iomem *ccsr_ahci = (void *)CONFIG_SYS_SATA;
 230
 231 #ifdef CONFIG_LS1046A
 232         /* Disable SATA ECC */
 233         out_le32((void *)CONFIG_SYS_DCSR_DCFG_ADDR + 0x520, 0x80000000);
 234 #endif
 235         out_le32(&ccsr_ahci->ppcfg, AHCI_PORT_PHY_1_CFG);
 236         out_le32(&ccsr_ahci->pp2c, AHCI_PORT_PHY_2_CFG);
 237         out_le32(&ccsr_ahci->pp3c, AHCI_PORT_PHY_3_CFG);
 238         out_le32(&ccsr_ahci->ptc, AHCI_PORT_TRANS_CFG);
 239
 240         ahci_init((void __iomem *)CONFIG_SYS_SATA);
 241         scsi_scan(0);
 242
 243         return 0;
 244 }
 245 #endif
 246
 247 static void erratum_a009929(void)
 248 {
 249 #ifdef CONFIG_SYS_FSL_ERRATUM_A009929
 250         struct ccsr_gur *gur = (void *)CONFIG_SYS_FSL_GUTS_ADDR;
 251         u32 __iomem *dcsr_cop_ccp = (void *)CONFIG_SYS_DCSR_COP_CCP_ADDR;
 252         u32 rstrqmr1 = gur_in32(&gur->rstrqmr1);
 253
 254         rstrqmr1 |= 0x00000400;
 255         gur_out32(&gur->rstrqmr1, rstrqmr1);
 256         writel(0x01000000, dcsr_cop_ccp);
 257 #endif
 258 }
 259
 260 /*
 261  * This erratum requires setting a value to eddrtqcr1 to optimal
 262  * the DDR performance. The eddrtqcr1 register is in SCFG space
 263  * of LS1043A and the offset is 0x157_020c.
 264  */
 265 #if defined(CONFIG_SYS_FSL_ERRATUM_A009660) \
 266         && defined(CONFIG_SYS_FSL_ERRATUM_A008514)
 267 #error A009660 and A008514 can not be both enabled.
 268 #endif
 269
 270 static void erratum_a009660(void)
 271 {
 272 #ifdef CONFIG_SYS_FSL_ERRATUM_A009660
 273         u32 *eddrtqcr1 = (void *)CONFIG_SYS_FSL_SCFG_ADDR + 0x20c;
 274         out_be32(eddrtqcr1, 0x63b20042);
 275 #endif
 276 }
 277
 278 static void erratum_a008850_early(void)
 279 {
 280 #ifdef CONFIG_SYS_FSL_ERRATUM_A008850
 281         /* part 1 of 2 */
 282         struct ccsr_cci400 __iomem *cci = (void *)CONFIG_SYS_CCI400_ADDR;
 283         struct ccsr_ddr __iomem *ddr = (void *)CONFIG_SYS_FSL_DDR_ADDR;
 284
 285         /* disables propagation of barrier transactions to DDRC from CCI400 */
 286         out_le32(&cci->ctrl_ord, CCI400_CTRLORD_TERM_BARRIER);
 287
 288         /* disable the re-ordering in DDRC */
 289         ddr_out32(&ddr->eor, DDR_EOR_RD_REOD_DIS | DDR_EOR_WD_REOD_DIS);
 290 #endif
 291 }
 292
 293 void erratum_a008850_post(void)
 294 {
 295 #ifdef CONFIG_SYS_FSL_ERRATUM_A008850
 296         /* part 2 of 2 */
 297         struct ccsr_cci400 __iomem *cci = (void *)CONFIG_SYS_CCI400_ADDR;
 298         struct ccsr_ddr __iomem *ddr = (void *)CONFIG_SYS_FSL_DDR_ADDR;
 299         u32 tmp;
 300
 301         /* enable propagation of barrier transactions to DDRC from CCI400 */
 302         out_le32(&cci->ctrl_ord, CCI400_CTRLORD_EN_BARRIER);
 303
 304         /* enable the re-ordering in DDRC */
 305         tmp = ddr_in32(&ddr->eor);
 306         tmp &= ~(DDR_EOR_RD_REOD_DIS | DDR_EOR_WD_REOD_DIS);
 307         ddr_out32(&ddr->eor, tmp);
 308 #endif
 309 }
 310
 311 #ifdef CONFIG_SYS_FSL_ERRATUM_A010315
 312 void erratum_a010315(void)
 313 {
 314         int i;
 315
 316         for (i = PCIE1; i <= PCIE4; i++)
 317                 if (!is_serdes_configured(i)) {
 318                         debug("PCIe%d: disabled all R/W permission!\n", i);
 319                         set_pcie_ns_access(i, 0);
 320                 }
 321 }
 322 #endif
 323
 324 void fsl_lsch2_early_init_f(void)
 325 {
 326         struct ccsr_cci400 *cci = (struct ccsr_cci400 *)CONFIG_SYS_CCI400_ADDR;
 327         struct ccsr_scfg *scfg = (struct ccsr_scfg *)CONFIG_SYS_FSL_SCFG_ADDR;
 328
 329 #ifdef CONFIG_LAYERSCAPE_NS_ACCESS
 330         enable_layerscape_ns_access();
 331 #endif
 332
 333 #ifdef CONFIG_FSL_IFC
 334         init_early_memctl_regs();       /* tighten IFC timing */
 335 #endif
 336
 337 #if defined(CONFIG_FSL_QSPI) && !defined(CONFIG_QSPI_BOOT)
 338         out_be32(&scfg->qspi_cfg, SCFG_QSPI_CLKSEL);
 339 #endif
 340         /* Make SEC reads and writes snoopable */
 341         setbits_be32(&scfg->snpcnfgcr, SCFG_SNPCNFGCR_SECRDSNP |
 342                      SCFG_SNPCNFGCR_SECWRSNP);
 343
 344         /*
 345          * Enable snoop requests and DVM message requests for
 346          * Slave insterface S4 (A53 core cluster)
 347          */
 348         out_le32(&cci->slave[4].snoop_ctrl,
 349                  CCI400_DVM_MESSAGE_REQ_EN | CCI400_SNOOP_REQ_EN);
 350
 351         /* Erratum */
 352         erratum_a008850_early(); /* part 1 of 2 */
 353         erratum_a009929();
 354         erratum_a009660();
 355 }
 356 #endif
 357
 358 #ifdef CONFIG_BOARD_LATE_INIT
 359 int board_late_init(void)
 360 {
 361 #ifdef CONFIG_SCSI_AHCI_PLAT
 362         sata_init();
 363 #endif
 364 #ifdef CONFIG_CHAIN_OF_TRUST
 365         fsl_setenv_chain_of_trust();
 366 #endif
 367
 368         return 0;
 369 }
 370 #endif