arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select ARMV8_SET_SMPEN
   4         select ARM_ERRATA_855873 if !TFABOOT
   5         select FSL_LAYERSCAPE
   6         select FSL_LSCH2
   7         select SYS_FSL_SRDS_1
   8         select SYS_HAS_SERDES
   9         select SYS_FSL_DDR_BE
  10         select SYS_FSL_MMDC
  11         select SYS_FSL_ERRATUM_A010315
  12         select SYS_FSL_ERRATUM_A009798
  13         select SYS_FSL_ERRATUM_A008997
  14         select SYS_FSL_ERRATUM_A009007
  15         select SYS_FSL_ERRATUM_A009008
  16         select ARCH_EARLY_INIT_R
  17         select BOARD_EARLY_INIT_F
  18         select SYS_I2C_MXC
  19         select SYS_I2C_MXC_I2C1
  20         select SYS_I2C_MXC_I2C2
  21         imply PANIC_HANG
  22
  23 config ARCH_LS1028A
  24         bool
  25         select ARMV8_SET_SMPEN
  26         select FSL_LSCH3
  27         select NXP_LSCH3_2
  28         select SYS_FSL_HAS_CCI400
  29         select SYS_FSL_SRDS_1
  30         select SYS_HAS_SERDES
  31         select SYS_FSL_DDR
  32         select SYS_FSL_DDR_LE
  33         select SYS_FSL_DDR_VER_50
  34         select SYS_FSL_HAS_DDR3
  35         select SYS_FSL_HAS_DDR4
  36         select SYS_FSL_HAS_SEC
  37         select SYS_FSL_SEC_COMPAT_5
  38         select SYS_FSL_SEC_LE
  39         select FSL_TZASC_1
  40         select ARCH_EARLY_INIT_R
  41         select BOARD_EARLY_INIT_F
  42         select SYS_I2C_MXC
  43         select SYS_I2C_MXC_I2C1
  44         select SYS_I2C_MXC_I2C2
  45         select SYS_I2C_MXC_I2C3
  46         select SYS_I2C_MXC_I2C4
  47         select SYS_I2C_MXC_I2C5
  48         select SYS_I2C_MXC_I2C6
  49         select SYS_I2C_MXC_I2C7
  50         select SYS_I2C_MXC_I2C8
  51         select SYS_FSL_ERRATUM_A008997
  52         select SYS_FSL_ERRATUM_A009007
  53         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
  54         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  55         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  56         imply PANIC_HANG
  57
  58 config ARCH_LS1043A
  59         bool
  60         select ARMV8_SET_SMPEN
  61         select ARM_ERRATA_855873 if !TFABOOT
  62         select FSL_LAYERSCAPE
  63         select FSL_LSCH2
  64         select SYS_FSL_SRDS_1
  65         select SYS_HAS_SERDES
  66         select SYS_FSL_DDR
  67         select SYS_FSL_DDR_BE
  68         select SYS_FSL_DDR_VER_50
  69         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
  70         select SYS_FSL_ERRATUM_A008997
  71         select SYS_FSL_ERRATUM_A009007
  72         select SYS_FSL_ERRATUM_A009008
  73         select SYS_FSL_ERRATUM_A009660 if !TFABOOT
  74         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  75         select SYS_FSL_ERRATUM_A009798
  76         select SYS_FSL_ERRATUM_A009929
  77         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  78         select SYS_FSL_ERRATUM_A010315
  79         select SYS_FSL_ERRATUM_A010539
  80         select SYS_FSL_HAS_DDR3
  81         select SYS_FSL_HAS_DDR4
  82         select ARCH_EARLY_INIT_R
  83         select BOARD_EARLY_INIT_F
  84         select SYS_I2C_MXC
  85         select SYS_I2C_MXC_I2C1
  86         select SYS_I2C_MXC_I2C2
  87         select SYS_I2C_MXC_I2C3
  88         select SYS_I2C_MXC_I2C4
  89         imply CMD_PCI
  90
  91 config ARCH_LS1046A
  92         bool
  93         select ARMV8_SET_SMPEN
  94         select FSL_LAYERSCAPE
  95         select FSL_LSCH2
  96         select SYS_FSL_SRDS_1
  97         select SYS_HAS_SERDES
  98         select SYS_FSL_DDR
  99         select SYS_FSL_DDR_BE
 100         select SYS_FSL_DDR_VER_50
 101         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 102         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 103         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 104         select SYS_FSL_ERRATUM_A008997
 105         select SYS_FSL_ERRATUM_A009007
 106         select SYS_FSL_ERRATUM_A009008
 107         select SYS_FSL_ERRATUM_A009798
 108         select SYS_FSL_ERRATUM_A009801
 109         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 110         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 111         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 112         select SYS_FSL_ERRATUM_A010539
 113         select SYS_FSL_HAS_DDR4
 114         select SYS_FSL_SRDS_2
 115         select ARCH_EARLY_INIT_R
 116         select BOARD_EARLY_INIT_F
 117         select SYS_I2C_MXC
 118         select SYS_I2C_MXC_I2C1
 119         select SYS_I2C_MXC_I2C2
 120         select SYS_I2C_MXC_I2C3
 121         select SYS_I2C_MXC_I2C4
 122         imply SCSI
 123         imply SCSI_AHCI
 124
 125 config ARCH_LS1088A
 126         bool
 127         select ARMV8_SET_SMPEN
 128         select ARM_ERRATA_855873 if !TFABOOT
 129         select FSL_LAYERSCAPE
 130         select FSL_LSCH3
 131         select SYS_FSL_SRDS_1
 132         select SYS_HAS_SERDES
 133         select SYS_FSL_DDR
 134         select SYS_FSL_DDR_LE
 135         select SYS_FSL_DDR_VER_50
 136         select SYS_FSL_EC1
 137         select SYS_FSL_EC2
 138         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 139         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 140         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 141         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 142         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 143         select SYS_FSL_ERRATUM_A009007
 144         select SYS_FSL_HAS_CCI400
 145         select SYS_FSL_HAS_DDR4
 146         select SYS_FSL_HAS_RGMII
 147         select SYS_FSL_HAS_SEC
 148         select SYS_FSL_SEC_COMPAT_5
 149         select SYS_FSL_SEC_LE
 150         select SYS_FSL_SRDS_1
 151         select SYS_FSL_SRDS_2
 152         select FSL_TZASC_1
 153         select FSL_TZASC_400
 154         select FSL_TZPC_BP147
 155         select ARCH_EARLY_INIT_R
 156         select BOARD_EARLY_INIT_F
 157         select SYS_I2C_MXC
 158         select SYS_I2C_MXC_I2C1
 159         select SYS_I2C_MXC_I2C2
 160         select SYS_I2C_MXC_I2C3
 161         select SYS_I2C_MXC_I2C4
 162         imply SCSI
 163         imply PANIC_HANG
 164
 165 config ARCH_LS2080A
 166         bool
 167         select ARMV8_SET_SMPEN
 168         select ARM_ERRATA_826974
 169         select ARM_ERRATA_828024
 170         select ARM_ERRATA_829520
 171         select ARM_ERRATA_833471
 172         select FSL_LAYERSCAPE
 173         select FSL_LSCH3
 174         select SYS_FSL_SRDS_1
 175         select SYS_HAS_SERDES
 176         select SYS_FSL_DDR
 177         select SYS_FSL_DDR_LE
 178         select SYS_FSL_DDR_VER_50
 179         select SYS_FSL_HAS_CCN504
 180         select SYS_FSL_HAS_DP_DDR
 181         select SYS_FSL_HAS_SEC
 182         select SYS_FSL_HAS_DDR4
 183         select SYS_FSL_SEC_COMPAT_5
 184         select SYS_FSL_SEC_LE
 185         select SYS_FSL_SRDS_2
 186         select FSL_TZASC_1
 187         select FSL_TZASC_2
 188         select FSL_TZASC_400
 189         select FSL_TZPC_BP147
 190         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 191         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 192         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
 193         select SYS_FSL_ERRATUM_A008585
 194         select SYS_FSL_ERRATUM_A008997
 195         select SYS_FSL_ERRATUM_A009007
 196         select SYS_FSL_ERRATUM_A009008
 197         select SYS_FSL_ERRATUM_A009635
 198         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
 199         select SYS_FSL_ERRATUM_A009798
 200         select SYS_FSL_ERRATUM_A009801
 201         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 202         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 203         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 204         select SYS_FSL_ERRATUM_A009203
 205         select ARCH_EARLY_INIT_R
 206         select BOARD_EARLY_INIT_F
 207         select SYS_I2C_MXC
 208         select SYS_I2C_MXC_I2C1
 209         select SYS_I2C_MXC_I2C2
 210         select SYS_I2C_MXC_I2C3
 211         select SYS_I2C_MXC_I2C4
 212         imply DISTRO_DEFAULTS
 213         imply PANIC_HANG
 214
 215 config ARCH_LX2160A
 216         bool
 217         select ARMV8_SET_SMPEN
 218         select FSL_LSCH3
 219         select NXP_LSCH3_2
 220         select SYS_HAS_SERDES
 221         select SYS_FSL_SRDS_1
 222         select SYS_FSL_SRDS_2
 223         select SYS_NXP_SRDS_3
 224         select SYS_FSL_DDR
 225         select SYS_FSL_DDR_LE
 226         select SYS_FSL_DDR_VER_50
 227         select SYS_FSL_EC1
 228         select SYS_FSL_EC2
 229         select SYS_FSL_HAS_RGMII
 230         select SYS_FSL_HAS_SEC
 231         select SYS_FSL_HAS_CCN508
 232         select SYS_FSL_HAS_DDR4
 233         select SYS_FSL_SEC_COMPAT_5
 234         select SYS_FSL_SEC_LE
 235         select ARCH_EARLY_INIT_R
 236         select BOARD_EARLY_INIT_F
 237         select SYS_I2C_MXC
 238         select SYS_I2C_MXC_I2C1
 239         select SYS_I2C_MXC_I2C2
 240         select SYS_I2C_MXC_I2C3
 241         select SYS_I2C_MXC_I2C4
 242         select SYS_I2C_MXC_I2C5
 243         select SYS_I2C_MXC_I2C6
 244         select SYS_I2C_MXC_I2C7
 245         select SYS_I2C_MXC_I2C8
 246         imply DISTRO_DEFAULTS
 247         imply PANIC_HANG
 248         imply SCSI
 249         imply SCSI_AHCI
 250
 251 config FSL_LSCH2
 252         bool
 253         select SYS_FSL_HAS_CCI400
 254         select SYS_FSL_HAS_SEC
 255         select SYS_FSL_SEC_COMPAT_5
 256         select SYS_FSL_SEC_BE
 257
 258 config FSL_LSCH3
 259         bool
 260
 261 config NXP_LSCH3_2
 262         bool
 263
 264 config FSL_MC_ENET
 265         bool "Management Complex network"
 266         depends on ARCH_LS2080A || ARCH_LS1088A || ARCH_LX2160A
 267         default y
 268         select RESV_RAM
 269         help
 270           Enable Management Complex (MC) network
 271
 272 menu "Layerscape architecture"
 273         depends on FSL_LSCH2 || FSL_LSCH3
 274
 275 config FSL_LAYERSCAPE
 276         bool
 277
 278 config FSL_PCIE_COMPAT
 279         string "PCIe compatible of Kernel DT"
 280         depends on PCIE_LAYERSCAPE || PCIE_LAYERSCAPE_GEN4
 281         default "fsl,ls1012a-pcie" if ARCH_LS1012A
 282         default "fsl,ls1028a-pcie" if ARCH_LS1028A
 283         default "fsl,ls1043a-pcie" if ARCH_LS1043A
 284         default "fsl,ls1046a-pcie" if ARCH_LS1046A
 285         default "fsl,ls2080a-pcie" if ARCH_LS2080A
 286         default "fsl,ls1088a-pcie" if ARCH_LS1088A
 287         default "fsl,lx2160a-pcie" if ARCH_LX2160A
 288         help
 289           This compatible is used to find pci controller node in Kernel DT
 290           to complete fixup.
 291
 292 config HAS_FEATURE_GIC64K_ALIGN
 293         bool
 294         default y if ARCH_LS1043A
 295
 296 config HAS_FEATURE_ENHANCED_MSI
 297         bool
 298         default y if ARCH_LS1043A
 299
 300 menu "Layerscape PPA"
 301 config FSL_LS_PPA
 302         bool "FSL Layerscape PPA firmware support"
 303         depends on !ARMV8_PSCI
 304         select ARMV8_SEC_FIRMWARE_SUPPORT
 305         select SEC_FIRMWARE_ARMV8_PSCI
 306         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 307         help
 308           The FSL Primary Protected Application (PPA) is a software component
 309           which is loaded during boot stage, and then remains resident in RAM
 310           and runs in the TrustZone after boot.
 311           Say y to enable it.
 312
 313 config SPL_FSL_LS_PPA
 314         bool "FSL Layerscape PPA firmware support for SPL build"
 315         depends on !ARMV8_PSCI
 316         select SPL_ARMV8_SEC_FIRMWARE_SUPPORT
 317         select SEC_FIRMWARE_ARMV8_PSCI
 318         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 319         help
 320           The FSL Primary Protected Application (PPA) is a software component
 321           which is loaded during boot stage, and then remains resident in RAM
 322           and runs in the TrustZone after boot. This is to load PPA during SPL
 323           stage instead of the RAM version of U-Boot. Once PPA is initialized,
 324           the rest of U-Boot (including RAM version) runs at EL2.
 325 choice
 326         prompt "FSL Layerscape PPA firmware loading-media select"
 327         depends on FSL_LS_PPA
 328         default SYS_LS_PPA_FW_IN_MMC if SD_BOOT
 329         default SYS_LS_PPA_FW_IN_NAND if NAND_BOOT
 330         default SYS_LS_PPA_FW_IN_XIP
 331
 332 config SYS_LS_PPA_FW_IN_XIP
 333         bool "XIP"
 334         help
 335           Say Y here if the PPA firmware locate at XIP flash, such
 336           as NOR or QSPI flash.
 337
 338 config SYS_LS_PPA_FW_IN_MMC
 339         bool "eMMC or SD Card"
 340         help
 341           Say Y here if the PPA firmware locate at eMMC/SD card.
 342
 343 config SYS_LS_PPA_FW_IN_NAND
 344         bool "NAND"
 345         help
 346           Say Y here if the PPA firmware locate at NAND flash.
 347
 348 endchoice
 349
 350 config LS_PPA_ESBC_HDR_SIZE
 351         hex "Length of PPA ESBC header"
 352         depends on FSL_LS_PPA && CHAIN_OF_TRUST && !SYS_LS_PPA_FW_IN_XIP
 353         default 0x2000
 354         help
 355           Length (in bytes) of PPA ESBC header to be copied from MMC/SD or
 356           NAND to memory to validate PPA image.
 357
 358 endmenu
 359
 360 config SYS_FSL_ERRATUM_A008997
 361         bool "Workaround for USB PHY erratum A008997"
 362
 363 config SYS_FSL_ERRATUM_A009007
 364         bool
 365         help
 366           Workaround for USB PHY erratum A009007
 367
 368 config SYS_FSL_ERRATUM_A009008
 369         bool "Workaround for USB PHY erratum A009008"
 370
 371 config SYS_FSL_ERRATUM_A009798
 372         bool "Workaround for USB PHY erratum A009798"
 373
 374 config SYS_FSL_ERRATUM_A010315
 375         bool "Workaround for PCIe erratum A010315"
 376
 377 config SYS_FSL_ERRATUM_A010539
 378         bool "Workaround for PIN MUX erratum A010539"
 379
 380 config MAX_CPUS
 381         int "Maximum number of CPUs permitted for Layerscape"
 382         default 2 if ARCH_LS1028A
 383         default 4 if ARCH_LS1043A
 384         default 4 if ARCH_LS1046A
 385         default 16 if ARCH_LS2080A
 386         default 8 if ARCH_LS1088A
 387         default 16 if ARCH_LX2160A
 388         default 1
 389         help
 390           Set this number to the maximum number of possible CPUs in the SoC.
 391           SoCs may have multiple clusters with each cluster may have multiple
 392           ports. If some ports are reserved but higher ports are used for
 393           cores, count the reserved ports. This will allocate enough memory
 394           in spin table to properly handle all cores.
 395
 396 config EMC2305
 397         bool "Fan controller"
 398         help
 399          Enable the EMC2305 fan controller for configuration of fan
 400          speed.
 401
 402 config SECURE_BOOT
 403         bool "Secure Boot"
 404         help
 405                 Enable Freescale Secure Boot feature
 406
 407 config QSPI_AHB_INIT
 408         bool "Init the QSPI AHB bus"
 409         help
 410           The default setting for QSPI AHB bus just support 3bytes addressing.
 411           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 412           bus for those flashes to support the full QSPI flash size.
 413
 414 config SYS_CCI400_OFFSET
 415         hex "Offset for CCI400 base"
 416         depends on SYS_FSL_HAS_CCI400
 417         default 0x3090000 if ARCH_LS1088A || ARCH_LS1028A
 418         default 0x180000 if FSL_LSCH2
 419         help
 420           Offset for CCI400 base
 421           CCI400 base addr = CCSRBAR + CCI400_OFFSET
 422
 423 config SYS_FSL_IFC_BANK_COUNT
 424         int "Maximum banks of Integrated flash controller"
 425         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A || ARCH_LS1088A
 426         default 4 if ARCH_LS1043A
 427         default 4 if ARCH_LS1046A
 428         default 8 if ARCH_LS2080A || ARCH_LS1088A
 429
 430 config SYS_FSL_HAS_CCI400
 431         bool
 432
 433 config SYS_FSL_HAS_CCN504
 434         bool
 435
 436 config SYS_FSL_HAS_CCN508
 437         bool
 438
 439 config SYS_FSL_HAS_DP_DDR
 440         bool
 441
 442 config SYS_FSL_SRDS_1
 443         bool
 444
 445 config SYS_FSL_SRDS_2
 446         bool
 447
 448 config SYS_NXP_SRDS_3
 449         bool
 450
 451 config SYS_HAS_SERDES
 452         bool
 453
 454 config FSL_TZASC_1
 455         bool
 456
 457 config FSL_TZASC_2
 458         bool
 459
 460 config FSL_TZASC_400
 461         bool
 462
 463 config FSL_TZPC_BP147
 464         bool
 465 endmenu
 466
 467 menu "Layerscape clock tree configuration"
 468         depends on FSL_LSCH2 || FSL_LSCH3
 469
 470 config SYS_FSL_CLK
 471         bool "Enable clock tree initialization"
 472         default y
 473
 474 config CLUSTER_CLK_FREQ
 475         int "Reference clock of core cluster"
 476         depends on ARCH_LS1012A
 477         default 100000000
 478         help
 479           This number is the reference clock frequency of core PLL.
 480           For most platforms, the core PLL and Platform PLL have the same
 481           reference clock, but for some platforms, LS1012A for instance,
 482           they are provided sepatately.
 483
 484 config SYS_FSL_PCLK_DIV
 485         int "Platform clock divider"
 486         default 1 if ARCH_LS1028A
 487         default 1 if ARCH_LS1043A
 488         default 1 if ARCH_LS1046A
 489         default 1 if ARCH_LS1088A
 490         default 2
 491         help
 492           This is the divider that is used to derive Platform clock from
 493           Platform PLL, in another word:
 494                 Platform_clk = Platform_PLL_freq / this_divider
 495
 496 config SYS_FSL_DSPI_CLK_DIV
 497         int "DSPI clock divider"
 498         default 1 if ARCH_LS1043A
 499         default 2
 500         help
 501           This is the divider that is used to derive DSPI clock from Platform
 502           clock, in another word DSPI_clk = Platform_clk / this_divider.
 503
 504 config SYS_FSL_DUART_CLK_DIV
 505         int "DUART clock divider"
 506         default 1 if ARCH_LS1043A
 507         default 4 if ARCH_LX2160A
 508         default 2
 509         help
 510           This is the divider that is used to derive DUART clock from Platform
 511           clock, in another word DUART_clk = Platform_clk / this_divider.
 512
 513 config SYS_FSL_I2C_CLK_DIV
 514         int "I2C clock divider"
 515         default 1 if ARCH_LS1043A
 516         default 2
 517         help
 518           This is the divider that is used to derive I2C clock from Platform
 519           clock, in another word I2C_clk = Platform_clk / this_divider.
 520
 521 config SYS_FSL_IFC_CLK_DIV
 522         int "IFC clock divider"
 523         default 1 if ARCH_LS1043A
 524         default 2
 525         help
 526           This is the divider that is used to derive IFC clock from Platform
 527           clock, in another word IFC_clk = Platform_clk / this_divider.
 528
 529 config SYS_FSL_LPUART_CLK_DIV
 530         int "LPUART clock divider"
 531         default 1 if ARCH_LS1043A
 532         default 2
 533         help
 534           This is the divider that is used to derive LPUART clock from Platform
 535           clock, in another word LPUART_clk = Platform_clk / this_divider.
 536
 537 config SYS_FSL_SDHC_CLK_DIV
 538         int "SDHC clock divider"
 539         default 1 if ARCH_LS1043A
 540         default 1 if ARCH_LS1012A
 541         default 2
 542         help
 543           This is the divider that is used to derive SDHC clock from Platform
 544           clock, in another word SDHC_clk = Platform_clk / this_divider.
 545
 546 config SYS_FSL_QMAN_CLK_DIV
 547         int "QMAN clock divider"
 548         default 1 if ARCH_LS1043A
 549         default 2
 550         help
 551           This is the divider that is used to derive QMAN clock from Platform
 552           clock, in another word QMAN_clk = Platform_clk / this_divider.
 553 endmenu
 554
 555 config RESV_RAM
 556         bool
 557         help
 558           Reserve memory from the top, tracked by gd->arch.resv_ram. This
 559           reserved RAM can be used by special driver that resides in memory
 560           after U-Boot exits. It's up to implementation to allocate and allow
 561           access to this reserved memory. For example, the reserved RAM can
 562           be at the high end of physical memory. The reserve RAM may be
 563           excluded from memory bank(s) passed to OS, or marked as reserved.
 564
 565 config SYS_FSL_EC1
 566         bool
 567         help
 568           Ethernet controller 1, this is connected to
 569           MAC17 for LX2160A or to MAC3 for other SoCs
 570           Provides DPAA2 capabilities
 571
 572 config SYS_FSL_EC2
 573         bool
 574         help
 575           Ethernet controller 2, this is connected to
 576           MAC18 for LX2160A or to MAC4 for other SoCs
 577           Provides DPAA2 capabilities
 578
 579 config SYS_FSL_ERRATUM_A008336
 580         bool
 581
 582 config SYS_FSL_ERRATUM_A008514
 583         bool
 584
 585 config SYS_FSL_ERRATUM_A008585
 586         bool
 587
 588 config SYS_FSL_ERRATUM_A008850
 589         bool
 590
 591 config SYS_FSL_ERRATUM_A009203
 592         bool
 593
 594 config SYS_FSL_ERRATUM_A009635
 595         bool
 596
 597 config SYS_FSL_ERRATUM_A009660
 598         bool
 599
 600 config SYS_FSL_ERRATUM_A009929
 601         bool
 602
 603
 604 config SYS_FSL_HAS_RGMII
 605         bool
 606         depends on SYS_FSL_EC1 || SYS_FSL_EC2
 607
 608
 609 config SYS_MC_RSV_MEM_ALIGN
 610         hex "Management Complex reserved memory alignment"
 611         depends on RESV_RAM
 612         default 0x20000000 if ARCH_LS2080A || ARCH_LS1088A || ARCH_LX2160A
 613         help
 614           Reserved memory needs to be aligned for MC to use. Default value
 615           is 512MB.
 616
 617 config SPL_LDSCRIPT
 618         default "arch/arm/cpu/armv8/u-boot-spl.lds" if ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
 619
 620 config HAS_FSL_XHCI_USB
 621         bool
 622         default y if ARCH_LS1043A || ARCH_LS1046A
 623         help
 624           For some SoC(such as LS1043A and LS1046A), USB and QE-HDLC multiplex use
 625           pins, select it when the pins are assigned to USB.
 626
 627 config TFABOOT
 628        bool "Support for booting from TFA"
 629        default n
 630        help
 631          Enabling this will make a U-Boot binary that is capable of being
 632          booted via TFA.